JP3558200B2 - 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、および薄膜トランジスタ並びに液晶ディスプレイ - Google Patents

微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、および薄膜トランジスタ並びに液晶ディスプレイ Download PDF

Info

Publication number
JP3558200B2
JP3558200B2 JP01696698A JP1696698A JP3558200B2 JP 3558200 B2 JP3558200 B2 JP 3558200B2 JP 01696698 A JP01696698 A JP 01696698A JP 1696698 A JP1696698 A JP 1696698A JP 3558200 B2 JP3558200 B2 JP 3558200B2
Authority
JP
Japan
Prior art keywords
film
microcrystalline
forming
liquid crystal
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01696698A
Other languages
English (en)
Other versions
JPH10291897A (ja
Inventor
ボウトサス トリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPH10291897A publication Critical patent/JPH10291897A/ja
Application granted granted Critical
Publication of JP3558200B2 publication Critical patent/JP3558200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table
    • H01L31/03685—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table including microcrystalline silicon, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Silicon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、概して薄膜トランジスタ（ＴＦＴ）のプロセスおよび製造に関し、特に、微結晶フィルムから得る多結晶フィルム、およびその形成方法に関する。
【０００２】
【従来の技術】
より高い解像度のディスプレイを有するより小型の電気製品に対する要求は、液晶ディスプレイ（ＬＣＤ）の分野における絶え間ない研究および開発に拍車をかけている。現在ＬＣＤの周辺に組み込んでいる大規模集積（ＬＳＩ）および超大規模集積（ＶＬＳＩ）駆動回路を、ＬＣＤに直接取り入れることによって、ＬＣＤのサイズを小さくかつ性能を高くすることができる。外部に配置される駆動回路およびトランジスタをなくすことによって、製品サイズを小さく、プロセスの複雑性およびプロセス工程数を少なく、そして最終的にはＬＣＤが実装される製品の値段を低くする。
【０００３】
薄膜トランジスタ（ＴＦＴ）は、ＬＣＤの主要な構成要素であり、またＬＣＤのより一層の改善のために向上しなければならない構成要素である。ＴＦＴは典型的に、石英またはガラスなどの透明基板の上に実装される。ＴＦＴ性能は、素子内の電子移動度を上げることによって改善される。電子移動度を上げることによって、より輝度の高いＬＣＤ画面、より低いパワー消費、およびより迅速なトランジスタ応答速度が得られる。これらの性能向上の特徴の大部分は、ＴＦＴに関連したスイッチング性能の改善によるものである。さらに、ＬＣＤのさらなる向上のためには均一なＴＦＴ性能が必要となる。つまり、ディスプレイ、およびディスプレイ全体にわたるドライバトランジスタが、実質的に同レベルの性能で動作しなければならない。
【０００４】
アモルファスシリコンから形成されたトランジスタのキャリア移動度は乏しく、ＬＣＤ回路のドライバ回路としては不十分である。トランジスタのキャリア移動度は、結晶化シリコンを用いることによって改善される。均一なトランジスタ性能を得るため、ＴＦＴがそこから形成される結晶フィルムが、広領域にわたって均一な結晶構造を有することが必要となる。好ましくは、ＴＦＴ半導体がそこから形成される結晶フィルムは、１つの均一な結晶パターンで結晶化される。この均一なパターン、すなわち単結晶形成によって、フィルムにわたるトランジスタが同一の性能特性を有することが確実になる。しかし、ＬＣＤに用いられる単結晶シリコンフィルムを、透明基板上に作るのは困難である。単結晶フィルムの優れた性能と、アモルファスシリコンの乏しい性能との間にあるのが多結晶フィルムである。通常、多結晶フィルムは、多数の隣接する、ただし結晶配向の異なる結晶化領域を含む。つまり、フィルムは、ランダムな形状およびランダムな結晶配向を有する多数の異なる結晶化領域からなる。多結晶フィルムの均一性は、結晶化される領域または粒子を可能な限り大きくすることによって向上される。
【０００５】
多結晶フィルム内の広領域にわたる均一な結晶化は、個々の結晶粒子の均一性によるものである。さらに、多結晶フィルムから製造されるトランジスタの性能は、結晶粒界の数、すなわち異なる結晶粒子が交わる領域の数を減少することにより向上することができる。結晶粒子間の粒界領域は、ＴＦＴ内の電子移動度を低下する電子トラップを形成する。その結果、そのような素子のしきい値電圧およびリーク電流が上昇すると、素子の安定性が低下する。
【０００６】
改善したＴＦＴを得るために大きい粒子を有する多結晶フィルムを作る際の問題の１つは、成分としてアモルファス材料を使用する必要があることである。他の問題は、ＴＦＴがその上に形成されるガラスおよび石英基板の耐えうる温度が比較的低いことである。典型的に、透明基板は、シリコンまたはシリコン−ゲルマニウム化合物などのアモルファス物質のフィルムで覆われる。アモルファス材料が結晶形態を帯びるように、アモルファス物質を加熱またはアニールする。典型的に、アニールプロセスは、アモルファス材料を約６００℃を上回る温度で加熱しないという要件により制約される。透明基板は、この温度を上回るとしばしば破損する。
【０００７】
アモルファスシリコンを多結晶シリコンに変えるために、種々のアニール法がある。固相結晶化（ＳＰＣ）は炉でシリコンを結晶化する一般的に普及した方法である。このプロセスにおいて、アモルファスシリコンは、少なくとも数時間の間、６００℃に近い熱に曝露される。熱は、典型的に、抵抗加熱器熱源により発生される。高速熱アニール（ＲＴＡ）は、より高い温度にて、ただし非常に短い時間で行われる。典型的に、アニールプロセスの間、４００℃から５００℃の温度にて基板を加熱する。この間、アモルファスフィルムおよび透明基板は、比較的低温度に加熱された面またはサセプタ上に設置されている。このようにして、その上にフィルムが形成されている透明基板を劣化することなく、シリコンを７００℃から８００℃の範囲内の温度にて加熱する。このアニールを行う方法の１つは、ハロゲン熱ランプなどの熱ランプの赤外線を使用することである。
【０００８】
エキシマレーザプロセス（ＥＬＣ）も、アモルファスシリコンをアニールするのに適しており、使用されてきた。レーザは、アモルファスフィルムの領域が非常に高温度にて非常に短時間の間曝露されることを可能にする。理論的には、これにより、アモルファスシリコンがその上に形成される透明基板を劣化することなく、アモルファスシリコンをその最適温度にてアニールすることが可能となる。しかし、この方法を使用することは、いくつかのプロセス工程に対する制御に欠けることにより制約されてきた。レーザのビーム径の大きさは比較的小さい。レーザのビーム径の大きさ、パワー、およびフィルムの厚みによっては、最終的にシリコンをアニールするために、多数個のレーザ照射が必要になる。レーザを精密に制御することは困難なため、多数の照射によりアニールプロセスが不均一になる。
【０００９】
結晶化シリコンを形成するためにアモルファスシリコンを加熱するプロセスは、完全には理解されておらず、この課題についての研究は続いている。温度、フィルム厚み、アモルファス物質が溶解する度合い、フィルム内の不純物、および他の要素の範囲における変化は、アモルファスシリコンのアニールに影響を及ぼす。一般的に、多結晶フィルムにおける最大結晶化粒子は、融点付近の特定の温度において得られる。この好ましい温度を下回る温度では、大きな粒子領域を形成する程度にアモルファスシリコンを十分に溶解しない。好ましい温度を上回る温度では、急速な塊状核形成（ｂｕｌｋ ｎｕｃｌｅａｔｉｏｎ）を生じる。塊状核形成によって、比較的小さい粒子粒径が生じる。
【００１０】
アモルファスシリコンを透明基板上に蒸着する方法も、大きい結晶粒子を有する多結晶フィルムを製造する際に重要な点となる。一般的にＣＶＤ法では、透明基板を加熱されたサセプタ上に搭載し、シリコンおよび水素の元素を含有するガスに熱、光、プラズマ等のエネルギーを与え分解し、基板上にシリコン膜を成膜する。プラズマ（ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ）ＣＶＤシステムにおいて、ソースガスの分解は、高周波（ＲＦ）エネルギーの使用によって援助される。減圧（ＬＰＣＶＤ）または超高真空（ＵＨＶ−ＣＶＤ）システムでは、減圧下にてソースガスを熱分解する。フォトＣＶＤシステムにおいては、光子エネルギーによってソースガスの分解が援助される。高密度プラズマＣＶＤシステムにおいては、誘導結合されたプラズマおよびヘリコンソースなどの高密度プラズマソースを用いる。熱線ＣＶＤシステムにおいては、活性水素原子を生成することによって、ソースガスを分解する。
【００１１】
【発明が解決しようとする課題】
しかし、上記のような従来の方法では、所望の結晶性質を示す多結晶フィルムが得られない。本発明は、上記事情に鑑みてなされたものであって、その目的とするところは、次のようである。（１）アニールされた多結晶フィルムの粒子を、１０ミクロン程度に大きくする。そのような大きな粒子内には、いくつかのアクティブ素子を作り得るため、局在化領域（ｌｏｃａｌｉｚｅｄ ａｒｅａ）における単結晶フィルムと同様の効果が得られる。（２）多結晶フィルム中の粒子粒径を均一にし、フィルム中の粒子間の差を抑制する。それにより異なる粒子領域にあるアクティブ素子の差を抑制することができる。（３）粒子領域が同じ結晶配向を有するようにする。これによりフィルム中の隣接する粒子にあるＴＦＴの間の差を抑制することができる。（４）また、多結晶フィルムをアニールするプロセスが、アモルファスフィルム蒸着プロセス、およびアモルファスフィルムを結晶化のために加熱するプロセスの変化にあまり依存しないことを考慮した方法を提供する。
【００１２】
【課題を解決するための手段】
本発明の微結晶フィルムから多結晶フィルムを形成する方法は、ａ）所定の第１の厚みを有する部分と該第１の厚みを有する部分の上に重なる所定の第２の厚みを有する部分とを有し、アモルファス物質に種結晶として粒径が５０Åから５００Åの範囲の微結晶子が１０ −８ ｃｍ −２ を下回る密度で埋め込まれた厚さ５００Åを下回る微結晶フィルムを透明基板に蒸着する工程と、ｂ）該工程ａ）において蒸着した微結晶フィルムをアニールすることにより、該微結晶フィルムの該第２の厚みの部分を溶解し、該第１の厚みの部分中の種結晶の数を制御して前記微結晶子の粒径よりも大きい均一な粒径の結晶粒子を形成する工程と、を包含し、そのことにより上記目的が達成される。
好ましくは、前記工程ｂ）における前記微結晶フィルムのアニールによって、前記アモルファス物質中の所定数の微結晶子が溶解しないまま残される。
好ましくは、前記工程ａ）における前記アモルファス物質および前記微結晶子がシリコンによって形成されている。
好ましくは、前記工程ａ）における前記アモルファス物質および前記微結晶子がシリコン−ゲルマニウム化合物によって形成されている、。
好ましくは、前記工程ａ）における前記微結晶フィルムは、前記微結晶子が均一な分布パターンを有している。
好ましくは、前記工程ａ）が、所定の第１の結晶配向を有する微結晶子が埋め込まれた微結晶フィルムを前記透明基板に蒸着することを含み、前記工程ｂ）により、前記結晶粒子が該微結晶子の持つ該第１の結晶配向とされる。
好ましくは、前記埋め込まれた微結晶子の前記第１の結晶配向が（１１０）である。
好ましくは、前記工程ｂ）が、前記工程ａ）において蒸着した前記微結晶フィルムを加熱して前記第１の結晶配向を有さない微結晶子を選択的に消滅させて残存する微結晶子が該第１の結晶配向とすることを含む。
好ましくは、前記埋め込まれた微結晶の前記第１の結晶配向が（１１０）である。
好ましくは、前記工程ｂ）が、前記工程ａ）において蒸着した前記微結晶フィルムを、３０８ｎｍ以下の波長を有する光で加熱するエキシマレーザ結晶化 ( ＥＬＣ ) プロセスでアニールすることを含む。
好ましくは、前記工程ｂ）が、前記工程ａ）において蒸着した前記微結晶フィルムを、前記アモルファス物質の融点付近の温度にて約５０ｎｓの間アニールすることを含む。
好ましくは、前記工程ａ）において蒸着した前記微結晶フィルムがシリコンによって形成されており、前記工程ｂ）が、９００℃から１６００℃の範囲にある温度にて該微結晶フィルムをアニールすることを含む。
好ましくは、前記工程ａ）において蒸着した前記微結晶フィルムがシリコン−ゲルマニウムによって形成されており、前記工程ｂ）が、８００℃を上回る温度にて該微結晶フィルムをアニールすることを含む。
好ましくは、前記工程ｂ）が、前記工程ａ）において蒸着した前記微結晶フィルムを、６００℃を下回る温度にて、３時間から３日の範囲の間加熱する炉アニールプロセスでアニールすることを含む。
好ましくは、前記工程ｂ）が、前記工程ａ）において蒸着した前記微結晶フィルムを、９００℃を下回る温度にて、１から５秒の範囲の間加熱する高速熱アニール ( ＲＴＡ ) 結晶化プロセスでアニールすることを含む。
好ましくは、前記工程ａ）が、ＳｉＨ ４ およびＨ ２ ガス混合物を使用したＰＥＣＶＤプロセスによって前記微結晶フィルムを蒸着することを含む。
好ましくは、前記工程ａ ) において、約６００Ｗのパワーレベル、約３２０℃の温度、約１６０Ｐａ（１．２Ｔｏｒｒ）の全圧、２０ｓｃｃｍのＳｉＨ ４ 流量、および２０００ｓｃｃｍのＨ ２ 流量の下で前記微結晶フィルムを蒸着する。
好ましくは、前記工程ａ）において、減圧化学蒸着 ( ＬＰＣＶＤ ) 、超高真空ＣＶＤ、フォトケミカルＣＶＤ、高密度プラズマＣＶＤ、熱線ＣＶＤ、およびスパッタリングからな る群より選択されたプロセスによって、前記微結晶フィルムを前記透明基板に蒸着する。
前記工程ａ）において、ジシラン（Ｓｉ ２ Ｈ ６ ）、構造式Ｓｉ Ｎ Ｈ ２Ｎ + ２ （但しＮは２を上回る ) で表される高級シラン、および構造式Ｓｉ Ｎ Ｈ ２Ｎ＋２ ／Ｓｉ Ｎ Ｆ ２Ｎ＋２ （但し、Ｎは１以上である ) で表されるシラン／フルオロシラン化学物質の組み合わせからなる群より選択される化学物質を用いて、前記微結晶フィルムを前記透明基板に蒸着する。
好ましくは、前記工程ａ ) が、超高真空中で前記微結晶フィルムを前記透明基板に蒸着することを含む。
好ましくは、前記工程ａ）が、前記微結晶フィルムを蒸着する前に前記透明基板を洗浄することを含む。
好ましくは、前記透明基板が、石英、ガラス、およびプラスチックからなる群より選択される。
本発明の透明基板の上にアモルファスのフィルムから形成される多結晶フィルムによる薄膜トランジスタを形成する方法は、ａ）アモルファスシリコン物質に、１０ -8 ｃｍ -2 を下回る密度で、５０Åから５００Åの範囲にある粒径を有する微結晶子を埋め込み、所定の第１の厚みを有する部分と該第１の厚みを有する部分の上に重なる所定の第２の厚みを有する部分とを有する微結晶物質を形成する工程と、ｂ）該工程ａ）の該微結晶物質を、ＳｉＨ ４ およびＨ ２ ガス混合物を用いたＰＥＣＶＤプロセスにより、約６００Ｗのパワーレベル、約３２０℃の温度、約１６０Ｐａ（１．２Ｔｏｒｒ）の全圧、２０ｓｃｃｍのＳｉＨ ４ 流量、および２０００ｓｃｃｍのＨ ２ 流量の下で該透明基板上に蒸着する工程と、ｃ）該工程ｂ）において蒸着した該微結晶物質から、全体的に５００Åを下回る厚みを有するフィルムを形成する工程と、ｄ）該工程ａ）において蒸着した該フィルムを、波長約３０８ｎｍ以下の波長を有する光でのＥＬＣプロセスで加熱する工程と、ｅ ) フィルムの第２の厚みの部分を、９００℃から１６００℃の範囲にある温度にて、５０ｎｓの間溶解し、少なくとも部分的に多結晶フィルムを形成する工程とを包含する。
本発明の薄膜トランジスタは、前記形成方法によって形成された多結晶フィルムを用いて製造されている。
本発明の液晶ディスプレイは、透明基板上に、前記薄膜トランジスタが設けられている。
【００４１】
【発明の実施の形態】
図１から４は、ＬＣＤ１０の形成方法における工程を示す。図１のＬＣＤ１０は、最終的に、透明基板１２、および基板１２上に多結晶半導体フィルム３１（図４参照）を含む。典型的に、基板１２は、石英、ガラス、およびプラスチックからなる群より選択される。多結晶フィルムは、微結晶フィルム１４を基板１２上に蒸着することから形成される（図１参照）。微結晶フィルム１４は、微結晶子１６、すなわち微小の種結晶１６が埋め込まれたアモルファス物質１５からなる。微結晶フィルム１４は、厚み１７を有する。一般的には、バリア層によって、基板１２はフィルム１４と隔離されている（明瞭化のために図示せず）。ＬＣＤ１０を製造するプロセスにおいて、ＴＦＴ素子（図示せず）はフィルム１４から形成する。
【００４２】
図２は、図４に示す多結晶ＴＦＴフィルムを作成するために微結晶フィルム１４をアニールする工程を示す。フィルム１４の表面に対して垂直に指し示す一連の矢印１８は、エキシマレーザ（図示せず）からの光を表す。レーザのビームの大きさは制約されるため、一般的には、全面アニールする為、フィルム表面１４を横切るようにレーザビーム１８を移動させる。レーザビーム１８の移動方向は、フィルム１４に対して平行に指し示す矢印２０で表されている。フィルム１４の引き出し線２２が指す部分は、レーザビーム１８に溶解されている部分である。典型的に、溶解領域２２における微結晶子も一部アニールの間溶解する。残った微結晶子２４は、溶解領域２２に結晶粒子を形成するための種結晶である。本発明の実施形態では、微結晶フィルム１４を加熱してアモルファス物質２２を選択的に溶解し、アモルファス物質２２中の所定数の微結晶子２４を溶解しないまま残す。種結晶２４の数を制御することにより、均一に大きい粒径の結晶粒子を得る。
【００４３】
図３は、図２から開始したアニールプロセスがなお続行されている、図１のＬＣＤ１０の部分断面図である。レーザビーム１８は、なおフィルム１４を横切っており、領域２６を溶解している。この際、フィルム領域２２が冷却され、結晶粒子２８が種結晶２４の周囲に形成され、フィルム領域３０が結晶化して微結晶子２４の周囲に粒子が形成される。
【００４４】
図４は、アニール後のＬＣＤ１０の部分断面図である。ＴＦＴ多結晶半導体フィルム３１は、透明基板１２上に形成されている。フィルム３１は、粒子２８および３０を含む大きい結晶粒子の領域からなる。アモルファス物質１５中に埋め込み種結晶１６（図１参照）を含有することによって、比較的大きな粒径の均一な結晶粒子２８および３０が得られる。
【００４５】
図５は、蒸着した微結晶フィルム１４が２つの層を有する場合の実施形態であり、図１のＬＣＤ１０に対応する部分断面図である。フィルム１４は、所定の第１の厚み３２を有する層、およびその上に重なる所定の第２の厚み３４を有する層を含む。微結晶フィルム１４のアニールは、フィルムの第２の厚み３４の層を溶解することを含む。フィルム１４の選択的な溶解は、フィルム１４の全体の厚み、レーザビーム１８のエネルギー、レーザビーム１８に対する曝露の時間、およびレーザビーム１８に対して曝露を繰り返す数を変化することによって達成される。第１の厚み３２、および第２の厚み３４を制御することによって、第２のフィルムのみを溶解し、第１の厚み３２の層中の種結晶１６を核として結晶成長させることができる。この時、第１のフィルム厚み３２の層中の種結晶１６の数を制御することによって、均一に大きい粒径の結晶粒子を形成できる。
【００４６】
図６は、微結晶フィルム１４の上に形成される完全なアモルファス状態の物質からなる第２のフィルム３６をさらに含む、図１のＬＣＤ１０に対応する部分断面図である。完全なアモルファス状態のフィルム３６を蒸着するにあたってはほとんど複雑性を伴わないので、完全なアモルファス状態のフィルム３６を使用することによってフィルム蒸着プロセスの速度があがる。つまり、完全なアモルファス状態の物質のフィルム３６はより容易に蒸着できるので、蒸着プロセスの速度が速い。アニールプロセスは、微結晶フィルム１４を使用することによる利点を利用するために、微結晶フィルム１４から第２のフィルム３６に結晶領域を広げることを含む。微結晶フィルム１４は、所定の第１の厚み３８を有し、第２のフィルム３６は所定の第２の厚み４０を有する。第２の厚み４０は、第１の厚み３８および第２の厚み４０を合わせた厚みの約２５％をほぼ下回る。目下、蒸着プロセスをさらに速めるために、第１の厚み３８に対する第２の厚み４０を増やす研究が続けられている。
【００４７】
図１に戻り、本発明の１つの局面によれば、微結晶フィルム１４内に埋め込まれた微結晶子１６の密度は１０−８ｃｍ−２をほぼ下回る。アニールプロセス後の結晶粒子の分布および粒径は、微結晶フィルム１４中の種結晶１６の数に応じて調整される。本発明は、透明基板上にアモルファスフィルムを蒸着する際の不確実性、および特にエキシマレーザが使用される場合のアニールプロセスの均一性の欠如に対応して開発された。エキシマレーザによりシリコンフィルムのより選択的な加熱が可能となるので、アニールプロセスにおいてより多くの選択肢が得られる。しかし、高いエネルギー、短い時間、およびエキシマレーザビームサイズの小ささは、アニールプロセスの不均一性をもたらす。アニールプロセスを調整するために微結晶子１６を使用することによって、微結晶フィルム１４の化学組成物、フィルム１４の厚み、および加熱およびアニールプロセスの不均一性に対する微結晶フィルム１４の結晶化の依存性が低くなる。
【００４８】
アニールプロセスはまた、微結晶子１６の粒径によって調整される。図１を参照すると、ほぼ５０Åから５００Åの範囲にある粒径を有する微結晶子１６が微結晶フィルム１４に埋め込まれている。結晶クラスタの粒径および安定性の制御は種結晶１６の粒径に対応する。
【００４９】
本発明の１つの局面によれば、アモルファス物質１５および微結晶子１６はシリコンによって形成されている。本発明の他の局面によれば、アモルファス物質１５および微結晶子１６はシリコン−ゲルマニウム化合物によって形成されている。
【００５０】
図１を参照すると、アモルファス物質１５に埋め込まれた微結晶子１６は、均一な分布パターンを有する。フィルム１４中の微結晶子１６の均一な配置によって、結晶粒子粒界の数は最小化される。
【００５１】
本発明の１つの局面によれば、微結晶フィルム１４に埋め込まれた微結晶子１６は、実質的に所定の第１の結晶配向を有する。図４を参照すると、多結晶フィルム３１において、図１の微結晶子１６が第１の結晶配向を有する。多結晶フィルム３１全体にわたって共通の結晶配向を用いることにより、結晶粒界が抑制される。好ましくは、埋め込まれた微結晶子１６の第１の結晶配向は（１１０）である。上述したプロセスにおいては、微結晶子１６の結晶配向は、微結晶子１６がフィルム１４に埋め込まれる前に決定される。好ましい結晶配向、すなわち構造は、フィルム蒸着状態の適切な選択により得られる。蒸着した微結晶子の好ましい構造は、アニールプロセス後に形成される結晶粒界に反映する。
【００５２】
本発明の他の局面によれば、アニール前に、微結晶フィルム１４に埋め込まれる際の微結晶子１６はランダムな結晶配向を有する。所定の第１の結晶配向を有さない微結晶子１６を消滅するために、微結晶フィルム１４を選択的に加熱する。微結晶フィルム１４を、加熱処理後に残存する微結晶子１６が実質的に第１の結晶配向を有するようにアニールする。図４を参照すると、多結晶フィルム３１全体にわたって結晶配向を共通にすることにより、結晶粒界を抑制している。つまり、アニールプロセスの加熱は、第１の結晶配向を有する結晶子１６以外の結晶子１６の全てを溶解するように選択する。第１の結晶配向を有する微結晶子１６は、他の結晶配向を有する微結晶子１６よりも高温度において溶解するために、アニールプロセス後も残存する。好ましくは、埋め込まれた微結晶子１６の第１の結晶配向は（１１０）である。
【００５３】
本発明の局面によれば、図２を再度参照し、フィルム１４は、約３０８ナノメータ（ｎｍ）以下の波長を有する光１８を用いたエキシマレーザ（ＥＬＣ）によってアニールされる。さらに、微結晶フィルム１４は、アモルファス物質１５の融点付近の温度にて、約５０ナノ秒（ｎｓ）の間アニールされる。微結晶フィルム１４がシリコンによって形成される場合、微結晶フィルム１４は、ほぼ９００℃から１６００℃の範囲にある温度にてエキシマレーザを用いてアニールされる。微結晶フィルム１４がシリコン−ゲルマニウムによって形成される場合、微結晶フィルム１４は、ほぼ８００℃を上回る範囲にある温度にてアニールされる。
【００５４】
または、微結晶フィルム１４は、約６００℃を下回る温度にて、ほぼ３時間から３日間の範囲にある時間の間、図示しない炉アニールプロセスによってアニールされる。本発明の他の局面によれば、微結晶フィルム１４は、図示しない高速熱アニール（ＲＴＡ）結晶化プロセスによって、約９００℃を下回る温度にてほぼ１から５秒間の範囲にある時間の間アニールされる。
【００５５】
本発明の１つの局面によれば、図１を再度参照し、微結晶フィルム１４は、約１０００Åを下回る厚み１７を有する。図４を再度参照し、この厚みを有する多結晶フィルム３１は、薄膜トランジスタの製造に適している。好ましくは、微結晶フィルム１４は、約５００Åを下回る厚みを有する。多結晶フィルム３１は、このように厚みが薄いために薄膜トランジスタの製造に非常に適している。レーザアニールプロセスにおいて、薄いフィルムの結晶粒子は、厚いフィルムの場合よりも大きくなりやすい。このような大きい粒子は、２０から５０ナノメートル(ｎｍ)の範囲にある厚みを有するフィルムにおいて認められる。る。
【００５６】
本発明の１つの局面によれば、微結晶フィルム１４を、ＳｉＨ4およびＨ2ガスの混合物を用いてプラズマ強化化学蒸着(ＰＥＣＶＤ)プロセスにより蒸着する。微結晶フィルム１４は、約６００ワットのパワーレベル、約３２０℃の温度、約１６０Ｐａ（約１ . ２ Torr ）の全圧、２０sccmのＳｉＨ4流量、および２０００sccmのＨ2流量の下で蒸着される。
【００５７】
または、微結晶フィルム１４を、減圧化学蒸着（ＬＰＣＶＤ）、超高真空ＣＶＤ、フォトケミカルＣＶＤ、高密度プラズマＣＶＤ、熱線ＣＶＤ、およびスパッタリングからなる群より選択されるプロセスによって蒸着する。
【００５８】
微結晶フィルム１４は、ジシラン（Ｓｉ２Ｈ６）、式ＳｉＮＨ２Ｎ＋２（ただし、Ｎは２を上回る）で表される高級シラン、および構造式ＳｉＮＨ２Ｎ＋２／ＳｉＮＦ２Ｎ＋２（ただし、Ｎは１以上である）で表されるシラン／フルオロシラン化学物質の合わせたものからなる群より選択される化学物質を用いて蒸着される。
【００５９】
本発明の１つの局面によれば、微結晶フィルム１４は、超高真空環境において蒸着し、それにより汚染物質を低減することによって、微結晶子１６の形成が促進される。汚染物質が存在する場合、基板表面に吸収されるのに、シリコン種と不純物との間で競合が生じる。その結果、吸収されたシリコン種の表面移動度が低下し、気体不純物のない環境の場合よりも結晶クラスタを形成する確率が低くなる。さらに、微結晶フィルム１４を蒸着する前に透明基板１２を洗浄し、それにより微結晶フィルム１４中の微結晶子１６の形成が促進される。洗浄は、Ａｒ、Ｏ２、Ｎ２、またはＨ２を用いたインサイチュプラズマ（ｉｎ−ｓｉｔｕ ｐｌａｓｍａ）洗浄、もしくはエキサイチュ（ｅｘ−ｓｉｔｕ）湿式洗浄化学物質、または物理的手段（すなわち、ビーズブラスト）によって行われる。
【００６０】
図７は、微結晶フィルムから多結晶フィルムを形成するための方法における工程を示すフロー図である。工程５０において、多結晶フィルムを形成するための微結晶フィルムを設ける。または、工程５０において、透明基板上に多結晶フィルムの薄膜フィルムトランジスタを形成するための実質的にアモルファスのフィルムを設ける。工程５２においては、アモルファス物質中に微結晶子を埋め込まれた微結晶フィルムを蒸着する。工程５４においては、工程５２において蒸着したフィルムをアニールし、少なくとも部分的に多結晶フィルムを形成する。工程５６は、生成物すなわち、アモルファス物質に埋め込まれた種結晶を含むことによって、比較的大きな粒径を有する均一な結晶粒子を得た多結晶フィルムである。
【００６１】
本発明の１つの局面によれば、工程５２において蒸着した微結晶フィルムは、２つの部分、すなわち所定の第１の厚みを有する部分と、その上に重ねる所定の第２の厚みを有する部分とを含んでいる。工程５４は、フィルムの第２の厚みの部分を溶解することを包含する。このため、第１の厚みの部分中の種結晶の数が制御され、それによって同様の粒径を有する均一な結晶粒子が形成できる。このプロセスは、図６にも示されている。
【００６２】
本発明の他の局面によれば、工程５４は、工程５２において蒸着した微結晶フィルムを加熱してアモルファス物質を選択的に溶解し、アモルファス物質中の所定数の微結晶を溶解しないまま残すことを含む。このようにして、種結晶の数を制御することによって、均一に大きい粒径を有する結晶粒子をもたらす。
【００６３】
本発明の好ましい実施態様は、工程５２の後に、工程５２で蒸着した微結晶フィルム上に完全なアモルファス状態の物質である、第２のフィルムを蒸着する工程をさらに含む。工程５４のアニール工程は、微結晶フィルムから第２のフィルムまで結晶領域を広げる工程を含む。フィルム蒸着プロセスは、完全なアモルファス状態のフィルムを使用することによって速度が上げられる。微結晶フィルムは、所定の第１の厚みを有し、第２のフィルムは所定の第２の厚みを有する。第２の厚みは、第１および第２を厚みを合わせた厚みの約２５％をほぼ下回る。このプロセスは図５においても示した。
【００６４】
本発明の局面によれば、工程５２は、アモルファス物質に、１０-8ｃｍ-2をほぼ下回る密度の微結晶子を埋め込む工程を含む。結晶粒子の分布および粒径は、種結晶の数および微結晶フィルムに応じて調整される。また、工程５２は、ほぼ５０Åから５００Åの範囲にある粒径を有する微結晶を埋め込まれたアモルファス物質を含むフィルムを蒸着する工程を含む。結晶クラスタの粒径および安定性の制御は、種結晶の粒径に対応して行われる。
【００６５】
本発明の他の好ましい実施態様において、工程５２において蒸着するアモルファス物質および微結晶はシリコンによって形成されている。または、工程５２において蒸着するアモルファス物質および微結晶はシリコン−ゲルマニウム化合物によって形成されている。
【００６６】
本発明の局面によれば、工程５２は、アモルファス物質に埋め込まれた微結晶子が均一な分布パターンを有するようなフィルムを蒸着することを含む。これにより、結晶粒子粒界の数が抑制される。
【００６７】
本発明の１つの好ましい実施態様によれば、工程５２は、実質的に所定の第１の結晶配向を有する微結晶子が埋め込まれた微結晶フィルムを蒸着することを含む。工程５４は、工程５２において蒸着した微結晶子の持っている第１の結晶配向を有するように、多結晶フィルムをアニールすることを含む。多結晶フィルム全体にわたって結晶配向を共通にすることによって粒子粒界を抑制する。好ましくは、埋め込まれた微結晶子の第１の結晶配向は（１１０）である。
【００６８】
他の好ましい実施態様によれば、工程５４は、工程５２において蒸着した微結晶フィルムを加熱して、所定の第１の結晶配向を有さない微結晶子を選択的に消滅させ、微結晶フィルムをアニールして、残存する微結晶子が実質的に第１の結晶配向を有するようにすることを含む。多結晶フィルム全体にわたって結晶配向を共通にすることによって、粒子粒界を抑制する。好ましくは、埋め込まれた微結晶子の第１の結晶配向は（１１０）である。
【００６９】
本発明の１つの局面によれば、工程５４は、工程５２において蒸着したフィルムを、約３０８ｎｍ以下の波長を有する光で加熱するエキシマレーザ結晶化（ＥＬＣ）プロセスによりアニールすることを含む。さらに、工程５４は、工程５２において蒸着した微結晶フィルムを、アモルファス物質の融点付近の温度で、約５０ｎｓの間アニールすることを含む。工程５２において蒸着した微結晶フィルムがシリコンである場合、工程５４は、ほぼ９００℃から１６００℃の範囲にある温度で微結晶フィルムをアニールすることを含む。工程５２において蒸着する微結晶フィルムがシリコン−ゲルマニウムである場合、工程５４は、ほぼ８００℃を上回る温度で微結晶フィルムをアニールすることを含む。
【００７０】
または、工程５４は、工程５２において蒸着した微結晶フィルムを約６００℃を下回る温度にて、ほぼ３時間から３日間の範囲にある時間の間加熱する、炉アニールプロセスによりアニールすることを含む。本発明の他の代替の局面において、工程５４は、工程５２において蒸着した微結晶フィルムを、約９００℃を下回る温度にてほぼ１から５秒間の範囲にある時間の間加熱する高速熱アニール（ＲＴＡ）結晶化プロセスによりアニールすることを含む。
【００７１】
本発明の局面によれば、工程５２は、約１０００Åを下回る厚みを有する微結晶フィルムを蒸着することを含み、それにより多結晶フィルムが薄膜トランジスタの製造に適切となる。好ましくは、工程５２は、約５００Åを下回る厚みを有する微結晶フィルムを蒸着することを含み、それにより多結晶フィルムが薄膜トランジスタの製造に非常に適切となる。
【００７２】
本発明の局面によれば、工程５２は、ＳｉＨ4およびＨ2ガスの混合物を用いたＰＥＣＶＤプロセスにより微結晶フィルムを蒸着することを含む。工程５２において、微結晶フィルムは、約６００ワットのパワーレベル、約３２０℃の温度、約１６０Ｐａ（約１ . ２ Torr ）の全圧、２０sccmのＳｉＨ4流量、および２０００sccmのＨ2流量の下で蒸着する。
【００７３】
または、工程５２において、微結晶フィルムは、ＬＰＣＶＤ、超高真空ＣＶＤ、フォトケミカルＣＶＤ、高密度プラズマＣＶＤ、熱線ＣＶＤおよびスパッタリングからなる群より選択されたプロセスによって蒸着する。
【００７４】
本発明の局面によれば、工程５２において、微結晶フィルムは、ジシラン（Ｓｉ２Ｈ６）、式ＳｉＮＨ２Ｎ＋２（ただし、Ｎは２を上回る）で表される高級シラン、および構造式ＳｉＮＨ２Ｎ＋２／ＳｉＮＦ２Ｎ＋２（ただし、Ｎは１以上である）で表されるシラン／フルオロシラン化学物質の合わせたものからなる群より選択される化学物質を介して蒸着する。
【００７５】
本発明の局面によれば、工程５２は、超高真空において蒸着することを含み、それにより汚染物質を低減して微結晶形成を促進する。本発明の好ましい実施態様において、多結晶フィルムを透明基板の上に形成する場合、工程５２は、微結晶フィルムを透明基板上に蒸着することを含む。透明基板は、石英、ガラス、およびプラスチックからなる群より選択される。多結晶フィルムは、液晶ディスプレイ用の薄膜トランジスタの製造に適切である。さらに、工程５２は、微結晶フィルムを蒸着する前に透明基板を洗浄することを含み、それにより微結晶フィルム中の微結晶子の形成が促進される。
【００７６】
多結晶フィルムの形成方法の特定例を以下に説明する。本発明の多結晶フィルムを、従来のアモルファスシリコンプロセスから得られた多結晶フィルムと比較した。本発明による微結晶を利用した方法および従来のアモルファスシリコンプロセスのアニール条件を表１に示す。両方のフィルムプロセスの共通する条件は下記の１）から６）の通りである。
【００７７】
１） サンプル粒径：３０
２） 空気雰囲気中でのエキシマレーザの使用
３） 基板温度：４００℃
４） レーザビームオーバーラップ：９５％
５） ビームサイズ：６５ｍｍ×２ｍｍ
６） 名目エネルギー密度：３００ｍＪ／ｃｍ２
【００７８】
【表１】
Figure 0003558200
【００７９】
レーザアニール後、両グループのサンプルを、ラマン分光法により調べた。当該分野においては周知の通り、ラマン分光法は、サンプル中の結合情報を提供し、そこから結晶構造の性質および定量的な情報を提供する技術である。ラマン分光法において重要となるのはピーク位置およびピークの半波高全幅値（ＦＷＨＭ）である。
【００８０】
以下に示す表２は、ラマン分光法により分析した（１材料グループにつき）３０個のサンプルのラマン属性の平均を示す。表２において、出発材料の相は、蒸着するアモルファスシリコンフィルムを蒸着するアモルファスシリコンで示し、蒸着する微結晶シリコンフィルムをμｃ−Ｓｉとして示す。表２に示すように、平均ピークシフト、およびピークＦＷＨＭは、２つの材料グループ間で有意に異なり、形成するフィルムを微結晶状態で蒸着した場合に、ピークシフトは上昇し、ＦＷＨＭは低下している。これらの結果は、微結晶シリコンフィルムを蒸着する場合に得られる高度の結晶度（すなわち、低い欠陥密度）および大きい粒子粒径という現象に一致する。
【００８１】
【表２】
Figure 0003558200
【００８２】
表２は、ピークシフト、およびピークのＦＷＨＭの平均値が、２つのグループ間で有意に異なることを示している。微結晶子（μ−結晶子）フィルムを使用することによって、ピークシフトは上昇し、ピークのＦＷＨＭは低下する。これらの結果は、多結晶フィルムの高い結晶度および大きい粒子粒径を有する性質と一致する。
【００８３】
透過電子顕微鏡法（ＴＥＭ）を使用して粒子粒径を測定した。粒子粒径の測定は、画像処理ソフトウェアパッケージを利用してデジタル化バージョンのＴＥＭ顕微鏡写真によって行った。典型的には、１サンプルにつき２００から３００の粒子を測定した。このアプローチを用いて、等価粒径を以下の式（１）で計算した。
【００８４】
ｒ＝（ａ−ｂ）１／２ （１）
ただし、ｒは等価粒径であり、ａは粒子の主軸であり、ｂは粒子の短軸である。
【００８５】
図８は、アモルファスフィルムを出発材料として成膜し、その後レーザアニールにより得られた多結晶シリコンフィルムの平均粒子粒径と、微結晶フィルムの成膜後レーザアニールによって得られた本発明の多結晶シリコンフィルムの平均粒子粒径との相関を示す。ＴＥＭ、およびラマン分光法により測定した結晶ピークのＦＷＨＭによって粒子を測定した。図８に示すデータの概略的な傾向に基づき、ポリシリコンフィルムの平均粒子粒径が上昇するのに伴って、結晶ピークのＦＷＨＭは低下するといえる。先の研究において、より高い結晶性を有するフィルムはより急峻な結晶ピークを示すことが報告されている。多結晶フィルムの構造の性質は、少なくとも２つの主要要素を有する。２つの主要要素とは、（ａ）粒界の密度を決定し、従って粒界欠陥密度を決定する粒径、および（ｂ）粒子内欠陥密度である。レーザによりアニールされたポリシリコンフィルムの場合、通常低い粒子内欠陥密度が得られ、従って、ＦＷＨＭの値の変化は、主にポリシリコンの粒径の変化に関連する。
【００８６】
図８に示すＦＷＨＭ値は、個々のサンプルにつき５つの測定の平均を表す。付随の誤差バーにより示すように、ある程度の分散があることがわかる。ＦＷＨＭ値の標準偏差は、粒子粒径と共に減少することが認められるが、大きい粒子粒径のサンプルの場合にはほぼ０．１５程度のものである。図８において直線で示す直線モデルを考慮すると、ＦＷＨＭの０．１５程度の分散は、粒子粒径の約３０ｎｍの不確定度を生じることがわかる。従って、２５ｎｍを下回る平均粒径の差は、このモデルでは（各サンプルに対して追加のＦＷＨＭ測定が得られない限り）検出することが不可能である。ＦＷＨＭの測定における不確定性は、主に粒子粒径の分布性質、およびＥＬＡプロセスにおけるレーザビームの長さに対応する特定の変動によって生じる。典型的に、フィルムのスペクトラムを捕捉する間の標本化のために３０μｍ２のエリアを使用する。このエリア内における粒子の「混合物」は、ビームの長さ方向における位置によって、異なる可能性がある。制御領域がレーザビームの端部に近い場合よりも、制御領域がレーザビームの中心に近い場合の方が、より大きい粒子が（平均して）標本化される。従って、ビームの長手方向にわたる同質性の度合いは、所与のサンプルのラマン特性の均一度を反映する。図８のデータから明らかなように、粒子粒径が減少するとＦＷＨＭ測定の標準偏差が低下する。これは、小さい粒子粒径を有するポリシリコンフィルムにおいて実験的に観察した粒子粒径の標準偏差の低下（表２）と一致する。
【００８７】
図９は、アモルファスフィルムを出発材料とし、後のレーザアニール工程で得られた多結晶シリコンフィルムと、本発明の微結晶粒子フィルムを出発材料として用いレーザアニールで多結晶化した場合の粒子粒径のばらつき分布と平均値を示す。ａ−Ｓｉまたはμｃ−ＳｉフィルムのＥＬＡにより形成したポリシリコンフィルムの１対１の比較を、粒径分布に関して行った。これは、２つのサンプル集団の有意な差を統計的に確認することを目的とした比較である。この目的のため、３００ｍＪ／ｃｍ２（セットポイントと同じ）の実際エネルギー密度でアニールしたサンプルを選択し、比較した。
【００８８】
図９の結果は、１％レベルにおいて明らかな有意性を良く示し、２つのサンプル集団が有意に異なる平均値を有することを示している。さらに、図示するように、μｃ−ＳｉのＥＬＡにより形成したポリシリコンフィルムは、平均粒子粒径のほぼ２倍の大きさを明示している。
【００８９】
【発明の効果】
本発明は、高性能ＴＦＴの新しい作成の画期的な可能性を提供する。本発明に従って作成した多結晶フィルムは、大きい結晶粒子（１μｍを上回る）、および比較的均一な粒径の結晶粒子（５％を下回る不均一度）を有する。大きい均一な粒子は、トランジスタが優れたスイッチング特性、および高い電子移動性の両方、ならびにフィルム全体にわたって一貫した機能を有することを可能にする。多結晶フィルムから製造したトランジスタの改善されたスイッチング特性により、従来は透明基板の周辺に配置されたドライバ回路を、直接基板上に配置することが可能になる。このように、ＬＣＤのサイズ、および複雑性が減少する。当業者は、本発明の他の実施態様を想定できるであろう。
【図面の簡単な説明】
【図１】ＬＣＤの形成方法における工程を示す図である。
【図２】ＬＣＤの形成方法における工程を示す図である。
【図３】ＬＣＤの形成方法における工程を示す図である。
【図４】ＬＣＤの形成方法における工程を示す図である。
【図５】蒸着した微結晶フィルムが２つの厚みに対応する２つの部分を有する、図１のＬＣＤに対応する部分断面図である。
【図６】微結晶フィルム上に完全なアモルファス物質の第２のフィルムをさらに含む、図１のＬＣＤに対応する部分断面図である。
【図７】微結晶フィルムから多結晶フィルムを形成する方法の工程を示すフロー図である。
【図８】アモルファスフィルムを用いて形成された多結晶フィルムおよび本発明の微結晶フィルムを用いて形成された多結晶フィルムの平均粒子粒径の相関図である。
【図９】アモルファスフィルムを用いて形成された多結晶フィルムおよび本発明の微結晶フィルムを用いて形成された多結晶フィルムの平均値の差を示す図である。
【符号の説明】
１０ ＬＣＤ
１２ 透明基板
１４ 微結晶フィルム
１５ アモルファス物質
１６、２４ 微結晶子
１７ 厚み
１８ レーザビーム
２０ レーザビームの移動方向
２２ 溶解領域
２６ 領域
２８ 結晶粒子
３０ フィルム領域
３１ ＴＦＴ多結晶半導体フィルム
３２、３８ 第１の厚み
３４、４０ 第２の厚み
３６ フィルム
５０、５２、５４、５６ 工程

Claims (46)

  1. 微結晶フィルムから多結晶フィルムを形成する方法であって、
    ａ）所定の第１の厚みを有する部分と該第１の厚みを有する部分の上に重なる所定の第２の厚みを有する部分とを有し、アモルファス物質に種結晶として粒径が５０Åから５００Åの範囲の微結晶子が１０ −８ ｃｍ −２ を下回る密度で埋め込まれた厚さ５００Åを下回る微結晶フィルムを透明基板に蒸着する工程と、
    ｂ）該工程ａ）において蒸着した微結晶フィルムをアニールすることにより、該微結晶フィルムの該第２の厚みの部分を溶解し、該第１の厚みの部分中の種結晶の数を制御して前記微結晶子の粒径よりも大きい均一な粒径の結晶粒子を形成する工程と、
    を包含する、多結晶フィルムの形成方法。
  2. 前記工程ｂ）における前記微結晶フィルムのアニールによって、前記アモルファス物質中の所定数の微結晶子が溶解しないまま残される、請求項１に記載の多結晶フィルムの形成方法。
  3. 前記工程ａ）における前記アモルファス物質および前記微結晶子がシリコンによって形成されている、請求項１に記載の多結晶フィルムの形成方法。
  4. 前記工程ａ）における前記アモルファス物質および前記微結晶子がシリコン−ゲルマニウム化合物によって形成されている、請求項１に記載の多結晶フィルムの形成方法。
  5. 前記工程ａ）における前記微結晶フィルムは、前記微結晶子が均一な分布パターンを有している、請求項１に記載の多結晶フィルムの形成方法。
  6. 前記工程ａ）が、所定の第１の結晶配向を有する微結晶子が埋め込まれた微結晶フィルムを前記透明基板に蒸着することを含み、前記工程ｂ）により、前記結晶粒子が該微結晶子の持つ該第１の結晶配向とされる、請求項１に記載の多結晶フィルムの形成方法。
  7. 前記埋め込まれた微結晶子の前記第１の結晶配向が（１１０）である、請求項６に記載の多結晶フィルムの形成方法。
  8. 前記工程ｂ）が、前記工程ａ）において蒸着した前記微結晶フィルムを加熱して前記第１の結晶配向を有さない微結晶子を選択的に消滅させて残存する微結晶子が該第１の結晶配向とすることを含む、請求項１に記載の多結晶フィルムの形成方法。
  9. 前記埋め込まれた微結晶の前記第１の結晶配向が（１１０）である、請求項８に記載の多結晶フィルムの形成方法。
  10. 前記工程ｂ）が、前記工程ａ）において蒸着した前記微結晶フィルムを、３０８ｎｍ以下の波長を有する光で加熱するエキシマレーザ結晶化(ＥＬＣ)プロセスでアニールすることを含む、請求項１に記載の多結晶フィルムの形成方法。
  11. 前記工程ｂ）が、前記工程ａ）において蒸着した前記微結晶フィルムを、前記アモルファス物質の融点付近の温度にて約５０ｎｓの間アニールすることを含む、請求項１０に記載の多結晶フィルムの形成方法。
  12. 前記工程ａ）において蒸着した前記微結晶フィルムがシリコンによって形成されており、前記工程ｂ）が、９００℃から１６００℃の範囲にある温度にて該微結晶フィルムをアニールすることを含む、請求項１１に記載の多結晶フィルムの形成方法。
  13. 前記工程ａ）において蒸着した前記微結晶フィルムがシリコン−ゲルマニウムによって形成されており、前記工程ｂ）が、８００℃を上回る温度にて該微結晶フィルムをアニールすることを含む、請求項１１に記載の多結晶フィルムの形成方法。
  14. 前記工程ｂ）が、前記工程ａ）において蒸着した前記微結晶フィルムを、６００℃を下回る温度にて、３時間から３日の範囲の間加熱する炉アニールプロセスでアニールすることを含む、請求項１に記載の多結晶フィルムの形成方法。
  15. 前記工程ｂ）が、前記工程ａ）において蒸着した前記微結晶フィルムを、９００℃を下回る温度にて、１から５秒の範囲の間加熱する高速熱アニール(ＲＴＡ)結晶化プロセスでアニールすることを含む、請求項１に記載の多結晶フィルムの形成方法。
  16. 前記工程ａ）が、ＳｉＨ４およびＨ２ガス混合物を使用したＰＥＣＶＤプロセスによって前記微結晶フィルムを蒸着することを含む、請求項１に記載の多結晶フィルムの形成方法。
  17. 前記工程ａ)において、約６００Ｗのパワーレベル、約３２０℃の温度、約１６０Ｐａ（１．２Ｔｏｒｒ）の全圧、２０ｓｃｃｍのＳｉＨ４流量、および２０００ｓｃｃｍのＨ２流量の下で前記微結晶フィルムを蒸着する、請求項１６に記載の多結晶フィルムの形成方法。
  18. 前記工程ａ）において、減圧化学蒸着(ＬＰＣＶＤ)、超高真空ＣＶＤ、フォトケミカルＣＶＤ、高密度プラズマＣＶＤ、熱線ＣＶＤ、およびスパッタリングからなる群より選択されたプロセスによって、前記微結晶フィルムを前記透明基板に蒸着する、請求項１に記載の多結晶フィルムの形成方法。
  19. 前記工程ａ）において、ジシラン（Ｓｉ２Ｈ６）、構造式ＳｉＮＨ２Ｎ + ２（但しＮは２を上回る)で表される高級シラン、および構造式ＳｉＮＨ２Ｎ＋２／ＳｉＮＦ２Ｎ＋２（但し、Ｎは１以上である)で表されるシラン／フルオロシラン化学物質の組み合わせからなる群より選択される化学物質を用いて、前記微結晶フィルムを前記透明基板に蒸着する、請求項１に記載の多結晶フィルムの形成方法。
  20. 前記工程ａ)が、超高真空中で前記微結晶フィルムを前記透明基板に蒸着することを含む、請求項１に記載の多結晶フィルムの形成方法。
  21. 前記工程ａ）が、前記微結晶フィルムを蒸着する前に前記透明基板を洗浄することを含む、請求項１に記載の多結晶フィルムの形成方法。
  22. 前記透明基板が、石英、ガラス、およびプラスチックからなる群より選択される、請求項１に記載の多結晶フィルムの形成方法。
  23. 透明基板の上にアモルファスのフィルムから形成される多結晶フィルムによる薄膜トランジスタを形成する方法であって、
    ａ）アモルファスシリコン物質に、１０ -8 ｃｍ -2 を下回る密度で、５０Åから５００Åの範囲にある粒径を有する微結晶子を埋め込み、所定の第１の厚みを有する部分と該第１の厚みを有する部分の上に重なる所定の第２の厚みを有する部分とを有する微結晶物質を形成する工程と、
    ｂ）該工程ａ）の該微結晶物質を、ＳｉＨ４およびＨ２ガス混合物を用いたＰＥＣＶＤプロセスにより、約６００Ｗのパワーレベル、約３２０℃の温度、約１６０Ｐａ（１．２Ｔｏｒｒ）の全圧、２０ｓｃｃｍのＳｉＨ４流量、および２０００ｓｃｃｍのＨ２流量の下で該透明基板上に蒸着する工程と、
    ｃ）該工程ｂ）において蒸着した該微結晶物質から、全体的に５００Åを下回る厚みを有するフィルムを形成する工程と、
    ｄ）該工程ａ）において蒸着した該フィルムを、波長約３０８ｎｍ以下の波長を有する光でのＥＬＣプロセスで加熱する工程と、
    ｅ)フィルムの第２の厚みの部分を、９００℃から１６００℃の範囲にある温度にて、５０ｎｓの間溶解し、少なくとも部分的に多結晶フィルムを形成する工程とを包含する、薄膜トランジスタの形成方法。
  24. 請求項１に記載の形成方法によって形成された多結晶フィルムを用いて製造された薄膜トランジスタ。
  25. 透明基板上に請求項２４に記載された薄膜トランジスタが設けられた液晶ディスプレイ。
  26. 前記微結晶フィルムのアニールが、前記アモルファス物質を選択的に溶解して、該アモルファス物質中に所定数の微結晶子を溶解しないまま残すものである、請求項２５に記載の液晶ディスプレイ。
  27. 前記微結晶フィルムの前記アモルファス物質および前記微結晶子がシリコンによって形成されている、請求項２５に記載の液晶ディスプレイ。
  28. 前記微結晶フィルムの前記アモルファス物質および前記微結晶子がシリコン−ゲルマニウム化合物によって形成されている、請求項２５に記載の液晶ディスプレイ。
  29. 前記アモルファス物質に埋め込まれた前記微結晶子が均一な分布パターンを有する、請求項２５に記載の液晶ディスプレイ。
  30. 前記微結晶フィルムに埋め込まれた前記微結晶子が所定の第１の結晶配向を有し、前記多結晶フィルムの結晶粒子が該第１の結晶配向を有する、請求項２５に記載の液晶ディスプレイ。
  31. 前記埋め込まれた微結晶子の前記第１の結晶配向が（１１０）である、請求項３０に記載の液晶ディスプレイ。
  32. 前記微結晶フィルムが選択的に加熱されることによって所定の第１の結晶配向を有さない微結晶子が消滅され、該微結晶フィルムのアニールによって残存する微結晶が該第１の結晶配向とされる、請求項２５に記載の液晶ディスプレイ。
  33. 前記埋め込まれた微結晶の前記第１の結晶配向が（１１０）である、請求項３２に記載の液晶ディスプレイ。
  34. 前記微結晶フィルムが、３０８ｎｍ以下の波長を有する光を用いたエキシマレーザ結晶化(ＥＬＣ)によりアニールされる、請求項２５に記載の液晶ディスプレイ。
  35. 前記微結晶フィルムが、前記アモルファス物質の融点付近の温度にて約５０ｎｓの間アニールされる、請求項３４に記載の液晶ディスプレイ。
  36. 前記微結晶フィルムがシリコンによって形成されており、該微結晶フィルムが、９００℃から１６００℃の範囲にある温度にてアニールされる、請求項３５に記載の液晶ディスプレイ。
  37. 前記微結晶フィルムがシリコン−ゲルマニウムによって形成されており、該微結晶フィルムが、８００℃を上回る温度にてアニールされる、請求項３５に記載の液晶ディスプレイ。
  38. 前記微結晶フィルムが、６００℃を下回る温度にて、３時間から３日の範囲の間、炉アニールプロセスによりアニールされる、請求項２５に記載の液晶ディスプレイ。
  39. 前記微結晶フィルムが、９００℃を下回る温度にて、１から５秒の範囲の間、高速熱アニール（ＲＴＡ）結晶化プロセスによりアニールされる、請求項２５に記載の液晶ディスプレイ。
  40. 前記微結晶フィルムが、ＳｉＨ４およびＨ２ガス混合物を使用したＰＥＣＶＤプロセスによって蒸着される、請求項２５に記載の液晶ディスプレイ。
  41. 前記微結晶フィルムが、約６００Ｗのパワーレベル、約３２０℃の温度、約１６０Ｐａ（１．２Ｔｏｒｒ）の全圧、２０ｓｃｃｍのＳｉＨ４流量、および２０００ｓｃｃｍのＨ２流量の下で蒸着される、請求項４０に記載の液晶ディスプレイ。
  42. 前記微結晶フィルムが、減圧化学蒸着（ＬＰＣＶＤ）、超高真空ＣＶＤ、フォトケミカルＣＶＤ、高密度プラズマＣＶＤ、熱線ＣＶＤ、およびスパッタリングからなる群より選択されたプロセスによって蒸着される、請求項２５に記載の液晶ディスプレイ。
  43. 前記微結晶フィルムが、ジシラン（Ｓｉ２Ｈ６）、構造式ＳｉＮＨ２Ｎ + ２（但しＮは２を上回る)で表される高級シラン、および構造式ＳｉＮＨ２Ｎ＋２／ＳｉＮＦ２Ｎ＋２（但し、Ｎは１以上である)で表されるシラン／フルオロシラン化学物質の組み合わせからなる群より選択される化学物質を介して蒸着される、請求項２５に記載の液晶ディスプレイ。
  44. 前記微結晶フィルムが超高真空中で前記透明基板に蒸着される、請求項２５に記載の液晶ディスプレイ。
  45. 前記微結晶フィルムが蒸着される前に前記透明基板が洗浄される、請求項２５に記載の液晶ディスプレイ。
  46. 前記透明基板が、石英、ガラス、およびプラスチックからなる群より選択される、請求項２５に記載の液晶ディスプレイ。
JP01696698A 1997-03-07 1998-01-29 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、および薄膜トランジスタ並びに液晶ディスプレイ Expired - Fee Related JP3558200B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/812,580 1997-03-07
US08/812,580 US5827773A (en) 1997-03-07 1997-03-07 Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon

Publications (2)

Publication Number Publication Date
JPH10291897A JPH10291897A (ja) 1998-11-04
JP3558200B2 true JP3558200B2 (ja) 2004-08-25

Family

ID=25210029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01696698A Expired - Fee Related JP3558200B2 (ja) 1997-03-07 1998-01-29 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、および薄膜トランジスタ並びに液晶ディスプレイ

Country Status (2)

Country Link
US (2) US5827773A (ja)
JP (1) JP3558200B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093112B2 (en) 2007-07-20 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847086A (en) * 1991-06-20 1998-12-08 Centeon L.L.C. Therapeutic fragments of von Willebrand factor
US6013565A (en) * 1991-12-16 2000-01-11 Penn State Research Foundation High conductivity thin film material for semiconductor device
JP4026182B2 (ja) * 1995-06-26 2007-12-26 セイコーエプソン株式会社 半導体装置の製造方法、および電子機器の製造方法
US5970368A (en) * 1996-09-30 1999-10-19 Kabushiki Kaisha Toshiba Method for manufacturing polycrystal semiconductor film
US6104049A (en) * 1997-03-03 2000-08-15 Symetrix Corporation Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same
US6169013B1 (en) * 1997-03-07 2001-01-02 Sharp Laboratories Of America, Inc. Method of optimizing crystal grain size in polycrystalline silicon films
JPH1140501A (ja) * 1997-05-20 1999-02-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US6307214B1 (en) * 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
FR2766211B1 (fr) * 1997-07-15 1999-10-15 France Telecom PROCEDE DE DEPOT D'UNE COUCHE DIELECTRIQUE DE Ta2O5
JPH11145056A (ja) * 1997-11-07 1999-05-28 Sony Corp 半導体材料
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000331932A (ja) 1999-05-18 2000-11-30 Hitachi Ltd 多結晶半導体薄膜，その製造方法，半導体装置，半導体装置の製造方法および電子装置
DE19935046C2 (de) * 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
TWI256976B (en) * 2000-08-04 2006-06-21 Hannstar Display Corp Method of patterning an ITO layer
TWI313059B (ja) * 2000-12-08 2009-08-01 Sony Corporatio
KR100686332B1 (ko) * 2001-01-13 2007-02-22 삼성에스디아이 주식회사 다결정 실리콘 박막 및 그의 형성 방법
JP2002299239A (ja) * 2001-04-03 2002-10-11 Fumimasa Yo 半導体膜の製造方法
US20050186723A1 (en) * 2001-06-21 2005-08-25 Kim Hyoung J. Methods and apparatuses for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates
JP4181761B2 (ja) * 2001-06-21 2008-11-19 ジュン キム ヒョン 熱感受性非導電性基板上の半導体フィルムを熱処理するための方法および装置
US7122736B2 (en) * 2001-08-16 2006-10-17 Midwest Research Institute Method and apparatus for fabricating a thin-film solar cell utilizing a hot wire chemical vapor deposition technique
US6709910B1 (en) * 2002-10-18 2004-03-23 Sharp Laboratories Of America, Inc. Method for reducing surface protrusions in the fabrication of lilac films
US6713371B1 (en) * 2003-03-17 2004-03-30 Matrix Semiconductor, Inc. Large grain size polysilicon films formed by nuclei-induced solid phase crystallization
US6913649B2 (en) * 2003-06-23 2005-07-05 Sharp Laboratories Of America, Inc. System and method for forming single-crystal domains using crystal seeds
FR2856702B1 (fr) * 2003-06-27 2005-09-09 Centre Nat Rech Scient Procede de synthese d'un materiau cristallin et materiau obtenu par ce procede
CN1310282C (zh) * 2003-08-01 2007-04-11 统宝光电股份有限公司 多晶硅层的结晶方法
JP4717385B2 (ja) * 2003-08-27 2011-07-06 三菱電機株式会社 半導体装置
KR100543010B1 (ko) * 2003-10-20 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
WO2005109486A1 (en) * 2004-05-12 2005-11-17 Viatron Technologies Inc. System for heat treatment of semiconductor device
CN1302528C (zh) * 2004-12-13 2007-02-28 友达光电股份有限公司 薄膜晶体管元件的制造方法
US7629209B2 (en) * 2005-10-17 2009-12-08 Chunghwa Picture Tubes, Ltd. Methods for fabricating polysilicon film and thin film transistors
KR100749010B1 (ko) * 2005-12-26 2007-08-13 (주)포인트엔지니어링 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치
US7569406B2 (en) * 2006-01-09 2009-08-04 Cree, Inc. Method for coating semiconductor device using droplet deposition
KR101470814B1 (ko) 2006-01-20 2014-12-09 에이엠지 아이디얼캐스트 솔라 코포레이션 광전 변환 소자용 단결정 캐스트 실리콘 및 단결정 캐스트 실리콘 바디들을 제조하는 방법 및 장치
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
EP2183412A2 (en) * 2007-07-20 2010-05-12 BP Corporation North America Inc. Methods for manufacturing cast silicon from seed crystals
US8440157B2 (en) * 2007-07-20 2013-05-14 Amg Idealcast Solar Corporation Methods and apparatuses for manufacturing cast silicon from seed crystals
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US8591649B2 (en) 2007-07-25 2013-11-26 Advanced Metallurgical Group Idealcast Solar Corp. Methods for manufacturing geometric multi-crystalline cast materials
US8709154B2 (en) 2007-07-25 2014-04-29 Amg Idealcast Solar Corporation Methods for manufacturing monocrystalline or near-monocrystalline cast materials
US8389422B2 (en) * 2007-08-31 2013-03-05 Alliance For Sustainable Energy, Llc Rapid thermal processing by stamping
JP5439372B2 (ja) * 2008-06-27 2014-03-12 株式会社日立製作所 半導体装置とその製造方法、及びこの半導体装置を用いた表示装置
TW201012978A (en) * 2008-08-27 2010-04-01 Bp Corp North America Inc Apparatus and method of use for a casting system with independent melting and solidification
JP5632654B2 (ja) * 2009-05-29 2014-11-26 株式会社半導体エネルギー研究所 表示装置
JP5433462B2 (ja) * 2010-03-03 2014-03-05 株式会社東芝 半導体装置の製造方法
WO2012127769A1 (ja) 2011-03-22 2012-09-27 パナソニック株式会社 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板
US9048099B2 (en) * 2013-05-09 2015-06-02 Applied Materials, Inc. Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal
TWI634073B (zh) * 2013-09-05 2018-09-01 道康寧公司 2,2,4,4-四矽基五矽烷及其組成物、方法及用途
CN108604614B (zh) * 2015-12-09 2021-07-13 第一阳光公司 光伏设备和制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0045551B1 (fr) * 1980-08-05 1984-10-31 L'Etat belge, représenté par le Secrétaire Général des Services de la Programmation de la Politique Scientifique Procédé de préparation de films polycristallins semi-conducteurs composés ou élémentaires et films ainsi obtenus
US5238879A (en) * 1988-03-24 1993-08-24 Siemens Aktiengesellschaft Method for the production of polycrystalline layers having granular crystalline structure for thin-film semiconductor components such as solar cells
JP2679354B2 (ja) * 1990-04-13 1997-11-19 松下電器産業株式会社 非線形光学材料およびその製造方法
JP3156878B2 (ja) * 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JP3065825B2 (ja) * 1992-10-21 2000-07-17 株式会社半導体エネルギー研究所 レーザー処理方法
JPH06163954A (ja) * 1992-11-20 1994-06-10 Sanyo Electric Co Ltd 結晶系シリコン薄膜の形成方法及びこの膜を用いた光起電力装置
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5828084A (en) * 1995-03-27 1998-10-27 Sony Corporation High performance poly-SiGe thin film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093112B2 (en) 2007-07-20 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device

Also Published As

Publication number Publication date
US5827773A (en) 1998-10-27
US5959314A (en) 1999-09-28
JPH10291897A (ja) 1998-11-04

Similar Documents

Publication Publication Date Title
JP3558200B2 (ja) 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、および薄膜トランジスタ並びに液晶ディスプレイ
Liu et al. Selective area crystallization of amorphous silicon films by low‐temperature rapid thermal annealing
JP3204986B2 (ja) 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP2616741B2 (ja) 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
JP2000036465A (ja) 遷移金属連続送達法から製造される単結晶薄膜トランジスタ
KR100666564B1 (ko) 박막트랜지스터의 제조 방법
JPH05211127A (ja) プラズマ強化化学気相成長法
JPH08236443A (ja) 半導体結晶の成長方法および半導体製造装置
JPH1070077A (ja) パルス状の急速な熱アニーリングによる多結晶シリコンの成長方法
JPH1197710A (ja) アモルファス膜の結晶化方法および薄膜トランジスタ
TW535295B (en) Method for crystallizing a silicon layer and fabricating a TFT using the same
JP3999138B2 (ja) 半導体装置の製造方法、表示装置の製造方法、および電子機器の製造方法
US6169013B1 (en) Method of optimizing crystal grain size in polycrystalline silicon films
KR20000062534A (ko) 다결정 실리콘 막의 형성 방법
US6165875A (en) Methods for modifying solid phase crystallization kinetics for A-Si films
KR100611761B1 (ko) 박막트랜지스터 제조 방법
JP2002141284A (ja) ポリシリコン膜およびその形成方法
JP2009135488A (ja) シリコンの結晶化方法
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JP2000232066A (ja) 半導体基板の製造方法
JP2000068203A (ja) 微結晶シリコンの結晶化から形成される多結晶シリコンおよびその形成方法
JP4357006B2 (ja) 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法
JPH0370123A (ja) 結晶性半導体膜の形成方法
JPH1116838A (ja) 多結晶シリコン膜の成長方法およびｃｖｄ装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040513

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080528

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees