JP5439372B2 - 半導体装置とその製造方法、及びこの半導体装置を用いた表示装置 - Google Patents

半導体装置とその製造方法、及びこの半導体装置を用いた表示装置 Download PDF

Info

Publication number
JP5439372B2
JP5439372B2 JP2010518065A JP2010518065A JP5439372B2 JP 5439372 B2 JP5439372 B2 JP 5439372B2 JP 2010518065 A JP2010518065 A JP 2010518065A JP 2010518065 A JP2010518065 A JP 2010518065A JP 5439372 B2 JP5439372 B2 JP 5439372B2
Authority
JP
Japan
Prior art keywords
film
semiconductor
semiconductor film
nucleus
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010518065A
Other languages
English (en)
Other versions
JPWO2009157531A1 (ja
Inventor
純一 半那
功 鈴村
三江子 松村
睦子 波多野
賢一 鬼沢
政利 若木
悦子 西村
明子 加賀爪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Tokyo Institute of Technology NUC
Original Assignee
Hitachi Ltd
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Tokyo Institute of Technology NUC filed Critical Hitachi Ltd
Priority to JP2010518065A priority Critical patent/JP5439372B2/ja
Publication of JPWO2009157531A1 publication Critical patent/JPWO2009157531A1/ja
Application granted granted Critical
Publication of JP5439372B2 publication Critical patent/JP5439372B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、有機ＥＬ表示装置や液晶表示装置等に好適な薄膜トランジスタに代表される半導体装置とその製造方法、及びこの半導体装置を用いた表示装置に関する。
近年、携帯電話やＰＤＡ等のモバイル情報端末では、その表示装置において軽量薄型化及び高画質化の要求が増大していることから、自発光でバックライトが不要、またコントラスト比が高いといった特長を持つ有機ＥＬ表示装置（以下、ＯＬＥＤとも称する）の中小型パネルが採用され始めている。さらに、高い応答速度性が動画表示に適していることから、ＴＶ用の表示装置として、大型のＯＬＥＤパネルの開発が現在活発化している。
ＯＬＥＤパネルでは、その画質向上のため、薄膜トランジスタ基板に形成した各画素の輝度バラツキを抑制する必要がある。このことから、ＯＬＥＤを構成する有機ＥＬ素子（ＯＬＥＤ素子）の発光層に流れる電流を厳密に制御することが不可欠であり、各画素に設ける駆動用ＴＦＴとしては閾値電圧バラツキの小さいものが強く要求されている。また、ＯＬＥＤパネルの消費電力を低減するには、ＴＦＴの移動度向上が必要である。
液晶表示装置（以下、ＬＣＤとも称する）の場合も同様である。ＬＣＤは、薄膜トランジスタ基板に形成した各画素電極とカラーフィルタ基板の間に液晶を封入して構成される。ＬＣＤの消費電力低減、高精細度化のためにはＴＦＴの移動度向上が必要である。
これらのことから、既存の中小型パネルの多くではレーザアニール法によって形成した低温多結晶Ｓｉ膜を用いたＴＦＴを使用している。ところが、この方法による多結晶ＳｉＴＦＴの形成は大型パネル向けには不向きである。なぜなら、アモルファスＳｉ膜をレーザ照射により一度に結晶化させることのできる面積に限界があることから、大型基板上に同ＴＦＴを形成するには繰り返しのレーザアニール工程が必要となり、プロセスコストが増大してしまうからである。
ところで、多結晶Ｓｉ膜の形成はレーザアニール以外の方法でも可能である。例えば、熱ＣＶＤ法により、Ｓｉの結晶化温度以上である６００°Ｃ程度に基板を加熱すれば形成できる。しかしながら、例えば大型ＯＬＥＤパネルでは軟化温度が６００°以下のガラス基板を用いることから、熱ＣＶＤ法の適用は困難である。さらに、プラズマＣＶＤ法により低温で多結晶Ｓｉ膜を形成できるが、成膜初期において絶縁膜上にアモルファス成分を含むインキュベーションレイヤーが形成されやすいことから、この成膜方法は基板側にチャネルを形成するボトムゲート型ＴＦＴへの適用には不向きである。
以上のことから、大型パネルの駆動用ＴＦＴ向けには低温で絶縁基板上に直接多結晶Ｓｉ膜を形成する技術が要求されており、これに対して、反応性熱ＣＶＤ法と呼ばれる技術が近年提案されている。
反応性熱ＣＶＤ法は、原料ガスに例えばジシラン（Ｓｉ２Ｈ６）と四フッ化ゲルマニウム（ＧｅＦ４）を用い、ＧｅＦ４中のフッ素（Ｆ）によるＳｉ２Ｈ６からのＨ引き抜き反応により、通常の熱ＣＶＤによる成膜温度以下で多結晶シリコンゲルマニウム（ＳｉＧｅ）膜を高い成膜レートで形成することが可能な技術である。同方法では主に基板表面で原料ガスを反応させることができることから、アモルファス組織を伴うことなく大面積の絶縁基板上に半導体結晶核を直接形成させることが可能で、さらにこの結晶核を起点として種々の成膜技術を用いて結晶成長を行えば、結晶性に優れた多結晶半導体膜を低温で形成できるという特長がある。
さらに、初期の半導体結晶核の形成条件や形成した初期半導体結晶核の厚さを選択することにより、成長する多結晶の優先配向を例えば（１１１）、（１１０）、（１００）とすることが可能という利点がある。
この反応性熱ＣＶＤ法を用いた成膜の従来例には例えば特許文献１がある。同文献に記載されている多結晶ＳｉＧｅ膜の形成例を以下に示す。特許文献１に記載の第１の例では、Ｓｉウェハ上に形成したＳｉＯを基板として、ＧｅＦ４とＳｉ２Ｈ６をそれぞれ２．７ｓｃｃｍ及び２０ｓｃｃｍ、希釈のためにＨｅを５００ｓｃｃｍ反応容器に流し、圧力を１５〜５０ｔｏｒｒまで変化させて、４２５°Ｃで２０分堆積させる。その結果、１５ｔｏｒｒでは約１０５〜１０６ｃｍ−２、２０ｔｏｒｒでは約１０７〜１０８ｃｍ−２、２５ｔｏｒｒでは約１０８〜１０９ｃｍ−２、５０ｔｏｒｒでは約１０９〜１０１０ｃｍ−２の密度で半導体結晶核を生成する。
次に、基板上に形成された半導体結晶核上において、３７５°Ｃに成長温度を下げて成長を継続する。以上によって、結晶性の高いＳｉＧｅの多結晶膜を形成している。また、特許文献１に記載の第２の例では、半導体結晶核の形成を行った後にシラン−フッ化シラン−水素をそれぞれ２ｓｃｃｍ、９８ｓｃｃｍ、５０ｓｃｃｍの流量に設定して、圧力１ｔｏｒｒでグロー放電分解法により４００°ＣでＳｉの多結晶膜を成膜している。
さらに、特許文献１に記載の第３の例では、半導体結晶核の形成を行った後に水素希釈したシラン（２％）を用いてｒｆ−グロー放電法により３００°ＣでＳｉの多結晶膜を成膜している。
特開２００７−１３１９４号公報
多結晶ＳｉＧｅ膜を半導体層に用いたＴＦＴの特性向上には、トラップとなる膜中欠陥をＨで終端されていることが望ましい。一方で、反応性熱ＣＶＤ法では、例えばＳｉ２Ｈ６とＧｅＦ４の反応においてＨの引き抜きを伴う。そのため、反応性熱ＣＶＤ法による多結晶ＳｉＧｅ膜中に残留するＨ濃度を高めるには、ＳｉやＧｅ原子からのＨ原子の脱離を抑制することが必要である。
しかし、Ｓｉ２Ｈ６とＧｅＦ４を用いた反応性熱ＣＶＤ法によってＳｉＧｅの結晶核を形成する場合、従来例のように基板温度として４２５°Ｃが必要であり、さらに核形成のスループット向上のため、成膜速度が大きいことが望ましいことから、実用上では４５０°Ｃ以上が必要である。ところが、この４５０°Ｃという温度は、Ｓｉ原子からＨ原子の脱離が大きく生じやすい温度である。従って、絶縁膜上に成長させた膜では、Ｈ濃度が低くなり易い。
また、４５０°Ｃという温度は、ガラス基板の軟化温度よりは低いが、金属膜にヒロックやボイドが発生する温度と同等かそれよりは高い。従って、例えばボトムゲート型ＴＦＴでは、絶縁膜上への半導体層の形成時において、絶縁膜より下層に配置した電極用配線膜にダメージが入り、配線抵抗が増大してしまうという問題がある。
本発明の目的は、反応性熱ＣＶＤ法において、４５０°Ｃ以下という低温でもＳｉ酸化膜のような絶縁膜上において半導体結晶核の形成を促進する方法を提供することにある。
具体的には、反応性熱ＣＶＤ法による成膜前において、下地として半導体膜を形成しておけばよい。この半導体膜は、供給ガス中に含まれるハロゲン原子によってエッチングできるものである。よって、本願発明の半導体装置の製造方法では、絶縁基板上に第１の半導体膜を形成する第１の工程を実施し、次いで、第１の半導体膜上の一部に半導体結晶核を形成し、これと共に半導体結晶核の発生領域とその周辺を除いて第１の半導体膜をエッチング除去する第２の工程を実施し、さらに半導体結晶核をシードとして第２の半導体膜を形成する第３の工程を少なくとも実施することを特徴としている。
また、第１の工程では、４５０°Ｃ以下の低温で成膜できることから、第１の半導体膜として非晶質シリコン膜または微結晶シリコン膜を形成していることを特徴としている。
また、第２の工程では、良好な結晶性を実現するため、半導体結晶核として、原料ガスにシラン類とハロゲン化ゲルマニウムを供給し、形成温度４５０°Ｃ以下とする反応性熱ＣＶＤ法によってシリコンゲルマニウム結晶核を形成しており、ハロゲン化ゲルマニウムに起因するハロゲン原子やハロゲン化物によって第１の半導体膜のエッチングが生じていることを特徴としている。
また、シリコン膜のような半導体多結晶膜上とシリコン酸化膜やシリコン窒化膜といった絶縁膜上では、シリコンは下地材料に殆どよらずに成膜するが、シリコンゲルマニウムは半導体多結晶膜上には結晶成長するものの絶縁膜上には膜がつきにくい。そのため、半導体結晶核とその周辺に選択的に多結晶膜を成長させるべく、第３の工程では、第２の半導体膜として、原料ガスにシラン類とハロゲン化ゲルマニウムを供給し、形成温度４５０°Ｃ以下とする反応性熱ＣＶＤ法によって多結晶シリコンゲルマニウム膜を形成していることを特徴としている。
または、第３の工程では、第２の半導体膜として、多結晶シリコン膜を形成することが可能である。成膜方法は熱ＣＶＤ法でも可能であるが、以下の理由からプラズマＣＶＤ法が好適である。反応性熱ＣＶＤ法では基板温度が５００°Ｃでも成膜レートは毎分約５０ｎｍ以下と低いが、プラズマＣＶＤ法によるアモルファスＳｉ膜の成膜では、２５０°Ｃ前後で毎分約２００ｎｍという高い成膜レートを実現しているからである。多結晶シリコン膜の形成は、半導体結晶核上に形成することから、プラズマＣＶＤ法のアモルファスＳｉ成膜の条件で可能となる。また、第２の半導体膜上に第３の半導体膜を形成する第４の工程を実施すれば望ましい。
さらに、第４の工程では、ＴＦＴの要求特性に応じつつ成膜のスループット向上を図るため、プラズマＣＶＤ法により非晶質、または微結晶、または多結晶からなるシリコン膜を形成していることが好適である。
また、本願発明のＴＦＴは、絶縁基板上に、半導体膜、ソース電極、ドレイン電極、ゲート電極を有しており、半導体膜は、絶縁膜上の一部に離散的に形成された第１の半導体膜と、第１の半導体膜上とその周囲に形成された半導体結晶核と、半導体結晶核上に形成された第２の半導体膜から成ることを特徴としている。
また、例えばプラズマＣＶＤ法を用いることにより低温で成膜出来ることから、第１の半導体膜は非晶質シリコン膜、あるいは微結晶シリコン膜が好適である。さらに、ハロゲン原子によるエッチングレートが１００°Ｃ程度以上であれば十分速いことからも、それらの膜の選択が好都合である。
さらに、絶縁膜上に４５０°Ｃ以下の低温で形成することから、半導体結晶核がシリコンゲルマニウム結晶核から成れば好適である。
また、ＴＦＴの性能向上が図れることから、第２の半導体膜は多結晶シリコン膜が好適である。さらに、半導体結晶核とその周辺に選択的に結晶成長することから、第２の半導体膜は多結晶シリコンゲルマニウム膜であれば、なお好適である。
また、本願発明のＴＦＴは、第２の半導体膜上に第３の半導体膜を有していれば好適である。
さらに、半導体層中のリーク電流を低減して、オフ電流特性の良好なＴＦＴを実現するには、第３の半導体膜は非晶質シリコン膜、あるいは微結晶シリコン膜、あるいは多結晶シリコン膜から成れば好適である。
また、高画質で長寿命の表示装置を低コストで提供するには、本願発明のＴＦＴを有機ＥＬ駆動に適用すれば好適である。
また、高精細の表示装置を低コストで提供するには、本願発明のＴＦＴを液晶表示装置に適用すれば好適である。
本願発明の半導体装置の製造方法によれば、ＴＦＴの半導体層として適用する直接成長多結晶膜を成膜する際に、下地の絶縁膜上には第１の半導体膜を堆積している。このため、絶縁膜上よりも半導体膜上の方が低温で半導体結晶核が形成しやすいことから、成膜温度の低下を図ることができる。よって、膜中欠陥のＨ終端を維持し、さらに電極用配線膜の抵抗増大を抑制することが可能となり、ＴＦＴ特性の向上が実現する。
本発明に係る半導体装置の製造方法を用いて形成した半導体装置の実施の形態１を説明するボトムゲート型ＴＦＴの断面構造図である。 図１に示すＴＦＴの製造方法を工程順に示す部分拡大断面図である。 図１に示すＴＦＴの製造方法を工程順に示す図２Ａに続く工程の部分拡大断面図である。 図１に示すＴＦＴの製造方法を工程順に示す図２Ｂに続く工程の部分拡大断面図である。 図１に示すＴＦＴの製造方法を工程順に示す図２Ｃに続く工程の部分拡大断面図である。 図１に示すＴＦＴの製造方法を工程順に示す図２Ｄに続く工程の部分拡大断面図である。 図１に示すＴＦＴの半導体層におけるＧｅ組成比プロファイルを示す図である。 図１に示すＴＦＴを用いて形成したＯＬＥＤ表示装置の断面構造を示す図である。 図１に示すＴＦＴを用いて形成した液晶表示装置の断面構造を示す図である。 本発明に係る半導体装置の製造方法を用いて形成した半導体装置の実施の形態４を説明するボトムゲート型ＴＦＴの断面構造図である。 本発明に係る半導体装置の製造方法を用いて形成した半導体装置の実施の形態５を説明するトップゲート型ＴＦＴの断面構造図である。 図７に示すＴＦＴを用いて形成したＯＬＥＤの断面構造を示す図である。 図７に示すＴＦＴを用いて形成した液晶表示装置の断面構造図である。 本発明に係る半導体装置の製造方法を用いて形成した半導体装置の実施の形態８を説明するトップゲート型ＴＦＴの断面構造図である。
以下、本発明の最良の実施形態について、実施の形態の図面を参照して詳細に説明する。
（実施の形態１）
図１は、本発明に係る半導体装置の製造方法を用いて作製した半導体装置の実施の形態１を説明する要部断面図である。図１に示した半導体装置は絶縁基板１上に形成したボトムゲート型のＴＦＴである。このＴＦＴは、概略、ゲート電極２の上に設けた半導体膜４と、半導体膜４上にチャネルで離間配置されたソース電極配線６ａとドレイン電極配線６ｂで構成される。以下、この構造を詳しく説明する。
表面の一部にゲート電極配線２を加工した絶縁基板１上にゲート絶縁膜３が形成されており、このゲート絶縁膜３のＴＦＴ形成領域に半導体膜４が形成されている。この半導体膜４は、チャネル部を拡大して示したように、ゲート絶縁膜３上に形成した例えばアモルファスＳｉから成る半導体膜の一部４ａと、半導体膜の一部４ａ上に形成した例えばＳｉＧｅから成る半導体結晶核４ｂと、半導体結晶核４ｂ上に形成した例えばＳｉＧｅから成る半導体膜４ｃから構成されている。
さらに、半導体膜４の一方の端部にはソース領域のｎ＋シリコン膜５ａとソース電極配線６ａが形成されており、また、もう一方の端部にはドレイン領域のｎ＋シリコン膜５ｂとドレイン電極配線６ｂが形成されている。ソース電極配線６ａとドレイン電極配線６ｂ上にはさらに保護絶縁膜７と層間絶縁層８が堆積されている。さらに、ドレイン電極配線６ｂと接続する画素電極９が形成されている。
次いで、図１の構造を有するＴＦＴの製造工程を図２Ａから図２Ｅにより説明する。なお、これらの図は製造工程のうち主要なものを示したものである。まず、例えばガラスからなる絶縁基板１の上にゲート電極配線２を形成する。配線材料としては、Ｎｂ、Ｍｏ、Ｗ、Ｔａ、Ｃｒ、Ｔｉ、Ｆｅ、Ｎｉ、Ｃｏ等の金属やそれらの合金、及びそれらの積層膜を用いることができる。または、プロセスの上限温度を低下させられることから、ＡｌやＣｕ等の低抵抗金属を用いることも可能である。これらの膜は、スパッタリング法で形成することができる。本実施の形態ではＡｌＮｄ合金膜を用いている。膜厚は２００ｎｍとしている。次に、ホトリソグラフィーを用いて、ゲート電極配線パターン２に加工する。
この後、基板上へのゲート絶縁膜３の形成を行う。絶縁膜材料としては、ＳｉＯ、ＳｉＮ、ＳｉＯＮ等を用いることができる。これらの膜は、プラズマＣＶＤ法またはスパッタリング法などで成膜できる。あるいは、プラズマ酸化、光酸化などを併用してもよい。本実施の形態では、プラズマＣＶＤ法によって、標準的な条件でＴＥＯＳを用いて形成したＳｉＯ膜を膜厚１００ｎｍ形成している。以上により、図２Ａに示す構造を得る。
次いで、ゲート絶縁膜３上に半導体膜４ａを堆積する。半導体膜４ａとしては、例えばアモルファスＳｉ膜や微結晶Ｓｉ膜とするのが好適である。ここで、微結晶膜とは、結晶成分とアモルファス成分が混在しており、結晶粒径が１〜３０ｎｍ程度となっている膜のことである。半導体膜４ａの成膜は、例えば、プラズマＣＶＤ法により実施すればよい。成膜温度は室温以上を用いることが可能であるが、ＴＦＴ製造のスループットを向上するには一定以上の成膜速度の確保が必要であることから２００°Ｃ以上とするのが望ましく、一方、ゲート電極配線２におけるヒロックやボイドの発生を抑制するために４５０°Ｃ以下とするのが好適である。
半導体膜４ａの膜厚は、この後に行う半導体結晶核４ｂの形成時において、半導体結晶核４ｂとその周辺以外では膜がエッチング除去されるのが望ましいことから、５０ｎｍ以下とするのが好適である。また、ＴＦＴのオフ電流増大に起因するＳｉ原子の未結合手を終端するために、アモルファスＳｉ膜や微結晶Ｓｉ膜には、水素が１×１０１９ｃｍ−３以上、１×１０２２ｃｍ−３以下含まれていることが望ましい。以上から、水素化アモルファスＳｉ膜を成膜するには、例えばプラズマ周波数１３．５６ＭＨｚを用い、水素希釈した１０％のモノシラン（ＳｉＨ４）を１００ｓｃｃｍ供給し、基板温度２００℃、ガス圧力１３３Ｐａと設定すればよい。また、微結晶Ｓｉ膜を成膜するには、例えばプラズマ周波数１３．５６ＭＨｚを用い、フッ化シラン（ＳｉＦ４）：Ｈ２＝３：１、基板温度２５０℃、ガス圧力４０Ｐａの条件を用いることが可能である。以上により、図２Ｂに示す構造を得る。
この後、半導体膜４ａ上に半導体結晶核４ｂと半導体膜４ｃの形成を行う。図２Ｂの破線で囲まれた領域におけるそれらの膜の形成過程について図２Ｃを用いて説明する。
半導体結晶核４ｂの形成には反応性熱ＣＶＤ法を利用し、材料にはＳｉＧｅを選択するのが好適である。この場合、反応性熱ＣＶＤ法では半導体水素化ガスとハロゲン化ガスによる酸化還元反応を利用することから、供給する原料ガスには半導体水素化ガスとしてＳｉｎＨ２ｎ＋２（ｎ＞１）、ハロゲン化ガスとして例えばＧｅＦ４を使用すればよい。ただし、反応性熱ＣＶＤ法の成膜では酸化還元反応だけでなく原料ガスの熱分解が影響を及ぼすことから、より低温での成膜を実現するには例えば熱分解温度の低いＳｉ２Ｈ６の使用が望ましい。
また、半導体水素化ガスとハロゲン化ガスの組み合わせは、例えばシラン類、及びゲルマン（ＧｅＨ４）とＦ２、さらにＧｅＨ４とＳｉＦ４等でも可能であるが、低い核形成温度、一定以上の核形成レート、ガスの使用コスト等を考慮すると、Ｓｉ２Ｈ６とＧｅＦ４の組み合わせが好都合である。流量比はＳｉ２Ｈ６が１に対してＧｅＦ４は例えば０．００５〜２とすればよい。
また、反応性熱ＣＶＤ法では、結晶核を一定以上の形成レートで発生させるために１０Ｐａから１００００Ｐａ程度の成膜圧力を確保すべく、成膜中には例えばＨｅ、Ａｒ、Ｈ２といったキャリアガスを導入する。これらの中で例えばＨｅを選択すれば、Ｓｉ２Ｈ６とＨｅの流量比としては例えば１：１０〜５０００と設定すれば好適である。また、成膜温度は、核形成の生じる３００°Ｃ以上とし、結晶核中からのＨ脱離を抑制するため、４５０℃以下とすれば好適である。
以上から、例えばＳｉ２Ｈ６流量：０．５ｓｃｃｍ、ＧｅＦ４流量：０．５ｓｃｃｍ、Ｈｅ流量：１０００ｓｃｃｍ、基板温度４００℃、全圧１３００Ｐａという成膜条件のもとで、例えばアモルファスＳｉ膜からなる半導体膜４ａ上に反応性熱ＣＶＤ成膜を開始すると、半導体膜４ａの表面の一部にはＳｉＧｅからなる初期核が発生する。また、ＧｅＦ４の供給により、アモルファスＳｉ膜の一部では表面から結晶化が起こる。
一方、この温度ではＧｅＦ４に含まれていたＦがＳｉとの結合によりＳｉＦ４となって表面から脱離することから、核発生と同時に初期核の形成領域とその周辺を除いた半導体膜４ａではエッチングが生じる（図２Ｃ（ａ））。この後、初期核をシードとしてＳｉＧｅが結晶成長するとともに半導体膜４ａのエッチングが進むと、ＳｉＧｅ結晶の成長領域以外ではゲート絶縁膜３の表面が露出するようになる。この結果、アイランド状に残存した半導体膜４ａの表面をＳｉＧｅ結晶が取り囲んだ半導体結晶核４ｂが形成される（図２Ｃ（ｂ））。ここで、半導体結晶核４ｂは、隣り合うもの同士が離れている場合を示したが接触していても構わない。結晶核の大きさは、後ほど成膜する半導体膜４ｃで良好な結晶性を実現するために１０ｎｍ以上であることが望ましく、一方、表面凹凸の増大を抑制するために１００ｎｍ以下であることが好ましい。
また、半導体結晶核としてはＧｅだけから成るものを形成しても構わない。この後、引き続いて成膜を実施すると、ＳｉＧｅは絶縁膜上に殆ど堆積せずに半導体結晶上に結晶成長することから、半導体結晶核４ｂをシードとして選択成長した多結晶からなる半導体膜４ｃが形成される（図２Ｃ（ｃ））。ここで、多結晶膜とはほぼ結晶成分からなる膜のことで、膜中の結晶粒径は３０ｎｍ程度以上となっている。半導体膜４ｃの成膜条件は半導体結晶核４ｂのものと全く同じでも良い。しかし、Ｇｅの組成比が小さくてもＳｉＧｅ膜であれば選択成長が可能であることから、例えばＳｉ２Ｈ６流量のみを増やして１．５ｓｃｃｍと変化させても構わない。また、後ほどＴＦＴのソース・ドレイン形成においてエッチングを実施するが、それによってＴＦＴ特性を維持できないほど薄い膜となるのを回避するため、半導体膜４ｃの膜厚は、半導体結晶核４ｂの膜厚と併せて１００〜３００ｎｍとなるように調整するのが好適である。
半導体膜４中におけるＧｅ組成比プロファイルは、例えば図３のようになっている。このプロファイルは、図２Ｃ（ｃ）に示したａ−ａ’間の点線部分におけるものである。ここで、半導体結晶核４ｂは上記の成膜条件１で形成しており、半導体膜４ｃの形成条件はＳｉ２Ｈ６流量を１．５ｓｃｃｍとし、他は成膜条件１と同じである。アモルファスＳｉあるいは微結晶Ｓｉからなる半導体膜４ａ中にＧｅは入っていないが、ＳｉＧｅからなる半導体結晶核４ｂ中には５０％程度のＧｅ組成比が含まれる。さらに、ＳｉＧｅからなる半導体膜４ｃ中ではＧｅ組成比は２０％程度となっている。
このように、本実施の形態の半導体装置の製造方法では、半導体結晶核４ｂ中においてＧｅ組成比が高くなる傾向にある。この理由は、核形成温度を４５０°Ｃ以下としていることから、ＧｅＦ４に比べてＳｉ２Ｈ６の熱分解が進まず、半導体結晶核４ｂ中にＳｉが取り込まれにくいからである。なお、このＧｅ組成比プロファイルは、反応性熱ＣＶＤ法による膜形成を実施していれば、以下の実施の形態における半導体膜中でも同様となる。また、半導体結晶核４ｂ、及び半導体膜４ｃ中のＧｅ組成比は上記の値に限定されることはなく、原料ガスの例えばＳｉ２Ｈ６とＧｅＦ４の流量比や成膜温度の調整により、種々の値に制御することが可能である。以上により、図２Ｃに示す構造を得る。
次いで、半導体膜４上に、コンタクト層となるｎ＋Ｓｉ膜５をプラズマＣＶＤ法により形成する。膜形成では、例えば水素化アモルファスＳｉからなる半導体膜４ａの条件を用い、追加でｎ型のドーピングガスとしてホスフィン（ＰＨ３）、またはその水素希釈ガス（ＰＨ３／Ｈ２）を供給すれば良い。ドーピング濃度は低抵抗なコンタクト層を形成するために１×１０１７ｃｍ−３以上とし、またドーパント原子のクラスタリングや偏析による結晶性の悪化と高抵抗化を抑制するために１×１０２２ｃｍ−３以下とすることが望ましい。さらに、膜厚はコンタクトとして４０ｎｍ程度が好適である。この後、ホトリソグラフィーを用いてｎ＋Ｓｉ膜５、半導体膜４からなる積層膜を島状に加工する。以上により、図２Ｄに示す構造を得る。
次いで、積層膜を加工した基板上への金属膜の堆積を行う。この材料としては、Ｎｂ、Ｍｏ、Ｗ、Ｔａ、Ｃｒ、Ｔｉ、Ｆｅ、Ｎｉ、Ｃｏ等やこれらの合金、及びそれらの金属の積層膜を用いることが可能である。または、プロセスの上限温度を低下させられることから、ＡｌやＣｕ等の低抵抗金属を用いることも可能である。これらの膜は、スパッタリング法で形成することができる。本実施の形態ではＡｌＮｄ合金／Ｃｒ積層膜を用いている。膜厚は２００／５０ｎｍとしている。この後、ホトリソグラフィーを用いて、ソース電極配線パターン６ａ、ドレイン電極配線パターン６ｂに加工する。
さらに、この後、ソース電極配線６ａ、ドレイン電極配線６ｂをマスクとしてＴＦＴのチャネルとなる領域上のｎ＋Ｓｉ膜５と半導体膜４の表面側の一部をエッチングして、コンタクト層５ａ、５ｂを形成する。以上により、図２Ｅに示す構造を得る。
次に、ソース電極配線６ａ、ドレイン電極配線６ｂ上に、ＳｉＮ膜からなる保護絶縁膜７をプラズマＣＶＤ法で形成する。膜厚は例えば５００ｎｍであれば好適である。
次いで、保護絶縁膜７上に例えば有機樹脂から成る層間絶縁層８を形成し、この後、ホトリソグラフィーを用いて層間絶縁層８と保護絶縁膜７のドレイン電極配線６ｂの形成領域にコンタクトホールを設ける。
最後に、例えばＡｌ膜をスパッタリング法で堆積し、ホトリソグラフィーを用いて加工することにより画素電極９を形成する。画素電極９には例えば反射金属膜や透明導電膜を用いることが可能であり、膜厚は１００ｎｍが好適である。以上により、図１に示すボトムゲート型ＴＦＴが完成する。
本実施の形態のＴＦＴでは、ゲート絶縁膜３上にアモルファスＳｉ、または微結晶Ｓｉからなる半導体膜４ａが残存しているが、隣り合う同膜の間には半導体結晶核４ｂ及び多結晶から成る半導体膜４ｃが形成されており、さらにゲート絶縁膜上の専有領域として半導体膜４ａよりも半導体結晶核４ｂと半導体膜４ｃを併せた方を大きくすることが可能であることから、本実施の形態のＴＦＴでは、既存のアモルファスＳｉ−ＴＦＴや、通常のプラズマＣＶＤ法による成膜で形成した多結晶Ｓｉを有するＴＦＴを大きく上回る性能が達成される。
本実施の形態に示した半導体製造の製造方法を用いれば、ゲート絶縁膜３上に予め半導体膜４ａを形成していることから、反応性熱ＣＶＤ法による半導体結晶核４ｂの形成が４５０°Ｃ以下という低温でも実現可能である。このような低い温度ならば、ＴＦＴの半導体層中における欠陥ではＨ終端が維持されやすい。よって、例えばオフリーク電流が発生しにくくなることから、良好なＴＦＴ特性を実現することが可能となる。
また、４５０°Ｃ以下での半導体結晶の核形成を可能とする本実施の形態に示した半導体装置の製造方法を用いれば、ガラス基板は軟化せず、また金属膜にヒロックやボイドが発生する可能性は小さい。従って、電極用配線膜のダメージに伴う配線抵抗の増大が抑制されることから、良好な特性を有するＴＦＴを作製できるという利点がある。
また、４５０°Ｃ以下の低温で反応性熱ＣＶＤ成膜を実施すれば、より高い温度で成膜するのに比べて、各半導体結晶核４ｂのサイズが揃いやすくなる。そのため、低温形成した半導体結晶核４ｂ上では、多結晶の半導体膜４ｃにおける結晶粒のサイズが均一化する。よって、本実施の形態における半導体装置の製造方法は、閾値電圧バラツキの小さい画素ＴＦＴを大面積ガラス基板上に形成するのに適しており、故に大型ＯＬＥＤディスプレイの開発に好適である。
また、シラン系の原料ガスとＧｅＦ４の反応では、Ｇｅ核は低温形成されやすい。よって、本実施の形態の半導体装置の製造方法における半導体結晶核４ｂはＧｅを少なくとも含んでいることから、４５０°Ｃ以下のような低温で核形成が可能である。
さらに、半導体膜４ｃにおいてもＧｅを含有させれば、同膜を半導体膜４ａのエッチング除去した領域に殆ど形成させずに、半導体結晶核４ｂとその周辺に選択的に結晶成長させることができる。これにより、半導体膜４ｃにおいてＴＦＴ特性確保に十分な結晶性が得られるという利点がある。
（実施の形態２）
本発明の実施の形態２として、ＯＬＥＤへの適用例を、図４を用いて説明する。まず、実施の形態１と同様な方法で、ボトムゲート型ＴＦＴを形成する。次に、図４に示すように画素電極９上に、ＯＬＥＤの電荷輸送層１０、発光層１１、電荷輸送層１２を蒸着法などにより形成する。さらに、透明導電膜からなる上部電極１３を蒸着やスパッタリング法などで形成してから封止層１４を形成すると、図４に示すＯＬＥＤ表示装置が完成する。
実施の形態１において説明したように、本願発明の製造方法によって大面積基板に形成したＴＦＴでは閾値電圧バラツキが小さくなる。これにより、ＯＬＥＤの発光層に流れる電流が厳密に制御されて各画素の輝度バラツキが抑制されることから、本実施の形態のＯＬＥＤでは大型パネルへの適用且つ高画質化を実現することが可能である。
（実施の形態３）
本発明の実施の形態３として、液晶表示装置への適用例を、図５を用いて説明する。まず、実施の形態１と同様な方法で、ボトムゲート型ＴＦＴを形成する。なお、画素電極９として、透明導電膜を用いている。具体的には、ＩＴＯ膜をスパッタリング法で形成し、ホトリソグラフィーを用いて加工したものである。膜厚は７０ｎｍが好適である。次に、図５に示すように、画素電極９上に配向膜２０を形成している。次に、カラーフィルタ層２１、オーバーコート層２２、ＩＴＯ膜からなる対向電極２３、配向膜２４を順番に形成した対向基板２５を、スペーサ２６を介して張り合わせている。これに液晶２７を封入すると、図５に示す液晶表示装置が完成する。
実施の形態１において説明したように、本願発明の製造方法によって形成したＴＦＴではオフリーク電流が発生しにくいことから、液晶ディスプレイの画素駆動に適用した場合においてもリーク電流が小さく、高画質の映像を得ることが可能である。
（実施の形態４）
本発明に係る半導体装置の製造方法を用いて作製した半導体装置の実施の形態４を図６によって説明する。実施の形態４が実施の形態１と違う点は、ボトムゲート型ＴＦＴに形成している半導体膜の層構成である。
実施の形態１のＴＦＴと同様に、絶縁基板１０１上の一部にゲート電極配線１０２を形成しており、さらにゲート絶縁膜１０３を堆積している。このゲート絶縁膜１０３のＴＦＴ形成領域には半導体膜１０４を形成している。この半導体膜１０４は、半導体膜１０４ａと、半導体膜１０４ａの周囲に形成した半導体結晶核１０４ｂと、半導体結晶核１０４ｂ上に形成した半導体膜１０４ｃと、さらに半導体膜１０４ｄから成っている。さらに、ソース領域のｎ＋シリコン膜１０５ａとソース電極配線１０６ａ、また、ドレイン領域のｎ＋シリコン膜１０５ｂとドレイン電極配線１０６ｂを形成している。ソース電極配線１０６ａとドレイン電極配線１０６ｂ上にはさらに保護絶縁膜１０７と層間絶縁層１０８を堆積している。さらに、ドレイン電極配線１０６ｂと接続する画素電極１０９を形成している。
以下に、図６の構造を有するＴＦＴの製造工程を説明する。まず、絶縁基板１０１上へのゲート電極配線１０２とゲート絶縁膜１０３の形成は実施の形態１と同様に実施すればよいので説明は省略する。
また、次のゲート絶縁膜１０３上への半導体膜１０４ａ、半導体結晶核１０４ｂ、半導体膜１０４ｃの順次形成も、実施の形態１における半導体膜４ａ、半導体結晶核４ｂ、半導体膜４ｃと同じ材料、膜質、形成方法・条件を用いればよい。
次いで、半導体膜１０４ｃ上に半導体膜１０４ｄを成長させる。膜材料は例えば水素を含む非晶質Ｓｉ、あるいは微結晶Ｓｉ、あるいは多結晶Ｓｉがよい。また、プラズマＣＶＤ法により膜形成できれば好適である。成膜条件としては、例えば非晶質Ｓｉを成膜するならば、実施の形態１の半導体膜４ａを形成するときに用いたものと同等でよい。また、半導体膜１０４として２００ｎｍ程度となるように、半導体膜１０４ｄの膜厚を調整するのが望ましい。
以下、ソース領域のｎ＋シリコン膜１０５ａおよびドレイン領域のｎ＋シリコン膜１０５ｂを堆積する工程から、画素電極１０９の形成までは、実施の形態１で示した同じ工程の材料、条件を同様に使用すればよいので、ここでは説明を省略する。以上により、図６に示す構造を得る。
本実施の形態によれば、例えば水素を含む非晶質Ｓｉからなる半導体膜１０４ｄを形成している。このため、水素含有量の少ない半導体結晶核１０４ｂ、及び半導体膜１０４ｃを用いた場合においても、高水素含有半導体膜１０４ｄからの水素供給により、半導体結晶核１０４ｂ、及び半導体膜１０４ｃにおける結晶欠陥の水素終端化に必要な水素濃度を確保することができる。よって、実施の形態１のＴＦＴに比べ、チャネル部の界面準位が低減され、移動度が高く、閾値電圧シフトの少ない、良好な特性のＴＦＴを作製することが可能となる。
（実施の形態５）
本発明に係る半導体装置の製造方法を用いて作製した半導体装置の実施の形態５を図７によって説明する。実施の形態５が実施の形態１と違う点は、半導体装置がトップゲート型ＴＦＴとなっている点である。絶縁基板３１上に下地絶縁膜となるＳｉＮ膜３２とＳｉＯ膜３３を形成しており、ＳｉＯ膜３３のＴＦＴ形成領域には半導体膜３４を形成している。この半導体膜３４は、ＳｉＯ膜３３上に形成した例えばアモルファスＳｉから成る半導体膜３４ａと、半導体膜３４ａ上に形成した例えばＳｉＧｅから成る半導体結晶核３４ｂと、半導体結晶核３４ｂ上に形成した例えば多結晶ＳｉＧｅから成る半導体膜３４ｃから構成している。
さらに、半導体膜３４の上部にはゲート絶縁膜３５とゲート電極配線３６を形成している。また、ゲート電極配線３６の下部を除く半導体層３４にはコンタクト領域３７、３８を形成している。以上を形成した基板上には層間絶縁層３９を堆積しており、コンタクト領域３７、３８上にはさらにコンタクトホールを開口している。これらの開口部にはソース電極配線４０とドレイン電極配線４１を埋め込んでいる。さらに、これらの配線上と層間絶縁層３９上に保護絶縁膜４２を堆積しており、ドレイン電極配線４１上にはコンタクトホールを開口し、画素電極４３を形成している。
以下に、図７の構造を有するＴＦＴの製造工程を説明する。まず、例えばガラスからなる絶縁基板３１の上に、下地絶縁膜となるＳｉＮ膜３２とＳｉＯ膜３３を形成する。成膜方法には、プラズマＣＶＤ法またはスパッタリング法等の利用が可能である。次いで、ＳｉＯ膜３３上にＴＦＴの半導体層３４の一部となる半導体膜３４ａを堆積する。半導体膜３４ａは、例えばアモルファスＳｉ膜や微結晶Ｓｉ膜とするのが好適であり、成膜方法や条件は、実施の形態１で示した半導体膜４ａで用いたものと同様でよい。
この後、半導体膜３４ａ上に、さらにＴＦＴの半導体層３４の一部として半導体結晶核３４ｂと半導体膜３４ｃを形成する。これらの形成方法や成膜条件、さらに結晶核と膜の形成過程やＧｅ組成比プロファイル等は、実施の形態１の半導体結晶核４ｂと半導体膜４ｃの形成時に示したものと同様でよい。次いで、成膜した半導体層３４を、ホトリソグラフィーを用いて島状に加工する。
次に、ＳｉＯ膜３３と半導体膜３４上にゲート絶縁膜３５を形成する。同膜の材料としては、ＳｉＯやＳｉＮ等が好適である。これらの材料の膜はプラズマＣＶＤ法またはスパッタリング法などによって成膜すればよい。あるいは、プラズマ酸化、光酸化等を併用することも可能である。よって、ゲート絶縁膜３５としては、例えばＴＥＯＳを用いたプラズマＣＶＤ法により形成した膜厚１００ｎｍのＳｉＯ膜を適用する。
引き続いて、ゲート絶縁膜３５上に配線膜を堆積する。同膜の材料としては、Ｓｉ、Ｇｅやその合金、Ｎｂ、Ｍｏ、Ｗ、Ｔａ、Ｃｒ、Ｔｉ、Ｆｅ、Ｎｉ、Ｃｏ等の金属やそれらの合金、及びそれらの積層膜を選択するのが好適である。さらに、ＡｌやＣｕ等の低抵抗金属を用いることも可能である。これらの膜は、スパッタリング法で形成すればよい。よって、配線膜には、例えば膜厚２００ｎｍのＮｂ膜を適用する。この後、この配線膜をホトリソグラフィーによって加工し、ゲート電極配線パターン３６を形成する。
さらに、ゲート電極配線パターン３６をマスクとして、イオン打ち込み法により、ゲート絶縁膜３５越しに半導体層３４の一部にＰまたはＢを注入し、コンタクト領域３７、３８を形成する。
この後、以上を形成した基板上に層間絶縁層３９として、ＳｉＯ膜あるいはＳｉＮ膜を、プラズマＣＶＤ法またはスパッタリング法で形成する。よって、層間絶縁層３９には、例えばＴＥＯＳを用いたプラズマＣＶＤ法により形成した膜厚３００ｎｍのＳｉＯ膜を適用する。
次に、コンタクト領域３７上と３８上の層間絶縁層３９にコンタクトホールを開口し、この開口部の内部と層間絶縁層３９上に配線膜を堆積する。この膜の材料としては、Ｎｂ、Ｍｏ、Ｗ、Ｔａ、Ｃｒ、Ｔｉ、Ｆｅ、Ｎｉ、Ｃｏ等の金属やそれらの合金、及びそれらの積層膜を選択するのが好適である。さらに、ＡｌやＣｕ等の低抵抗金属を用いることも可能である。これらの膜は、スパッタリング法で形成すればよい。よって、配線膜には、例えば膜厚２００ｎｍのＣｒ膜を適用する。この後、この配線膜をホトリソグラフィーによって加工し、ソース電極配線４０、ドレイン電極配線４１を形成する。
次に、層間絶縁層３９、ソース電極配線４０、ドレイン電極配線４１上に保護性絶縁膜４２を形成する。同膜には、例えばプラズマＣＶＤ法により形成した膜厚５００ｎｍのＳｉＮ膜を適用する。
次いで、ドレイン電極配線４１上の保護絶縁膜４２にコンタクトホールを開口し、この開口部の内側と保護絶縁膜４２上に配線膜を堆積する。この膜の材料としては、反射金属膜やＩＴＯ、ＩＺＯ、ＺｎＯ等の透明導電膜を選択するのが好適である。よって、スパッタリング法で形成した膜厚１００ｎｍのＣｒ膜を適用する。この後、この配線膜をホトリソグラフィーによって加工し画素電極４３を形成すると、図６に示す構造のＴＦＴが完成する。
本実施の形態のようなトップゲート型ＴＦＴでは、半導体膜３４の表面側に成膜された多結晶からなる半導体膜３４ｃにチャネル部分が形成されることから、移動度が高く閾値電圧バラツキの少ないＴＦＴを実現しやすい。よって、本願発明の半導体装置の製造方法は、実施の形態１のボトムゲート型ＴＦＴだけでなく、本実施の形態のようなトップゲート型ＴＦＴの作製に適用するのに好都合である。
（実施の形態６）
本発明の実施の形態６として、ＯＬＥＤへの適用例を、図８を用いて説明する。まず、例えば実施の形態５と同様な方法で、トップゲート型ＴＦＴを形成する。次に、図８に示すように、画素電極４３上に、ＯＬＥＤの電荷輸送層７０、発光層７１、電荷輸送層７２を蒸着法などにより形成する。さらに、透明導電膜からなる上部電極７３を蒸着やスパッタリング法などで形成してから封止層７４を形成すると、図８に示すＯＬＥＤ表示装置が完成する。
実施の形態５の製造方法によって大面積基板に形成したＴＦＴでは閾値電圧バラツキが小さくなる。これにより、ＯＬＥＤの発光層に流れる電流が厳密に制御されて各画素の輝度バラツキが抑制されることから、本実施の形態のＯＬＥＤ表示装置では大型パネルへの適用且つ高画質化を実現することが可能である。
（実施の形態７）
本発明の実施の形態７として、液晶表示装置への適用例を、図９を用いて説明する。まず、実施の形態５と同様な方法で、トップゲート型ＴＦＴを形成する。なお、画素電極４３として透明導電膜を用いている。具体的には、ＩＴＯ膜をスパッタリング法で形成し、ホトリソグラフィーを用いて加工したものである。膜厚は７０ｎｍが好適である。次に、図９に示すように、画素電極４３上に配向膜１２０を形成している。次に、カラーフィルタ層１２１、オーバーコート層１２２、ＩＴＯ膜からなる対向電極１２３、配向膜１２４を順番に形成した対向基板１２５を、スペーサ１２６を介して張り合わせている。これに液晶１２７を封入すると、図９に示す液晶表示装置が完成する。
実施の形態５の製造方法によって形成したＴＦＴではオフリーク電流が発生しにくいことから、液晶ディスプレイの画素駆動に適用した場合においてもリーク電流が小さく、高画質の映像を得ることが可能である。
（実施の形態８）
本発明に係る半導体装置の製造方法を用いて作製した半導体装置の別の実施形態を図１０によって説明する。実施の形態５と違うのは、トップゲート型ＴＦＴに形成している半導体結晶核の形成の仕方と半導体膜の材料である。
実施の形態５のＴＦＴと同様に、絶縁基板８１、下地絶縁膜となるＳｉＮ膜８２、及びＳｉＯ膜８３を形成している。さらに、ＳｉＯ膜８３のＴＦＴ形成領域に半導体膜８４を形成しているが、この半導体膜８４は、実施の形態４と違って例えばアモルファスＳｉからなる半導体膜８４ａと、例えばＳｉＧｅからなる半導体結晶核８４ｂと、例えば多結晶Ｓｉから成る半導体膜８４ｃという積層構造になっている。また、半導体膜８４上部に設けるゲート絶縁膜８５とゲート電極配線８６、及び半導体層８４に設けるコンタクト領域８７、８８、さらに層間絶縁層８９、ソース電極配線９０、ドレイン電極配線９１、保護絶縁膜９２、画素電極９３といったものは、実施の形態５のＴＦＴと同様に形成している。
以下に、図１０の構造を有するＴＦＴの製造工程を説明する。まず、絶縁基板８１上へのＳｉＮ膜８２とＳｉＯ膜８３の形成は、実施の形態５におけるＳｉＮ膜３２とＳｉＯ膜３３の場合と同様でよいので説明は省略する。
また、次のＳｉＯ膜８３上への半導体膜８４ａの形成も、実施の形態５における半導体膜３４ａと同じ材料、膜質、形成方法・条件を用いればよい。
次に、半導体結晶核８４ｂの形成は、実施の形態４における半導体結晶核３４ｂと同じ材料、膜質、形成方法を用いればよいが、本実施の形態では、隣り合う半導体結晶核８４ｂが出来るだけ接するように形成している。これは、半導体膜８４ｃとして多結晶Ｓｉ膜を形成することに対応するためである。上述したように、ＳｉＧｅ膜は、Ｓｉ酸化膜やＳｉ窒化膜といった絶縁膜上に比べてＳｉ膜のような半導体多結晶膜上に選択成長しやすいが、Ｓｉ膜は下地材料に殆どよらずに成膜しやすい。このため、半導体結晶核８４ｂの間にＳｉＯ膜８３の表面が露出していると、半導体結晶核８４ｂ上とその周辺では多結晶Ｓｉ膜が成長するが、ＳｉＯ膜８３上には、ＴＦＴ特性の向上を阻む例えば非晶質Ｓｉ膜が堆積してしまうからである。
次いで、半導体結晶核８４ｂ上に半導体膜８４ｃを成長させる。膜材料は例えば水素を含む多結晶Ｓｉがよい。また、成膜方法は熱ＣＶＤ法でも可能であるが、プラズマＣＶＤ法であれば好適である。プラズマＣＶＤ法と用いた場合の成膜条件としては、例えば実施の形態１の半導体膜４ａを形成するときに用いたものと同等でよい。また、半導体膜８４として２００ｎｍ程度となるように、半導体膜８４ｃの膜厚を調整するのが望ましい。
以下、半導体層８４をホトリソグラフィーにより島状加工する工程から、画素電極９３の形成までは、実施の形態５で示した同じ工程の材料、条件を同様に使用すればよいので、ここでは説明を省略する。以上により、図１０に示す構造を得る。
本実施の形態によれば、多結晶Ｓｉからなる半導体膜８４ｃをトップゲート型ＴＦＴのチャネル部分として使用できる。実施の形態５ではチャネル部分は多結晶ＳｉＧｅであったことから、本実施の形態の方が、半導体層中のリーク電流を低減しやすく、オフ電流特性の良好なＴＦＴを実現できるという利点がある。
また、反応性熱ＣＶＤ法による多結晶膜の成膜速度は、基板温度が４５０°Ｃ程度では毎分５ｎｍ以下となり非常に遅いが、一方のプラズマＣＶＤ法では、基板温度２５０°Ｃ程度で毎分１００ｎｍ以上という高い成膜速度が得られる。従って、ＴＦＴに形成する半導体層を反応性熱ＣＶＤ法のみで形成するよりも、本実施の形態のようにプラズマＣＶＤ法を併用した方がＴＦＴ製造におけるスループットの大幅な向上が可能である。
なお、本実施の形態では、トップゲート型ＴＦＴの半導体層形成に適用した例を示したが、適用先はボトムケート型ＴＦＴの半導体層形成であっても良い。
１、３１、８１、１０１ 絶縁基板、
２、３６、８６、１０２ ゲート電極配線、
３、３５、８５、１０３ ゲート絶縁膜、
４、３４、８４、１０４ 半導体膜、
４ａ、３４ａ、８４ａ、１０４ａ 例えば、アモルファスＳｉから成る半導体膜、
４ｂ、３４ｂ、８４ｂ、１０４ｂ 例えば、ＳｉＧｅから成る半導体結晶核、
４ｃ、３４ｃ、１０４ｃ 例えば、ＳｉＧｅから成る半導体膜、
５ａ、１０５ａ ソース領域のｎ＋シリコン膜、
５ｂ、１０５ｂ ドレイン領域のｎ＋シリコン膜、
６ａ、４０、９０、１０６ａ ソース電極配線、
６ｂ、４１、９１、１０６ｂ ドレイン電極配線、
７、４２、９２、１０７ 保護絶縁膜、
８、３９、８９、１０８ 層間絶縁層、
９、４３、９３、１０９ 画素電極、
１０、７０ 電荷輸送層、
１１、７１ 発光層、
１２、７２ 電荷輸送層、
１３、７３ 上部電極、
１４、７４ 封止層、
２０、１２０ 配向膜、
２１、１２１ カラーフィルタ層、
２２、１２２ オーバーコート層、
２３、１２３ 対向電極、
２４、１２４ 配向膜、
２５、１２５ 対向基板、
２６、１２６ スペーサ、
２７、１２７ 液晶、
３２、８２ ＳｉＮ膜、
３３、８３ ＳｉＯ膜、
３７、３８、８７、８８ コンタクト領域、
８４ｃ 多結晶Ｓｉからなる半導体膜、
１０４ｄ 例えば非晶質Ｓｉからなる半導体膜。

Claims (20)

  1. 絶縁基板上に第１の半導体膜を形成する第１の工程と、
    前記第１の半導体膜上の一部に半導体結晶核を形成し、これと共に前記半導体結晶核に覆われていない前記第１の半導体膜をエッチング除去することで前記第１の半導体膜を核状に残し、前記第１の半導体膜の表面を取り囲む前記半導体結晶核を形成する第２の工程と、
    前記半導体結晶核をシードとして第２の半導体膜を形成する第３の工程を少なくとも含むことを特徴とする半導体装置の製造方法。
  2. 前記第１の工程では、前記第１の半導体膜として非晶質シリコン膜または微結晶シリコン膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第２の工程では、前記半導体結晶核として原料ガスにシラン類とハロゲン化ゲルマニウムを用い、形成温度を４５０°Ｃ以下とする反応性熱ＣＶＤ法によってシリコンゲルマニウム結晶核を形成し、
    前記ハロゲン化ゲルマニウムの供給によって前記第１の半導体膜のエッチングを行うことを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記第３の工程では、前記第２の半導体膜として、原料ガスにシラン類とハロゲン化ゲルマニウムを用い、
    形成温度を４５０°Ｃ以下とする反応性熱ＣＶＤ法によって多結晶シリコンゲルマニウム膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
  5. 前記第３の工程では、前記第２の半導体膜として、多結晶シリコン膜を形成していることを特徴とする請求項１記載の半導体装置の製造方法。
  6. 前記第２の半導体膜上に第３の半導体膜を形成する第４の工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
  7. 前記第４の工程では、前記第３の半導体膜として、プラズマＣＶＤ法により非晶質または微結晶、もしくは多結晶からなるシリコン膜を形成することを特徴とする請求項６記載の半導体装置の製造方法。
  8. 絶縁基板上に、半導体膜、ソース電極、ドレイン電極、ゲート電極を有する半導体装置であって、
    前記半導体膜は、前記絶縁膜上の一部に核状に形成された第１の半導体膜と、前記第１の半導体膜の表面を取り囲んで形成された半導体結晶核と、前記半導体結晶核上に形成された第２の半導体膜から成ることを特徴とする半導体装置。
  9. 前記第１の半導体膜が非晶質シリコン膜、または微結晶シリコン膜から成ることを特徴とする請求項８記載の半導体装置。
  10. 前記半導体結晶核がシリコンゲルマニウム結晶核からなることを特徴とする請求項８記載の半導体装置。
  11. 前記第２の半導体膜が多結晶シリコン膜、または多結晶シリコンゲルマニウム膜から成ることを特徴とする請求項８記載の半導体装置。
  12. 前記第２の半導体膜上に第３の半導体膜を有することを特徴とする請求項８記載の半導体装置。
  13. 前記第３の半導体膜が非晶質シリコン膜、または微結晶シリコン膜、もしくは多結晶シリコン膜から成ることを特徴とする請求項１２記載の半導体装置。
  14. 第１絶縁基板に形成された複数の画素電極と、この複数の画素電極ごとに当該画素電極上に積層された複数の有機層からなる有機ＥＬ層と、この有機ＥＬ層を覆い、複数の画素に共通に形成された対向電極と、この対向電極を覆って設置された封止用の第２絶縁膜を備えた表示装置であって、
    前記第１絶縁基板上には、半導体膜、ソース電極、ドレイン電極、ゲート電極を備えて、前記画素電極に表示信号を供給する薄膜トランジスタを有しており、
    前記半導体膜は、前記第１絶縁膜上の一部に核状に形成された第１の半導体膜と、前記第１の半導体膜の表面を取り囲んで形成された半導体結晶核と、前記半導体結晶核上に形成された第２の半導体膜から成ることを特徴とする表示装置。
  15. 第１絶縁基板に形成された複数の画素電極と、カラーフィルタ層、オーバーコート層、ＩＴＯ膜からなる対向電極、配向膜を順に形成した第２絶縁基板と、前記第１絶縁基板と前記第２絶縁基板の貼り合わせ間隙に封入された液晶を有する表示装置であって、
    前記第１絶縁基板上には、半導体膜、ソース電極、ドレイン電極、ゲート電極を備えて、前記画素電極に表示信号を供給する薄膜トランジスタを有しており、
    前記半導体膜は、前記第１絶縁膜上の一部に核状に形成された第１の半導体膜と、前記第１の半導体膜の表面を取り囲んで形成された半導体結晶核と、前記半導体結晶核上に形成された第２の半導体膜から成ることを特徴とする表示装置。
  16. 前記第１の半導体膜が非晶質シリコン膜、または微結晶シリコン膜から成ることを特徴とする請求項１４記載の表示装置。
  17. 前記半導体結晶核がシリコンゲルマニウム結晶核からなることを特徴とする請求項１４記載の表示装置。
  18. 前記第２の半導体膜が多結晶シリコン膜、または多結晶シリコンゲルマニウム膜から成ることを特徴とする請求項１４記載の表示装置。
  19. 前記第２の半導体膜上に第３の半導体膜を有することを特徴とする請求項１４記載の表示装置。
  20. 前記第３の半導体膜が非晶質シリコン膜、または微結晶シリコン膜、もしくは多結晶シリコン膜から成ることを特徴とする請求項１９記載の表示装置。
JP2010518065A 2008-06-27 2009-06-26 半導体装置とその製造方法、及びこの半導体装置を用いた表示装置 Expired - Fee Related JP5439372B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010518065A JP5439372B2 (ja) 2008-06-27 2009-06-26 半導体装置とその製造方法、及びこの半導体装置を用いた表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008168226 2008-06-27
JP2008168226 2008-06-27
PCT/JP2009/061687 WO2009157531A1 (ja) 2008-06-27 2009-06-26 半導体装置とその製造方法、及びこの半導体装置を用いた表示装置
JP2010518065A JP5439372B2 (ja) 2008-06-27 2009-06-26 半導体装置とその製造方法、及びこの半導体装置を用いた表示装置

Publications (2)

Publication Number Publication Date
JPWO2009157531A1 JPWO2009157531A1 (ja) 2011-12-15
JP5439372B2 true JP5439372B2 (ja) 2014-03-12

Family

ID=41444591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010518065A Expired - Fee Related JP5439372B2 (ja) 2008-06-27 2009-06-26 半導体装置とその製造方法、及びこの半導体装置を用いた表示装置

Country Status (4)

Country Link
US (1) US8344382B2 (ja)
JP (1) JP5439372B2 (ja)
KR (1) KR101266739B1 (ja)
WO (1) WO2009157531A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5595004B2 (ja) * 2008-10-21 2014-09-24 株式会社半導体エネルギー研究所 表示装置
JP5694673B2 (ja) * 2010-02-26 2015-04-01 株式会社ジャパンディスプレイ 表示装置およびその製造方法
JP6006948B2 (ja) * 2011-03-17 2016-10-12 株式会社半導体エネルギー研究所 微結晶半導体膜、及び半導体装置の作製方法
CN105826398A (zh) * 2016-06-15 2016-08-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及制作方法
KR102573853B1 (ko) 2016-09-20 2023-09-01 삼성디스플레이 주식회사 발광 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232065A (ja) * 1999-02-11 2000-08-22 Sharp Corp 半導体基板の製造方法および液晶表示装置用半導体基板の製造方法
JP2002299264A (ja) * 2001-04-04 2002-10-11 Sony Corp 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2007165921A (ja) * 2007-01-19 2007-06-28 Junichi Hanna 半導体基材及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5827773A (en) * 1997-03-07 1998-10-27 Sharp Microelectronics Technology, Inc. Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon
JP4527090B2 (ja) 2006-08-07 2010-08-18 純一 半那 半導体基材の製造方法
JP5152827B2 (ja) * 2007-03-22 2013-02-27 株式会社日立製作所 薄膜トランジスタ及びそれを用いた有機ｅｌ表示装置
JP5309387B2 (ja) 2007-09-28 2013-10-09 株式会社日立製作所 半導体層とこの半導体層を用いた半導体装置および表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232065A (ja) * 1999-02-11 2000-08-22 Sharp Corp 半導体基板の製造方法および液晶表示装置用半導体基板の製造方法
JP2002299264A (ja) * 2001-04-04 2002-10-11 Sony Corp 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2007165921A (ja) * 2007-01-19 2007-06-28 Junichi Hanna 半導体基材及びその製造方法

Also Published As

Publication number Publication date
KR101266739B1 (ko) 2013-05-28
KR20110021959A (ko) 2011-03-04
US20110108841A1 (en) 2011-05-12
JPWO2009157531A1 (ja) 2011-12-15
US8344382B2 (en) 2013-01-01
WO2009157531A1 (ja) 2009-12-30

Similar Documents

Publication Publication Date Title
WO1995034916A1 (fr) Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
US20060199317A1 (en) Thin film transistor and method for production thereof
JP5309387B2 (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
JP2002246310A (ja) 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US9406730B2 (en) Thin film transistor and organic light emitting device including polycrystalline silicon layer
US7696030B2 (en) Method of fabricating semiconductor device and semiconductor fabricated by the same method
KR20090012120A (ko) 액정 표시장치 및 상기 액정 표시장치를 구비하는 전자기기
JP5508535B2 (ja) 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板
JP5439372B2 (ja) 半導体装置とその製造方法、及びこの半導体装置を用いた表示装置
JP5466933B2 (ja) 薄膜トランジスタおよびその製造方法
US20060240602A1 (en) Transistor for active matrix display and a method for producing said transistor
JP4382375B2 (ja) 薄膜トランジスタの製造方法
US8026535B2 (en) Thin film transistor and organic electroluminescence display using the same
JP2002294451A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JP3170764B2 (ja) シリコン系薄膜の選択成長方法、トップゲート型及びボトムゲート型薄膜トランジスタの製造方法
JPH04286339A (ja) 半導体装置及びその製造方法
JP5694673B2 (ja) 表示装置およびその製造方法
US20120217502A1 (en) Display device and manufacturing method of the same
KR20040051075A (ko) 다결정 실리콘의 형성 방법
KR100652060B1 (ko) 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법
JP2002009287A (ja) 半導体装置と半導体装置の製造方法
WO2013047694A1 (ja) 微結晶Ｓｉ－ＴＦＴ基板および半導体装置の製造方法
JPH03132074A (ja) 薄膜の製造方法及び薄膜トランジスターの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131216

R150 Certificate of patent or registration of utility model

Ref document number: 5439372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees