JP3574037B2 - 絶縁ゲイト型電界効果トランジスタの製造方法 - Google Patents
絶縁ゲイト型電界効果トランジスタの製造方法 Download PDFInfo
- Publication number
- JP3574037B2 JP3574037B2 JP2000106052A JP2000106052A JP3574037B2 JP 3574037 B2 JP3574037 B2 JP 3574037B2 JP 2000106052 A JP2000106052 A JP 2000106052A JP 2000106052 A JP2000106052 A JP 2000106052A JP 3574037 B2 JP3574037 B2 JP 3574037B2
- Authority
- JP
- Japan
- Prior art keywords
- nickel
- silicon film
- silicon
- film
- nickel silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜状の絶縁ゲイト型電界効果トランジスタ（薄膜トランジスタもしくはＴＦＴ）等の薄膜デバイスに用いられる結晶性半導体を得る方法に関するものである。
【０００２】
【従来の技術】
従来、薄膜状の絶縁ゲイト型電界効果トランジスタ（ＴＦＴ）等の薄膜デバイスに用いられる結晶性シリコン半導体薄膜は、絶縁基板等の絶縁表面上にプラズマＣＶＤ法や熱ＣＶＤ法で形成されたアモルファスシリコン膜を電気炉等の装置の中で６００℃以上の温度で１２時間以上の長時間にわたって結晶化させて作製された。特に十分な特性（高い電解効果移動度や高い信頼性）を得るためにはより長時間の熱処理が求められていた。
【０００３】
【発明が解決しようする課題】
しかしながら、このような従来の方法は多くの課題を抱えていた。１つはスループットが低く、したがって、コストが高くなることである。例えば、この結晶化工程に２４時間の時間を要するものとすると、基板１枚当たりの処理時間を２分とすれば７２０枚の基板を同時に処理しなければならなかった。しかしながら、例えば、通常使用される管状炉では、１度に処理できる基板の枚数は５０枚がせいぜいで、１つの装置（反応管）だけを使用した場合には１枚当たり３０分も時間がかかってしまった。すなわち、１枚当たりの処理時間を２分とするには、反応管を１５本も使用しなければならなかった。このことは投資規模が拡大することと、その投資の減価償却が大きく、製品のコストに跳ね返ることを意味していた。
【０００４】
もう１つの問題は、熱処理の温度であった。通常、ＴＦＴの作製に用いられる基板は石英ガラスのような純粋な酸化珪素からなるものと、コーニング社７０５９番（以下、コーニング７０５９という）のような無アルカリのホウ珪酸ガラスに大別される。このうち、前者は、耐熱性が優れており、通常の半導体集積回路のウェファープロセスと同じ取扱いができるため、温度に関しては何ら問題がない。しかしながら、そのコストが高く、基板面積の増加と共に指数関数的に急激に増大する。したがって、現在のところ、比較的小面積のＴＦＴ集積回路にのみ使用されている。
【０００５】
一方、無アルカリガラスは、石英に比べればコストは十分に低いが、耐熱性の点で問題があり、一般に歪み点が５５０〜６５０℃程度、特に入手しやすい材料では６００℃以下であるので、６００℃の熱処理では基板に不可逆的な収縮やソリという問題が生じた。特に基板が対角１０インチを越えるような大きなものでは顕著であった。以上のような理由から、シリコン半導体膜の結晶化に関しては、５５０℃以下、４時間以内という熱処理条件がコスト削減に不可欠とされていた。本発明はこのような条件をクリアする半導体の作製方法および、そのような半導体を用いた半導体装置の作製方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、アモルファス状態、もしくは実質的にアモルファス状態と言えるような乱雑な結晶状態（例えば、結晶性のよい部分とアモルファスの部分が混在しているような状態）にあるシリコン膜の上もしくは下にニッケル、鉄、コバルト、白金を含有する島状の膜やドット、粒子、クラスター、線等を形成し、これを通常のアモルファスシリコンの結晶化温度よりも低い温度、好ましくは２０〜１５０℃低い温度、例えば５８０℃以下の温度でアニールすることによって結晶性シリコン膜を得ることを特徴とする。
【０００７】
従来のシリコン膜の結晶化に関しては、結晶性の島状の膜を核として、これを種結晶として固相エピタキシャル成長させる方法（例えば、特開平１−２１４１１０等）が提案されている。しかしながら、このような方法では、６００℃以下の温度ではほとんど結晶成長が進行しなかった。シリコン系においては、一般にアモルファス状態から結晶状態に移行するには、アモルファス状態にある分子鎖を分断し、しかもその分断された分子が、再び他の分子と結合しないような状態としたうえで、何らかの結晶性の分子に合わせて、分子を結晶の一部に組み換えるという過程を経る。しかしながら、この過程のなかで、最初の分子鎖を分断して、他の分子と結合しない状態に保持するためのエネルギーが大きく、結晶化反応においてはここが障壁となっている。このエネルギーを与えるには、１０００℃程度の温度で数分、もしくは６００℃程度の温度では数１０時間が必要であり、時間は温度（＝エネルギー）に指数関数的に依存するので、６００℃以下、例えば、５５０℃では、結晶化反応が進行することはほとんど観測できなかった。従来の固相エピタキシャル結晶化の考えも、この問題に対する解答を与えたものではなかった。
【０００８】
本発明人は、従来の固相結晶化の考えとは全く別に、何らかの触媒作用によって、前記の過程の障壁エネルギーを低下させることを考えた。本発明人はニッケル（Ｎｉ）、白金（Ｐｔ）、鉄（Ｆｅ）、コバルト（Ｃｏ）がシリコンと結合して珪化物となり、例えば、ニッケルに関しては、容易に珪化ニッケル（化学式ＮｉＳｉｘ 、０．４≦ｘ≦２．５）となり、かつ、珪化ニッケルの格子定数がシリコン結晶のものに近いことに着目した。そこで、結晶シリコン−珪化ニッケル−アモルファスシリコンという３元系のエネルギー等をシミュレーションした結果、アモルファスシリコンは珪化ニッケルとの界面で容易に反応して、
アモルファスシリコン（シリコンＡ）＋珪化ニッケル（シリコンＢ） →珪化ニッケル（シリコンＡ）＋結晶シリコン（シリコンＢ）
（シリコンＡ、Ｂはシリコンの位置を示す）
という反応が生じることが明らかになった。この反応のポテンシャル障壁は十分に低く、反応の温度も低い。
【０００９】
この反応式は、ニッケルがアモルファスシリコンを結晶シリコンに造り変えながら進行してゆくことを示している。実際には、５８０℃以下で、反応が開始され、４５０℃でも反応が観測されることが明らかになった。典型的には、通常のアモルファスシリコンの結晶化温度に比較して２０〜１５０℃低い温度で結晶化できることが示された。当然のことであるが、温度が高いほど反応の進行する速度が速い。その様子を図３（実施例参照）に示す。また、同様な効果は、白金（Ｐｔ）、鉄（Ｆｅ）、コバルト（Ｃｏ）でも認められた。
【００１０】
本発明の特徴は結晶成長が円形に進展することである。これは上記の反応のニッケル等の移動が等方的に進行するためであり、結晶格子面にそって直線的に成長する従来の結晶化とは異なる。
【００１１】
本発明では、島状、ストライプ状、線状、ドット状のニッケル、鉄、コバルト、白金単体もしくはその珪化物等のニッケル、鉄、コバルト、白金の少なくとも１つを含有する膜、粒子、クラスター等を出発点として、ここからニッケル、鉄、コバルト、白金が上記の反応に伴って周囲に展開してゆくことによって、結晶シリコンの領域を拡げてゆく。なお、ニッケル、鉄、コバルト、白金を含有する材料としては、酸化物は好ましくない。これは、酸化物は安定な化合物で、上記反応を開始することができないからである。
【００１２】
このように特定の場所から拡がった結晶シリコンは、従来の固相エピタキシャル成長とは異なるが、結晶性の連続性のよい、単結晶に近い構造を有するものであるので、ＴＦＴ等の半導体素子に利用するうえでは都合がよい。基板上に均一にニッケル、鉄、コバルト、白金を含む材料を設けた場合には、結晶化の出発点が無数に存在して、そのため結晶性の良好な膜を得ることは難しかった。その違いは代表的にはラマン散乱分光やＸ線回折に明確に現れ、本発明では良好な結晶性がこれらの部積手段から明らかになった。
【００１３】
また、この結晶化の出発材料としてのアモルファスシリコン膜は水素濃度が少ないほど良好な結果が得られた。ただし、結晶化の進行にしたがって、水素が放出されるので、得られたシリコン膜中の水素濃度は出発材料のアモルファスシリコン膜の水素濃度とはそれほど明確な相関は見られなかった。本発明による結晶シリコン中の水素濃度は、典型的には０．０１原子％以上５原子％以下であった。さらに、良好な結晶性を得るためには、アモルファスシリコン膜中には炭素、窒素、酸素の濃度は少ないほど良く、１×１０１９ｃｍ−３以下であることが望まれる。したがって、発明に用いるニッケル、鉄、コバルト、白金を含む材料もこの点を考慮して選択すべきである。
【００１４】
ただし、ニッケル、鉄、コバルト、白金そのものは半導体材料としてのシリコンにとっては好ましくない。そこで、これを除去することが必要であるが、ニッケルに関しては上記の反応の結果、結晶化の終端に達した珪化ニッケルはフッ酸もしくは塩酸に容易に溶解するので、これらの酸による処理によって基板からニッケルを減らすことができる。本発明によるシリコン膜中のニッケルの濃度は、典型的には０．００５％以下１原子％以下であった。
【００１５】
本発明によって作製した結晶シリコン膜をＴＦＴ等の半導体素子に利用する上で、上記の説明から明らかなように、結晶化の終端（ここは、複数の出発点から開始された結晶化がぶつかる部分であるが）では、大きな粒界（結晶性の不連続な部分）が存在し、また、ニッケルの濃度が高いので、半導体素子を設けることは好ましくない。したがって、本発明を利用して半導体素子を形成するにあたっては、結晶化の出発点となるニッケル含有物被膜のパターンと半導体素子のパターンとを最適化しなければならない。以下に実施例を示し、より詳細に本発明を説明する。
【００１６】
【実施例】
本実施例は、コーニング７０５９ガラス基板上の島状の複数のニッケル膜を形成し、これらを出発点としてアモルファスシリコン膜の結晶化をおこない、得られた結晶シリコン膜を用いてＴＦＴを作製する方法について記述する。島状のニッケル膜を形成する方法には、それをアモルファスシリコン膜の上に設けるか、下に設けるかという点で２つの方法がある。図２（Ａ−１）は下に設ける方法であり、図２（Ａ−２）は上に設ける方法である。特に後者について注意しなければならないことは、アモルファスシリコン膜の全面にニッケルが形成された後にこれを選択的にエッチングするという工程となるので、ニッケルとアモルファスシリコンが少量ではあるが反応して、珪化ニッケルが形成されてしまう。これを残存させたままでは、本発明が目的とするような良好な結晶性のシリコン膜は得られないので、塩酸やフッ酸等で、この珪化ニッケルを十分に除去してしまうことが求められる。また、そのため、アモルファスシリコンは初期より薄くなる。
【００１７】
いずれの場合においても、ニッケル（もしくは珪化ニッケル）のパターニングには従来から知られているエッチオフ法（ニッケル膜を形成した後にフォトレジストをフォトリソグラフィー法によってパターニングし、フォトレジストがない部分をのニッケル膜をエッチングすることによって選択的にニッケル膜を形成する方法）やリフトオフ法（フォトレジストをフォトリソグラフィー法によってパターニングし、その上にニッケル膜を形成して、下地のフォトレジストを剥離させることによって選択的にニッケル膜を形成する方法）を用いればよい。
【００１８】
一方、前者についてはそのような問題は生じないが、この場合もエッチングによって、島状部分以外のニッケル膜は完全に除去されることが望まれる。さらに、残存ニッケルの影響を抑えるためには、基板を酸素プラズマやオゾン等によって処理して、島状領域以外のニッケルを酸化させてしまえばよい。
【００１９】
いずれの場合も、基板（コーニング７０５９）１Ａ上には、厚さ２０００Åの下地酸化珪素膜１ＢをプラズマＣＶＤ法によって形成した。また、アモルファスシリコン膜１は厚さ２００〜３０００Å、好ましくは５００〜１５００Åとし、プラズマＣＶＤ法もしくは減圧ＣＶＤ法によって作製した。アモルファスシリコン膜は３５０〜４５０℃で０．１〜２時間アニールすることによって水素出しをおこなって、膜中の水素濃度を５原子％以下にしておくと結晶化しやすかった。図２（Ａ−１）の場合には、アモルファスシリコン膜１の形成の前にスパッタ法によってニッケル膜を厚さ５０〜１０００Å、好ましくは１００〜５００Å堆積し、これをパターニングして島状ニッケル領域２を形成した。
【００２０】
一方、図２（Ａ−２）の場合には、アモルファスシリコン膜１の形成の後にスパッタ法によってニッケル膜を厚さ５０〜１０００Å、好ましくは１００〜５００Å堆積し、これをパターニングして島状ニッケル領域２を形成した。この様子を上方から見た図面を図１（Ａ）に示す。
【００２１】
島状ニッケルは一辺２μｍの正方形で、その間隔は、５〜５０μｍ、例えば２０μｍとした。ニッケルの代わりに珪化ニッケルを用いても同様な効果が得られる。また、ニッケルの成膜時には基板を１００〜５００℃、好ましくは１８０〜２５０℃に加熱しておくと良好な結果が得られた。これは下地の酸化珪素膜とニッケル膜とも密着性が向上することと、酸化珪素とニッケルが反応して、珪化ニッケルが生成するためである。酸化珪素のかわりに窒化珪素、炭化珪素、珪素を用いても同様な効果が得られる。
【００２２】
次に、これを４５０〜５８０℃、例えば５５０℃で８時間窒素雰囲気中でアニールした。図２（Ｂ）は、その中間状態で、図２（Ａ）において、端のほうにあった島状ニッケル膜からニッケルが珪化ニッケル３Ａとして中央部に進行し、また、ニッケルが通過した部分３は結晶シリコンとなっている。やがて、図２（Ｃ）に示すように２つの島状ニッケル膜から出発した結晶化がぶつかって、中間に珪化ニッケル３Ａが残って、結晶化が終了する。
図４、図５には本実施例によって得られた結晶シリコン膜のラマン散乱分光、およびＸ線回折の結果を示す。図４のＣ−Ｓｉとは，標準試料である単結晶シリコンのスペクトルであり、（ａ）は本実施例によって得られた結晶領域、（ｂ）は未結晶領域のラマンスペクトルである。結晶領域のラマンスペクトルおよびＸ線回折より、いずれも良好な結晶が得られたことが示されている。
【００２３】
図１（Ｂ）は、この状態の基板を上方から見た様子を示したもので、図２（Ｃ）の珪化ニッケル３Ａとは、粒界４のことである。さらにアニールを続ければ、ニッケルは粒界４に沿って移動して、これらの島状ニッケル領域（この段階では原形を留めていることはないが）の中間領域５に集まる。
【００２４】
以上の工程で結晶シリコンを得ることができるが、このときに生じる珪化ニッケル３Ａからニッケルが半導体被膜中に拡散することは好ましくない。したがって、フッ酸もしくは塩酸でエッチングすることが望まれる。なお、フッ酸、塩酸ともシリコン膜には影響を与えない。エッチングした様子を図２（Ｄ）に示す。粒界のあった部分は溝４Ａとなる。この溝を挟むようにＴＦＴの半導体領域（活性層等）を形成することは好ましくない。ＴＦＴの配置に関しては、その例を図１（Ｃ）に示すが、半導体領域６は粒界４を横切らないように配置した。一方、ゲイト配線７は粒界４を横切ってもよい。
【００２５】
上記の手法によってアモルファスシリコン膜の結晶化を行う際に２μｍ角のニッケル領域から結晶化が進行する速度のアニール温度依存性を調べた。ここでは、結晶化の先端がニッケル領域から１０〜５０μｍの距離に到達するまでのアニール時間から結晶化速度を算出した。図３にその例を示す。図においては、アモルファシリコンの膜厚を２種類（５００Åと１５００Å）用意して、その比較をおこなった。当然のことながら、アニール温度が高ければ高いほど結晶化速度は大きい。また、アモルファスシリコン膜の厚さにも依存し、厚い膜ほど結晶化しやすいことが分かった。実際の半導体素子１つの典型的な大きさは５０μｍ以下であるので、アニール時間を５時間とすると、結晶化速度は２０μｍ／ｈｒ以上が必要で、シリコンの膜厚を１５００Åとすると、図３のデータからは５５０℃以上の温度が必要であることが分かる。
【００２６】
【発明の効果】
以上、述べたように、本発明はアモルファスシリコン結晶化の低温化、短時間化を促進するという意味で画期的なものであり、また、そのための設備、装置、手法は極めて一般的で、かつ量産性に優れたものであるので、産業にもたらす利益は図りしえないものである。
【００２７】
例えば、従来の固相成長法においては、少なくとも２４時間のアニールが必要とされたために、１枚当たりの基板処理時間を２分とすれば、アニール炉は１５本も必要とされたのであるが、本発明によって、４時間以内に短縮することができたので、アニール炉の数を１／６以下に削減することができる。このことによる生産性の向上、設備投資額の削減は、基板処理コストの低下につながり、ひいてはＴＦＴ価格の低下とそれによる新規需要の喚起につながるものである。このように本発明は工業上、有益であり、特許されるにふさわしいものである。
【図面の簡単な説明】
【図１】実施例の工程の上面図を示す。（結晶化とＴＦＴの配置）
【図２】実施例の工程の断面図を示す。（選択的に結晶化する工程）
【図３】結晶化速度と温度の関係を示す。
【図４】実施例で得られた結晶シリコンのラマン散乱分光結果を示す。
【図５】実施例で得られた結晶シリコンのＸ線回折結果を示す。
【符号の説明】
１ ・・・アモルファスシリコン
２ ・・・島状ニッケル膜
３ ・・・結晶シリコン
４ ・・・粒界
５ ・・・結晶化の進行していない領域
６ ・・・半導体領域
７ ・・・ゲイト配線
【発明の属する技術分野】
本発明は、薄膜状の絶縁ゲイト型電界効果トランジスタ（薄膜トランジスタもしくはＴＦＴ）等の薄膜デバイスに用いられる結晶性半導体を得る方法に関するものである。
【０００２】
【従来の技術】
従来、薄膜状の絶縁ゲイト型電界効果トランジスタ（ＴＦＴ）等の薄膜デバイスに用いられる結晶性シリコン半導体薄膜は、絶縁基板等の絶縁表面上にプラズマＣＶＤ法や熱ＣＶＤ法で形成されたアモルファスシリコン膜を電気炉等の装置の中で６００℃以上の温度で１２時間以上の長時間にわたって結晶化させて作製された。特に十分な特性（高い電解効果移動度や高い信頼性）を得るためにはより長時間の熱処理が求められていた。
【０００３】
【発明が解決しようする課題】
しかしながら、このような従来の方法は多くの課題を抱えていた。１つはスループットが低く、したがって、コストが高くなることである。例えば、この結晶化工程に２４時間の時間を要するものとすると、基板１枚当たりの処理時間を２分とすれば７２０枚の基板を同時に処理しなければならなかった。しかしながら、例えば、通常使用される管状炉では、１度に処理できる基板の枚数は５０枚がせいぜいで、１つの装置（反応管）だけを使用した場合には１枚当たり３０分も時間がかかってしまった。すなわち、１枚当たりの処理時間を２分とするには、反応管を１５本も使用しなければならなかった。このことは投資規模が拡大することと、その投資の減価償却が大きく、製品のコストに跳ね返ることを意味していた。
【０００４】
もう１つの問題は、熱処理の温度であった。通常、ＴＦＴの作製に用いられる基板は石英ガラスのような純粋な酸化珪素からなるものと、コーニング社７０５９番（以下、コーニング７０５９という）のような無アルカリのホウ珪酸ガラスに大別される。このうち、前者は、耐熱性が優れており、通常の半導体集積回路のウェファープロセスと同じ取扱いができるため、温度に関しては何ら問題がない。しかしながら、そのコストが高く、基板面積の増加と共に指数関数的に急激に増大する。したがって、現在のところ、比較的小面積のＴＦＴ集積回路にのみ使用されている。
【０００５】
一方、無アルカリガラスは、石英に比べればコストは十分に低いが、耐熱性の点で問題があり、一般に歪み点が５５０〜６５０℃程度、特に入手しやすい材料では６００℃以下であるので、６００℃の熱処理では基板に不可逆的な収縮やソリという問題が生じた。特に基板が対角１０インチを越えるような大きなものでは顕著であった。以上のような理由から、シリコン半導体膜の結晶化に関しては、５５０℃以下、４時間以内という熱処理条件がコスト削減に不可欠とされていた。本発明はこのような条件をクリアする半導体の作製方法および、そのような半導体を用いた半導体装置の作製方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、アモルファス状態、もしくは実質的にアモルファス状態と言えるような乱雑な結晶状態（例えば、結晶性のよい部分とアモルファスの部分が混在しているような状態）にあるシリコン膜の上もしくは下にニッケル、鉄、コバルト、白金を含有する島状の膜やドット、粒子、クラスター、線等を形成し、これを通常のアモルファスシリコンの結晶化温度よりも低い温度、好ましくは２０〜１５０℃低い温度、例えば５８０℃以下の温度でアニールすることによって結晶性シリコン膜を得ることを特徴とする。
【０００７】
従来のシリコン膜の結晶化に関しては、結晶性の島状の膜を核として、これを種結晶として固相エピタキシャル成長させる方法（例えば、特開平１−２１４１１０等）が提案されている。しかしながら、このような方法では、６００℃以下の温度ではほとんど結晶成長が進行しなかった。シリコン系においては、一般にアモルファス状態から結晶状態に移行するには、アモルファス状態にある分子鎖を分断し、しかもその分断された分子が、再び他の分子と結合しないような状態としたうえで、何らかの結晶性の分子に合わせて、分子を結晶の一部に組み換えるという過程を経る。しかしながら、この過程のなかで、最初の分子鎖を分断して、他の分子と結合しない状態に保持するためのエネルギーが大きく、結晶化反応においてはここが障壁となっている。このエネルギーを与えるには、１０００℃程度の温度で数分、もしくは６００℃程度の温度では数１０時間が必要であり、時間は温度（＝エネルギー）に指数関数的に依存するので、６００℃以下、例えば、５５０℃では、結晶化反応が進行することはほとんど観測できなかった。従来の固相エピタキシャル結晶化の考えも、この問題に対する解答を与えたものではなかった。
【０００８】
本発明人は、従来の固相結晶化の考えとは全く別に、何らかの触媒作用によって、前記の過程の障壁エネルギーを低下させることを考えた。本発明人はニッケル（Ｎｉ）、白金（Ｐｔ）、鉄（Ｆｅ）、コバルト（Ｃｏ）がシリコンと結合して珪化物となり、例えば、ニッケルに関しては、容易に珪化ニッケル（化学式ＮｉＳｉｘ 、０．４≦ｘ≦２．５）となり、かつ、珪化ニッケルの格子定数がシリコン結晶のものに近いことに着目した。そこで、結晶シリコン−珪化ニッケル−アモルファスシリコンという３元系のエネルギー等をシミュレーションした結果、アモルファスシリコンは珪化ニッケルとの界面で容易に反応して、
アモルファスシリコン（シリコンＡ）＋珪化ニッケル（シリコンＢ） →珪化ニッケル（シリコンＡ）＋結晶シリコン（シリコンＢ）
（シリコンＡ、Ｂはシリコンの位置を示す）
という反応が生じることが明らかになった。この反応のポテンシャル障壁は十分に低く、反応の温度も低い。
【０００９】
この反応式は、ニッケルがアモルファスシリコンを結晶シリコンに造り変えながら進行してゆくことを示している。実際には、５８０℃以下で、反応が開始され、４５０℃でも反応が観測されることが明らかになった。典型的には、通常のアモルファスシリコンの結晶化温度に比較して２０〜１５０℃低い温度で結晶化できることが示された。当然のことであるが、温度が高いほど反応の進行する速度が速い。その様子を図３（実施例参照）に示す。また、同様な効果は、白金（Ｐｔ）、鉄（Ｆｅ）、コバルト（Ｃｏ）でも認められた。
【００１０】
本発明の特徴は結晶成長が円形に進展することである。これは上記の反応のニッケル等の移動が等方的に進行するためであり、結晶格子面にそって直線的に成長する従来の結晶化とは異なる。
【００１１】
本発明では、島状、ストライプ状、線状、ドット状のニッケル、鉄、コバルト、白金単体もしくはその珪化物等のニッケル、鉄、コバルト、白金の少なくとも１つを含有する膜、粒子、クラスター等を出発点として、ここからニッケル、鉄、コバルト、白金が上記の反応に伴って周囲に展開してゆくことによって、結晶シリコンの領域を拡げてゆく。なお、ニッケル、鉄、コバルト、白金を含有する材料としては、酸化物は好ましくない。これは、酸化物は安定な化合物で、上記反応を開始することができないからである。
【００１２】
このように特定の場所から拡がった結晶シリコンは、従来の固相エピタキシャル成長とは異なるが、結晶性の連続性のよい、単結晶に近い構造を有するものであるので、ＴＦＴ等の半導体素子に利用するうえでは都合がよい。基板上に均一にニッケル、鉄、コバルト、白金を含む材料を設けた場合には、結晶化の出発点が無数に存在して、そのため結晶性の良好な膜を得ることは難しかった。その違いは代表的にはラマン散乱分光やＸ線回折に明確に現れ、本発明では良好な結晶性がこれらの部積手段から明らかになった。
【００１３】
また、この結晶化の出発材料としてのアモルファスシリコン膜は水素濃度が少ないほど良好な結果が得られた。ただし、結晶化の進行にしたがって、水素が放出されるので、得られたシリコン膜中の水素濃度は出発材料のアモルファスシリコン膜の水素濃度とはそれほど明確な相関は見られなかった。本発明による結晶シリコン中の水素濃度は、典型的には０．０１原子％以上５原子％以下であった。さらに、良好な結晶性を得るためには、アモルファスシリコン膜中には炭素、窒素、酸素の濃度は少ないほど良く、１×１０１９ｃｍ−３以下であることが望まれる。したがって、発明に用いるニッケル、鉄、コバルト、白金を含む材料もこの点を考慮して選択すべきである。
【００１４】
ただし、ニッケル、鉄、コバルト、白金そのものは半導体材料としてのシリコンにとっては好ましくない。そこで、これを除去することが必要であるが、ニッケルに関しては上記の反応の結果、結晶化の終端に達した珪化ニッケルはフッ酸もしくは塩酸に容易に溶解するので、これらの酸による処理によって基板からニッケルを減らすことができる。本発明によるシリコン膜中のニッケルの濃度は、典型的には０．００５％以下１原子％以下であった。
【００１５】
本発明によって作製した結晶シリコン膜をＴＦＴ等の半導体素子に利用する上で、上記の説明から明らかなように、結晶化の終端（ここは、複数の出発点から開始された結晶化がぶつかる部分であるが）では、大きな粒界（結晶性の不連続な部分）が存在し、また、ニッケルの濃度が高いので、半導体素子を設けることは好ましくない。したがって、本発明を利用して半導体素子を形成するにあたっては、結晶化の出発点となるニッケル含有物被膜のパターンと半導体素子のパターンとを最適化しなければならない。以下に実施例を示し、より詳細に本発明を説明する。
【００１６】
【実施例】
本実施例は、コーニング７０５９ガラス基板上の島状の複数のニッケル膜を形成し、これらを出発点としてアモルファスシリコン膜の結晶化をおこない、得られた結晶シリコン膜を用いてＴＦＴを作製する方法について記述する。島状のニッケル膜を形成する方法には、それをアモルファスシリコン膜の上に設けるか、下に設けるかという点で２つの方法がある。図２（Ａ−１）は下に設ける方法であり、図２（Ａ−２）は上に設ける方法である。特に後者について注意しなければならないことは、アモルファスシリコン膜の全面にニッケルが形成された後にこれを選択的にエッチングするという工程となるので、ニッケルとアモルファスシリコンが少量ではあるが反応して、珪化ニッケルが形成されてしまう。これを残存させたままでは、本発明が目的とするような良好な結晶性のシリコン膜は得られないので、塩酸やフッ酸等で、この珪化ニッケルを十分に除去してしまうことが求められる。また、そのため、アモルファスシリコンは初期より薄くなる。
【００１７】
いずれの場合においても、ニッケル（もしくは珪化ニッケル）のパターニングには従来から知られているエッチオフ法（ニッケル膜を形成した後にフォトレジストをフォトリソグラフィー法によってパターニングし、フォトレジストがない部分をのニッケル膜をエッチングすることによって選択的にニッケル膜を形成する方法）やリフトオフ法（フォトレジストをフォトリソグラフィー法によってパターニングし、その上にニッケル膜を形成して、下地のフォトレジストを剥離させることによって選択的にニッケル膜を形成する方法）を用いればよい。
【００１８】
一方、前者についてはそのような問題は生じないが、この場合もエッチングによって、島状部分以外のニッケル膜は完全に除去されることが望まれる。さらに、残存ニッケルの影響を抑えるためには、基板を酸素プラズマやオゾン等によって処理して、島状領域以外のニッケルを酸化させてしまえばよい。
【００１９】
いずれの場合も、基板（コーニング７０５９）１Ａ上には、厚さ２０００Åの下地酸化珪素膜１ＢをプラズマＣＶＤ法によって形成した。また、アモルファスシリコン膜１は厚さ２００〜３０００Å、好ましくは５００〜１５００Åとし、プラズマＣＶＤ法もしくは減圧ＣＶＤ法によって作製した。アモルファスシリコン膜は３５０〜４５０℃で０．１〜２時間アニールすることによって水素出しをおこなって、膜中の水素濃度を５原子％以下にしておくと結晶化しやすかった。図２（Ａ−１）の場合には、アモルファスシリコン膜１の形成の前にスパッタ法によってニッケル膜を厚さ５０〜１０００Å、好ましくは１００〜５００Å堆積し、これをパターニングして島状ニッケル領域２を形成した。
【００２０】
一方、図２（Ａ−２）の場合には、アモルファスシリコン膜１の形成の後にスパッタ法によってニッケル膜を厚さ５０〜１０００Å、好ましくは１００〜５００Å堆積し、これをパターニングして島状ニッケル領域２を形成した。この様子を上方から見た図面を図１（Ａ）に示す。
【００２１】
島状ニッケルは一辺２μｍの正方形で、その間隔は、５〜５０μｍ、例えば２０μｍとした。ニッケルの代わりに珪化ニッケルを用いても同様な効果が得られる。また、ニッケルの成膜時には基板を１００〜５００℃、好ましくは１８０〜２５０℃に加熱しておくと良好な結果が得られた。これは下地の酸化珪素膜とニッケル膜とも密着性が向上することと、酸化珪素とニッケルが反応して、珪化ニッケルが生成するためである。酸化珪素のかわりに窒化珪素、炭化珪素、珪素を用いても同様な効果が得られる。
【００２２】
次に、これを４５０〜５８０℃、例えば５５０℃で８時間窒素雰囲気中でアニールした。図２（Ｂ）は、その中間状態で、図２（Ａ）において、端のほうにあった島状ニッケル膜からニッケルが珪化ニッケル３Ａとして中央部に進行し、また、ニッケルが通過した部分３は結晶シリコンとなっている。やがて、図２（Ｃ）に示すように２つの島状ニッケル膜から出発した結晶化がぶつかって、中間に珪化ニッケル３Ａが残って、結晶化が終了する。
図４、図５には本実施例によって得られた結晶シリコン膜のラマン散乱分光、およびＸ線回折の結果を示す。図４のＣ−Ｓｉとは，標準試料である単結晶シリコンのスペクトルであり、（ａ）は本実施例によって得られた結晶領域、（ｂ）は未結晶領域のラマンスペクトルである。結晶領域のラマンスペクトルおよびＸ線回折より、いずれも良好な結晶が得られたことが示されている。
【００２３】
図１（Ｂ）は、この状態の基板を上方から見た様子を示したもので、図２（Ｃ）の珪化ニッケル３Ａとは、粒界４のことである。さらにアニールを続ければ、ニッケルは粒界４に沿って移動して、これらの島状ニッケル領域（この段階では原形を留めていることはないが）の中間領域５に集まる。
【００２４】
以上の工程で結晶シリコンを得ることができるが、このときに生じる珪化ニッケル３Ａからニッケルが半導体被膜中に拡散することは好ましくない。したがって、フッ酸もしくは塩酸でエッチングすることが望まれる。なお、フッ酸、塩酸ともシリコン膜には影響を与えない。エッチングした様子を図２（Ｄ）に示す。粒界のあった部分は溝４Ａとなる。この溝を挟むようにＴＦＴの半導体領域（活性層等）を形成することは好ましくない。ＴＦＴの配置に関しては、その例を図１（Ｃ）に示すが、半導体領域６は粒界４を横切らないように配置した。一方、ゲイト配線７は粒界４を横切ってもよい。
【００２５】
上記の手法によってアモルファスシリコン膜の結晶化を行う際に２μｍ角のニッケル領域から結晶化が進行する速度のアニール温度依存性を調べた。ここでは、結晶化の先端がニッケル領域から１０〜５０μｍの距離に到達するまでのアニール時間から結晶化速度を算出した。図３にその例を示す。図においては、アモルファシリコンの膜厚を２種類（５００Åと１５００Å）用意して、その比較をおこなった。当然のことながら、アニール温度が高ければ高いほど結晶化速度は大きい。また、アモルファスシリコン膜の厚さにも依存し、厚い膜ほど結晶化しやすいことが分かった。実際の半導体素子１つの典型的な大きさは５０μｍ以下であるので、アニール時間を５時間とすると、結晶化速度は２０μｍ／ｈｒ以上が必要で、シリコンの膜厚を１５００Åとすると、図３のデータからは５５０℃以上の温度が必要であることが分かる。
【００２６】
【発明の効果】
以上、述べたように、本発明はアモルファスシリコン結晶化の低温化、短時間化を促進するという意味で画期的なものであり、また、そのための設備、装置、手法は極めて一般的で、かつ量産性に優れたものであるので、産業にもたらす利益は図りしえないものである。
【００２７】
例えば、従来の固相成長法においては、少なくとも２４時間のアニールが必要とされたために、１枚当たりの基板処理時間を２分とすれば、アニール炉は１５本も必要とされたのであるが、本発明によって、４時間以内に短縮することができたので、アニール炉の数を１／６以下に削減することができる。このことによる生産性の向上、設備投資額の削減は、基板処理コストの低下につながり、ひいてはＴＦＴ価格の低下とそれによる新規需要の喚起につながるものである。このように本発明は工業上、有益であり、特許されるにふさわしいものである。
【図面の簡単な説明】
【図１】実施例の工程の上面図を示す。（結晶化とＴＦＴの配置）
【図２】実施例の工程の断面図を示す。（選択的に結晶化する工程）
【図３】結晶化速度と温度の関係を示す。
【図４】実施例で得られた結晶シリコンのラマン散乱分光結果を示す。
【図５】実施例で得られた結晶シリコンのＸ線回折結果を示す。
【符号の説明】
１ ・・・アモルファスシリコン
２ ・・・島状ニッケル膜
３ ・・・結晶シリコン
４ ・・・粒界
５ ・・・結晶化の進行していない領域
６ ・・・半導体領域
７ ・・・ゲイト配線
Claims (6)
- 基板の絶縁表面上にアモルファス状態のシリコン膜を形成し、
前記シリコン膜の表面に選択的に接してニッケルを含有する材料を形成し、
前記シリコン膜を熱処理して、前記ニッケルと前記シリコン膜を反応させることにより前記シリコン膜を結晶化し、
前記結晶化の終端を除去するように前記結晶化されたシリコン膜をパターニングすることを有する絶縁ゲイト型電界効果トランジスタの製造方法であって、
前記加熱により、前記材料に接している前記シリコン膜のアモルファス部分が前記ニッケルと反応して珪化ニッケルとなり、前記珪化ニッケルと当該珪化ニッケルに接している前記シリコン膜のアモルファス部分が反応して、前記珪化ニッケルは結晶シリコンとなると共に前記アモルファス部分は珪化ニッケルとなることを特徴とする絶縁ゲイト型電界効果トランジスタの製造方法。 - 基板の絶縁表面に選択的に接してニッケルを含有する材料を形成し、
前記材料に接してアモルファス状態のシリコン膜を形成し、
前記シリコン膜を熱処理して、前記ニッケルと前記シリコン膜を反応させることにより前記シリコン膜を結晶化し、
前記結晶化の終端を除去するように前記結晶化されたシリコン膜をパターニングすることを有する絶縁ゲイト型電界効果トランジスタの製造方法であって、
前記加熱により、前記材料に接している前記シリコン膜のアモルファス部分が前記ニッケルと反応して珪化ニッケルとなり、前記珪化ニッケルと当該珪化ニッケルに接している前記シリコン膜のアモルファス部分が反応して、前記珪化ニッケルは結晶シリコンとなると共に前記アモルファス部分は珪化ニッケルとなることを特徴とする絶縁ゲイト型電界効果トランジスタの製造方法。 - 請求項１または２において、前記シリコン膜を結晶化する加熱温度は、４５０℃〜５８０℃の範囲であることを特徴とする絶縁ゲイト型電界効果トランジスタの製造方法。
- 請求項１〜３のいずれか１項において、前記材料はＮｉＳｉx（０．４≦ｘ≦２．５）で示される珪化ニッケルであることを特徴とする絶縁ゲイト型電界効果トランジスタの製造方法。
- 請求項１〜３のいずれか１項において、前記材料は、スパッタ法で形成されたニッケル膜であることを特徴とする絶縁ゲイト型電界効果トランジスタの製造方法。
- 請求項１〜５のいずれか１項において、前記アモルファス状態のシリコン膜の酸素、炭素、窒素の濃度はそれぞれ１×１０19ｃｍ-3以下の範囲であることを特徴とする絶縁ゲイト型電界効果トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000106052A JP3574037B2 (ja) | 1993-02-15 | 2000-04-07 | 絶縁ゲイト型電界効果トランジスタの製造方法 |
| JP2000123594A JP3574040B2 (ja) | 1993-02-15 | 2000-04-25 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04853293A JP3562588B2 (ja) | 1993-02-15 | 1993-02-15 | 半導体装置の製造方法 |
| JP2000106052A JP3574037B2 (ja) | 1993-02-15 | 2000-04-07 | 絶縁ゲイト型電界効果トランジスタの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04853293A Division JP3562588B2 (ja) | 1993-02-15 | 1993-02-15 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000123594A Division JP3574040B2 (ja) | 1993-02-15 | 2000-04-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000306835A JP2000306835A (ja) | 2000-11-02 |
| JP3574037B2 true JP3574037B2 (ja) | 2004-10-06 |
Family
ID=33301307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000106052A Expired - Lifetime JP3574037B2 (ja) | 1993-02-15 | 2000-04-07 | 絶縁ゲイト型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3574037B2 (ja) |
-
2000
- 2000-04-07 JP JP2000106052A patent/JP3574037B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000306835A (ja) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3562588B2 (ja) | 半導体装置の製造方法 | |
| JPH06244103A (ja) | 半導体の製造方法 | |
| TW399227B (en) | Method of manufacturing a crystalline semiconductor | |
| JP4307371B2 (ja) | 薄膜トランジスタ製造方法 | |
| JP4115990B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH10291897A (ja) | 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、およびその方法によって形成される液晶ディスプレイ | |
| KR970060525A (ko) | 반도체 장치 및 그 제작 방법 | |
| KR100392120B1 (ko) | 다결정 실리콘 막의 형성 방법 | |
| JP2001135573A (ja) | 半導体装置の製造方法およびその半導体装置 | |
| TWI285429B (en) | Semiconductor device production method | |
| JP3041497B2 (ja) | 半導体の製造方法 | |
| JP2852853B2 (ja) | 半導体装置の製造方法 | |
| KR20060015196A (ko) | 박막트랜지스터 제조 방법 | |
| KR100317620B1 (ko) | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 | |
| JP3574037B2 (ja) | 絶縁ゲイト型電界効果トランジスタの製造方法 | |
| JP3574040B2 (ja) | 半導体装置の製造方法 | |
| JP3566623B2 (ja) | 半導体装置の製造方法 | |
| JP3590366B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3186621B2 (ja) | 半導体装置の作製方法 | |
| JP3287558B2 (ja) | 半導体装置の作製方法 | |
| JP3455721B2 (ja) | 半導体装置の作製方法 | |
| JP3455695B2 (ja) | 半導体装置の作製方法 | |
| JP2535654B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH09148251A (ja) | 半導体および半導体装置の作製方法 | |
| JP2003197524A (ja) | 半導体膜の形成方法及び半導体膜、半導体装置、並びにディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040518 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20040519 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040630 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090709 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110709 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110709 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120709 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20130709 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |