JP3041497B2 - 半導体の製造方法 - Google Patents

半導体の製造方法

Info

Publication number
JP3041497B2
JP3041497B2 JP5048535A JP4853593A JP3041497B2 JP 3041497 B2 JP3041497 B2 JP 3041497B2 JP 5048535 A JP5048535 A JP 5048535A JP 4853593 A JP4853593 A JP 4853593A JP 3041497 B2 JP3041497 B2 JP 3041497B2
Authority
JP
Japan
Prior art keywords
nickel
film
silicon film
temperature
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5048535A
Other languages
English (en)
Other versions
JPH06244105A (ja
Inventor
舜平 山崎
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP5048535A priority Critical patent/JP3041497B2/ja
Priority to US08/196,856 priority patent/US5639698A/en
Priority to EP01200990A priority patent/EP1119053B1/en
Priority to CN94103241A priority patent/CN1052110C/zh
Priority to DE69428387T priority patent/DE69428387T2/de
Priority to KR1019940002798A priority patent/KR0171923B1/ko
Priority to EP94301075A priority patent/EP0612102B1/en
Priority to TW083101369A priority patent/TW371784B/zh
Priority to TW087103916A priority patent/TW484190B/zh
Priority to TW089101225A priority patent/TW509999B/zh
Publication of JPH06244105A publication Critical patent/JPH06244105A/ja
Priority to US08/462,770 priority patent/US5608232A/en
Priority to US08/718,895 priority patent/US5897347A/en
Priority to US08/768,535 priority patent/US6997985B1/en
Priority to US08/769,114 priority patent/US6084247A/en
Priority to US08/893,361 priority patent/US5956579A/en
Priority to KR1019980007675A priority patent/KR0180503B1/ko
Priority to JP2000108179A priority patent/JP3566623B2/ja
Application granted granted Critical
Publication of JP3041497B2 publication Critical patent/JP3041497B2/ja
Priority to KR1020000044980A priority patent/KR100305135B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜状の絶縁ゲイト型
電界効果トランジスタ(薄膜トランジスタもしくはTF
T)等の薄膜デバイスに用いられる結晶性半導体を得る
方法に関するものである。
【0002】
【従来の技術】従来、薄膜状の絶縁ゲイト型電界効果ト
ランジスタ(TFT)等の薄膜デバイスに用いられる結
晶性シリコン半導体薄膜は、絶縁基板等の絶縁表面上に
プラズマCVD法や熱CVD法で形成されたアモルファ
スシリコン膜を電気炉等の装置の中で600℃以上の温
度で12時間以上の長時間にわたって結晶化させて作製
された。特に十分な特性(高い電解効果移動度や高い信
頼性)を得るためにはより長時間の熱処理が求められて
いた。
【0003】
【発明が解決しようする課題】しかしながら、このよう
な従来の方法は多くの課題を抱えていた。1つはスルー
プットが低く、したがって、コストが高くなることであ
る。例えば、この結晶化工程に24時間の時間を要する
ものとすると、基板1枚当たりの処理時間を2分とすれ
ば720枚の基板を同時に処理しなければならなかっ
た。しかしながら、例えば、通常使用される管状炉で
は、1度に処理できる基板の枚数は50枚がせいぜい
で、1つの装置(反応管)だけを使用した場合には1枚
当たり30分も時間がかかってしまった。すなわち、1
枚当たりの処理時間を2分とするには、反応管を15本
も使用しなければならなかった。このことは投資規模が
拡大することと、その投資の減価償却が大きく、製品の
コストに跳ね返ることを意味していた。
【0004】もう1つの問題は、熱処理の温度であっ
た。通常、TFTの作製に用いられる基板は石英ガラス
のような純粋な酸化珪素からなるものと、コーニング社
7059番(以下、コーニング7059という)のよう
な無アルカリのホウ珪酸ガラスに大別される。このう
ち、前者は、耐熱性が優れており、通常の半導体集積回
路のウェファープロセスと同じ取扱いができるため、温
度に関しては何ら問題がない。しかしながら、そのコス
トが高く、基板面積の増加と共に指数関数的に急激に増
大する。したがって、現在のところ、比較的小面積のT
FT集積回路にのみ使用されている。
【0005】一方、無アルカリガラスは、石英に比べれ
ばコストは十分に低いが、耐熱性の点で問題があり、一
般に歪み点が550〜650℃程度、特に入手しやすい
材料では600℃以下であるので、600℃の熱処理で
は基板に不可逆的な収縮やソリという問題が生じた。特
に基板が対角10インチを越えるような大きなものでは
顕著であった。以上のような理由から、シリコン半導体
膜の結晶化に関しては、550℃以下、4時間以内とい
う熱処理条件がコスト削減に不可欠とされていた。本発
明はこのような条件をクリアする半導体の作製方法およ
び、そのような半導体を用いた半導体装置の作製方法を
提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、アモルファス
状態、もしくは実質的にアモルファス状態と言えるよう
な乱雑な結晶状態(例えば、結晶性のよい部分とアモル
ファスの部分が混在しているような状態)にあるシリコ
ン膜の上もしくは下にニッケルを含有する膜や粒子、ク
ラスター等を形成し、これを通常のアモルファスシリコ
ンの結晶化温度よりも低い温度、好ましくは20〜15
0℃低い温度、例えば580℃以下の温度でアニールす
ることによって結晶性シリコン膜を得ることを特徴とす
る。
【0007】従来のシリコン膜の結晶化に関しては、結
晶性の島状の膜を核として、これを種結晶として固相エ
ピタキシャル成長させる方法(例えば、特開平1−21
4110等)が提案されている。しかしながら、このよ
うな方法では、600℃以下の温度ではほとんど結晶成
長が進行しなかった。シリコン系においては、一般にア
モルファス状態から結晶状態に移行するには、アモルフ
ァス状態にある分子鎖を分断し、しかもその分断された
分子が、再び他の分子と結合しないような状態としたう
えで、何らかの結晶性の分子に合わせて、分子を結晶の
一部に組み換えるという過程を経る。しかしながら、こ
の過程のなかで、最初の分子鎖を分断して、他の分子と
結合しない状態に保持するためのエネルギーが大きく、
結晶化反応においてはここが障壁となっている。このエ
ネルギーを与えるには、1000℃程度の温度で数分、
もしくは600℃程度の温度では数10時間が必要であ
り、時間は温度(=エネルギー)に指数関数的に依存す
るので、600℃以下、例えば、550℃では、結晶化
反応が進行することはほとんど観測できなかった。従来
の固相エピタキシャル結晶化の考えも、この問題に対す
る解答を与えたものではなかった。
【0008】本発明人は、従来の固相結晶化の考えとは
全く別に、何らかの触媒作用によって、前記の過程の障
壁エネルギーを低下させることを考えた。本発明人はニ
ッケル(Ni)がシリコンと結合しやすく、容易に珪化
ニッケル(化学式NiSix、0.4≦x≦2.5)と
なり、かつ、珪化ニッケルの格子定数がシリコン結晶の
ものに近いことに着目した。そこで、結晶シリコン−珪
化ニッケル−アモルファスシリコンという3元系のエネ
ルギー等をシミュレーションした結果、アモルファスシ
リコンは珪化ニッケルとの界面で容易に反応して、 アモルファスシリコン(シリコンA)+珪化ニッケル(シリコンB) →珪化ニッケル(シリコンA)+結晶シリコン(シリコンB) (シリコンA、Bはシリコンの位置を示す)という反応
が生じることが明らかになった。この反応のポテンシャ
ル障壁は十分に低く、反応の温度も低い。
【0009】この反応式は、ニッケルがアモルファスシ
リコンを結晶シリコンに造り変えながら進行してゆくこ
とを示している。実際には、580℃以下で、反応が開
始され、450℃でも反応が観測されることが明らかに
なった。典型的には、通常のアモルファスシリコンの結
晶化温度に比較して20〜150℃低い温度で結晶化で
きることが示された。当然のことであるが、温度が高い
ほど反応の進行する速度が速い。
【0010】本発明の特徴は結晶成長が円形に進展する
ことである。これは上記の反応のニッケル等の移動が等
方的に進行するためであり、結晶格子面にそって直線的
に成長する従来の結晶化とは異なる。
【0011】本発明では、ニッケルもしくはその珪化ニ
ッケル等のニッケルを含有する膜、粒子、クラスター等
を出発点として、ここからニッケルが上記の反応に伴っ
て周囲に展開してゆくことによって、結晶シリコンの領
域を拡げてゆく。なお、ニッケルを含有する材料として
は、酸化ニッケルは好ましくない。これは、酸化ニッケ
ルは安定な化合物で、上記反応を開始することができな
いからである。
【0012】特にニッケルを含有する材料を選択的に設
けることによって、結晶成長の方向を制御することがで
きる。このような手法を用いて得られた結晶シリコン
は、従来の固相エピタキシャル成長とは異なり、長距離
にわたって結晶性の連続性のよい、単結晶に近い構造を
有するものであるので、TFT等の半導体素子に利用す
るうえでは都合がよい。
【0013】また、この結晶化の出発材料としてのアモ
ルファスシリコン膜は水素濃度が少ないほど良好な結果
(結晶化速度)が得られた。ただし、結晶化の進行にし
たがって、水素が放出されるので、得られたシリコン膜
中の水素濃度は出発材料のアモルファスシリコン膜の水
素濃度とはそれほど明確な相関は見られなかった。本発
明による結晶シリコン中の水素濃度は、典型的には0.
01原子%以上5原子%以下であった。さらに、良好な
結晶性を得るためには、アモルファスシリコン膜中には
炭素、窒素、酸素の濃度は少ないほど良く、1×1019
cm-3以下であることが望まれる。したがって、発明に
用いるニッケルを含む材料もこの点を考慮して選択すべ
きである。
【0014】ただし、ニッケルそのものは半導体材料と
してのシリコンにとっては好ましくない。特に本発明に
おいては、ニッケルがシリコン膜にほぼ万遍なく拡散す
ることによって結晶化を成就するので、ニッケルを除去
する工程が必要である。そのためには、塩素もしくは塩
化物のような塩素原子を含む雰囲気で400〜600℃
のアニールをおこなうとよいことが明らかになった。ア
ニールの時間は0.1〜6時間が適当であった。長時間
のアニールほどシリコン膜中のニッケルの濃度が低下し
たが、アニール時間は製造コストと特性の兼ね合いで決
定すればよい。塩化物としては、塩化水素、各種塩化メ
タン(CH3 Cl等)、各種塩化エタン(C2 3 Cl
3 等)、各種塩化エチレン(C2 HCl3 等)が好まし
かった。特に、トリクロロエチレン(C2 HCl3 )は
使用しやすい材料であった。本発明によるシリコン膜中
のニッケルの濃度は、典型的には0.005%以下1原
子%以下であった。以下に実施例を示し、より詳細に本
発明を説明する。
【0015】
【実施例】〔実施例1〕 コーニング7059ガラス基
板上のニッケル膜を形成し、これを触媒としてアモルフ
ァスシリコン膜の結晶化をおこない、結晶シリコン膜を
得る方法について図1をもとに説明する。基板1上に、
厚さ2000Åの下地酸化珪素膜2をプラズマCVD法
によって形成した。次にスパッタ法によってニッケル膜
3を厚さ1000Å以下、例えば50Å堆積した。厚さ
が100Å以下のニッケル膜は、むしろ膜というよりも
粒子、あるいは複数の粒子が合体したクラスターという
べき形状を呈していた。ニッケルの成膜時には基板を1
00〜500℃、好ましくは180〜250℃に加熱し
ておくと良好な結果が得られた。これは下地の酸化珪素
膜とニッケル膜との密着性が向上するためである。ニッ
ケルの代わりに珪化ニッケルを用いてもよかった。(図
1(A))
【0016】その後、プラズマCVD法によってアモル
ファスシリコン膜4を500〜3000Å、例えば15
00Å堆積し、窒素雰囲気中430℃、0.1〜2時
間、例えば0.5時間水素出しをおこなった。(図1
(B))
【0017】次に、これをアニール炉中450〜580
℃、例えば550℃で8時間窒素雰囲気中でアニールし
た。図1(C)は、その中間状態で、先に形成されたニ
ッケル膜(粒子、クラスター)からニッケルが拡散する
とともに、結晶化が進行して、結晶シリコン領域5がア
モルファス領域4A中に拡大してゆく様子を示す。結晶
化が終了してから今度は、温度を400〜600℃、例
えば550℃に保ち、トリクロロエチレン(C2 HCl
3 )を水素もしくは酸素で1〜10%、例えば10%に
希釈してアニール炉に導入し、0.1〜2時間、例えば
1時間アニールした。このようにして、塩化処理をおこ
なったものを2次イオン質量分析(SIMS)法によっ
て分析したところ、シリコン膜中のニッケルの濃度は
0.01原子%であった。ちなみに、上記の塩化処理を
おこなわなかったものでは、ニッケルの濃度は5原子%
も存在した。
【0018】〔実施例2〕 本実施例を図2に示す。コ
ーニング7059ガラス基板1上に厚さ2000Åの下
地酸化珪素膜2をプラズマCVD法によって形成した。
次にプラズマCVD法によってアモルファスシリコン膜
4を500〜3000Å、例えば1500Å堆積し、窒
素雰囲気中430℃、0.1〜2時間、例えば0.5時
間水素出しをおこなった。
【0019】その後、スパッタ法によってニッケル膜3
を厚さ1000Å以下、例えば80Å堆積した。厚さが
100Å以下のニッケル膜は、むしろ膜というよりも粒
子、あるいは複数の粒子が合体したクラスターというべ
き形状を呈していた。ニッケルの成膜時には基板を10
0〜500℃、好ましくは180〜250℃に加熱して
おくと良好な結果が得られた。これは下地のシリコン膜
とニッケル膜との密着性が向上するためである。ニッケ
ルの代わりに珪化ニッケルを用いてもよかった。(図2
(A))
【0020】次に、これをアニール炉中450〜580
℃、例えば550℃で4時間窒素雰囲気中でアニールし
た。図2(B)は、その中間状態で、先に形成されたニ
ッケル膜(粒子、クラスター)からニッケルが拡散する
とともに、結晶化が進行して、結晶シリコン領域5がア
モルファス領域4A中に拡大してゆく様子を示す。結晶
化が終了してから今度は、温度を400〜600℃、例
えば580℃に保ち、トリクロロエチレン(C2 HCl
3 )を水素もしくは酸素で1〜10%、例えば5%に希
釈してアニール炉に導入し、0.1〜2時間、例えば
0.5時間アニールした。
【0021】〔実施例3〕 本実施例を図3に示す。コ
ーニング7059ガラス基板31上に厚さ2000Åの
下地酸化珪素膜32をプラズマCVD法によって形成し
た。次にスパッタ法によってニッケル膜33を厚さ10
00Å以下、例えば80Å堆積した。(図3(A))
【0022】そして、全面にフォトレジストを塗布し、
公知のフォトリソグラフィー法を用いてレジストパター
ン34を形成した。(図3(B)) さらに、これを適切なエッチャント、例えば5〜30%
塩酸溶液に浸して、露出している部分のニッケル膜を除
去した。珪化ニッケルを用いた場合でも同様に除去でき
る。(図3(C))
【0023】そして、フォトレジストを公知の方法で剥
離させ、ニッケル膜のパターン35を形成した。(図3
(D)) その後、プラズマCVD法によってアモルファスシリコ
ン膜を500〜3000Å、例えば1500Å堆積し、
窒素雰囲気中430℃、0.1〜2時間、例えば0.5
時間水素出しをおこなった。次に、これをアニール炉中
450〜580℃、例えば550℃で4時間窒素雰囲気
中でアニールした。図3(E)は、その中間状態で、先
に形成されたニッケル膜パターンからニッケルが拡散す
るとともに、結晶化が進行して、結晶シリコン領域36
がアモルファス領域37中に拡大してゆく様子を示す。
【0024】結晶化が終了してから今度は、温度を40
0〜600℃、例えば580℃に保ち、塩化水素(HC
l)を水素もしくは酸素で1〜10%、例えば1%に希
釈してアニール炉に導入し、0.1〜2時間、例えば
0.5時間アニールした。このようにして、塩化処理を
おこなったものを2次イオン質量分析(SIMS)法に
よって分析したところ、シリコン膜中のニッケルの濃度
は5〜10PPMであった。ちなみに、上記の塩化処理
をおこなわなかったものでは、ニッケルの濃度は1原子
%も存在した。
【0025】〔実施例4〕 本実施例を図4に示す。コ
ーニング7059ガラス基板41上に厚さ2000Åの
下地酸化珪素膜42をプラズマCVD法によって形成し
た。次にプラズマCVD法によってアモルファスシリコ
ン膜43を500〜3000Å、例えば1500Å堆積
し、引き続きスパッタ法によってニッケル膜44を厚さ
1000Å以下、例えば80Å堆積した。(図4
(A))
【0026】そして、全面にフォトレジストを塗布し、
公知のフォトリソグラフィー法を用いてレジストパター
ン45を形成した。(図4(B)) さらに、これを適切なエッチャント、例えば5〜30%
塩酸溶液に浸して、露出している部分のニッケル膜を除
去した。(図4(C)) そして、フォトレジストを公知の方法で剥離させ、ニッ
ケル膜のパターン46を形成した。(図4(D))
【0027】その後、窒素雰囲気中430℃、0.1〜
2時間、例えば0.5時間水素出しをおこなった。次
に、これをアニール炉中450〜580℃、例えば55
0℃で4時間窒素雰囲気中でアニールした。図4(E)
は、その中間状態で、先に形成されたニッケル膜パター
ンからニッケルが拡散するとともに、結晶化が進行し
て、結晶シリコン領域47がアモルファス領域48中に
拡大してゆく様子を示す。
【0028】結晶化が終了してから今度は、温度を40
0〜600℃、例えば580℃に保ち、トリクロロエチ
レン(C2 HCl3 )を水素もしくは酸素で1〜10
%、例えば5%に希釈してアニール炉に導入し、0.1
〜2時間、例えば0.5時間アニールした。このように
して、塩化処理をおこなったものを2次イオン質量分析
(SIMS)法によって分析したところ、シリコン膜中
のニッケルの濃度は5〜10PPMであった。ちなみ
に、上記の塩化処理をおこなわなかったものでは、ニッ
ケルの濃度は0.1〜1原子%も存在した。
【0029】〔実施例5〕 本実施例を図5に示す。コ
ーニング7059ガラス基板51上に厚さ2000Åの
下地酸化珪素膜52をプラズマCVD法によって形成し
た。そして、全面にフォトレジストを塗布し、公知のフ
ォトリソグラフィー法を用いてレジストパターン53を
形成した。(図5(A))
【0030】次にスパッタ法によってニッケル膜54を
厚さ80Å堆積した。(図5(B)) そして、フォトレジストを公知の方法で剥離させ、レジ
ストの上に付着していたニッケル膜も同時に除去してニ
ッケル膜のパターン55を形成した。(図5(C))
【0031】その後、プラズマCVD法によってアモル
ファスシリコン膜を1000Å堆積した。水素出しはお
こなわなかった。次に、これをアニール炉中450〜5
80℃、例えば550℃で4時間窒素雰囲気中でアニー
ルした。図5(E)は、その中間状態で、先に形成され
たニッケル膜パターンからニッケルが拡散するととも
に、結晶化が進行して、結晶シリコン領域56がアモル
ファス領域57中に拡大してゆく様子を示す。
【0032】結晶化が終了してから今度は、温度を55
0℃に保ち、トリクロロエチレン(C2 HCl3 )を水
素もしくは酸素で1〜10%、例えば5%に希釈してア
ニール炉に導入し、0.5時間アニールした。
【0033】〔実施例6〕 本実施例を図6に示す。コ
ーニング7059ガラス基板61上に厚さ2000Åの
下地酸化珪素膜62をプラズマCVD法によって形成し
た。その後、プラズマCVD法によってアモルファスシ
リコン膜63を500Å堆積した。水素出しはおこなわ
なかった。そして、全面にフォトレジストを塗布し、公
知のフォトリソグラフィー法を用いてレジストパターン
64を形成した。(図6(A))
【0034】次に電子ビーム蒸着法によってニッケル膜
65を厚さ100Å程度堆積した。(図6(B)) そして、フォトレジストを公知の方法で剥離させ、レジ
ストの上に付着していたニッケル膜も同時に除去してニ
ッケル膜のパターン66を形成した。(図6(C))
【0035】次に、これをアニール炉中550℃で4時
間窒素雰囲気中でアニールした。図6(E)は、その中
間状態で、先に形成されたニッケル膜パターンからニッ
ケルが拡散するとともに、結晶化が進行して、結晶シリ
コン領域67がアモルファス領域68中に拡大してゆく
様子を示す。結晶化が終了してから今度は、温度を50
0℃に保ち、塩化水素(HCl)を水素もしくは酸素で
1〜10%、例えば1%に希釈してアニール炉に導入
し、0.5時間アニールした。
【0036】
【発明の効果】以上、述べたように、本発明はアモルフ
ァスシリコン結晶化の低温化、短時間化を促進するとい
う意味で画期的なものであり、また、そのための設備、
装置、手法は極めて一般的で、かつ量産性に優れたもの
であるので、産業にもたらす利益は図りしえないもので
ある。
【0037】例えば、従来の固相成長法においては、少
なくとも24時間のアニールが必要とされたために、1
枚当たりの基板処理時間を2分とすれば、アニール炉は
15本も必要とされたのであるが、本発明によって、4
時間以内に短縮することができたので、アニール炉の数
を1/6以下に削減することができる。このことによる
生産性の向上、設備投資額の削減は、基板処理コストの
低下につながり、ひいてはTFT価格の低下とそれによ
る新規需要の喚起につながるものである。このように本
発明は工業上、有益であり、特許されるにふさわしいも
のである。
【図面の簡単な説明】
【図1】 実施例の工程の断面図を示す。(実施例
1)
【図2】 実施例の工程の断面図を示す。(実施例
2)
【図3】 実施例の工程の断面図を示す。(実施例
3)
【図4】 実施例の工程の断面図を示す。(実施例
4)
【図5】 実施例の工程の断面図を示す。(実施例
5)
【図6】 実施例の工程の断面図を示す。(実施例
6)
【符号の説明】
1 ・・・基板 2 ・・・下地酸化珪素膜 3 ・・・ニッケル膜(粒子、クラスター) 4 ・・・アモルファスシリコン膜 4A・・・アモルファスシリコン領域 5 ・・・結晶シリコン領域

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】ニッケルを含有する材料が密接された実質
    的にアモルファス状態のシリコン膜を形成する第1の工
    程と、 前記第1の工程の後に前記シリコン膜を熱アニールして
    結晶化する第2の工程と、 前記第2の工程後、塩素もしくは塩化物を含む雰囲気中
    で前記結晶化されたシリコン膜を熱アニールする第3の
    工程と、を有し、 前記第1の工程に、前記ニッケルを含有する材料を形成
    する工程と、該材料上に前記実質的にアモルファス状態
    のシリコン膜を形成する工程とを少なくとも用いること
    を特徴とする半導体の製造方法。
  2. 【請求項2】ニッケルを含有する材料が密接された実質
    的にアモルファス状態のシリコン膜を形成する第1の工
    程と、 前記第1の工程の後に前記シリコン膜を熱アニールして
    結晶化する第2の工程と、 前記第2の工程後、塩素もしくは塩化物を含む雰囲気中
    で前記結晶化されたシリコン膜を熱アニールする第3の
    工程と、を有し、 前記第1の工程に、前記実質的にアモルファス状態のシ
    リコン膜を形成する工程と、前記シリコン上に前記材料
    を形成する工程とを少なくとも用いることを特徴とする
    半導体の製造方法。
  3. 【請求項3】請求項1又は請求項2において、前記材料
    は、前記シリコン膜に選択的に接していることを特徴と
    する半導体の製造方法。
  4. 【請求項4】請求項1乃至請求項3のいずれか1項にお
    いて、前記ニッケルを含有する材料はNiSiX (0.
    4≦x≦2.5)で示される珪化ニッケルを含有するこ
    とを特徴とする半導体の製造方法。
  5. 【請求項5】請求項1乃至請求項4のいずれか1項にお
    いて、前記第2の工程の熱アニールの温度は450〜5
    80℃であることを特徴とする半導体の製造方法。
  6. 【請求項6】請求項1乃至請求項5のいずれか1項にお
    いて、前記第3の工程の熱アニールの温度は400〜6
    00℃であることを特徴とする半導体の製造方法。
JP5048535A 1993-02-15 1993-02-15 半導体の製造方法 Expired - Lifetime JP3041497B2 (ja)

Priority Applications (18)

Application Number Priority Date Filing Date Title
JP5048535A JP3041497B2 (ja) 1993-02-15 1993-02-15 半導体の製造方法
US08/196,856 US5639698A (en) 1993-02-15 1994-02-15 Semiconductor, semiconductor device, and method for fabricating the same
EP01200990A EP1119053B1 (en) 1993-02-15 1994-02-15 Method for fabricating TFT semiconductor device
CN94103241A CN1052110C (zh) 1993-02-15 1994-02-15 制造半导体器件的方法
DE69428387T DE69428387T2 (de) 1993-02-15 1994-02-15 Herstellungsverfahren für eine kristallisierte Halbleiterschicht
KR1019940002798A KR0171923B1 (ko) 1993-02-15 1994-02-15 반도체장치 제작방법
EP94301075A EP0612102B1 (en) 1993-02-15 1994-02-15 Process for the fabrication of a crystallised semiconductor layer
TW083101369A TW371784B (en) 1993-02-15 1994-02-18 Method for fabricating semiconductor device
TW087103916A TW484190B (en) 1993-02-15 1994-02-18 Semiconductor and semiconductor device
TW089101225A TW509999B (en) 1993-02-15 1994-02-18 Semiconductor and a method of manufacturing a semiconductor device
US08/462,770 US5608232A (en) 1993-02-15 1995-06-05 Semiconductor, semiconductor device, and method for fabricating the same
US08/718,895 US5897347A (en) 1993-02-15 1996-09-24 Semiconductor, semiconductor device, and method for fabricating the same
US08/768,535 US6997985B1 (en) 1993-02-15 1996-12-18 Semiconductor, semiconductor device, and method for fabricating the same
US08/769,114 US6084247A (en) 1993-02-15 1996-12-18 Semiconductor device having a catalyst enhanced crystallized layer
US08/893,361 US5956579A (en) 1993-02-15 1997-07-15 Semiconductor, semiconductor device, and method for fabricating the same
KR1019980007675A KR0180503B1 (ko) 1993-02-15 1998-03-09 박막트랜지스터,반도체,반도체장치및박막트랜지스터제작방법
JP2000108179A JP3566623B2 (ja) 1993-02-15 2000-04-10 半導体装置の製造方法
KR1020000044980A KR100305135B1 (ko) 1993-02-15 2000-08-03 반도체장치 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5048535A JP3041497B2 (ja) 1993-02-15 1993-02-15 半導体の製造方法

Publications (2)

Publication Number Publication Date
JPH06244105A JPH06244105A (ja) 1994-09-02
JP3041497B2 true JP3041497B2 (ja) 2000-05-15

Family

ID=12806062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5048535A Expired - Lifetime JP3041497B2 (ja) 1993-02-15 1993-02-15 半導体の製造方法

Country Status (1)

Country Link
JP (1) JP3041497B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3402380B2 (ja) * 1993-03-22 2003-05-06 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
JP3329512B2 (ja) * 1993-03-22 2002-09-30 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
JP3347804B2 (ja) * 1993-03-22 2002-11-20 株式会社半導体エネルギー研究所 半導体回路の作製方法
JP3174486B2 (ja) * 1995-09-08 2001-06-11 シャープ株式会社 太陽電池およびその製造方法
KR100271812B1 (ko) * 1997-05-24 2001-04-02 구자홍 비정질막을결정화하는방법
US7282738B2 (en) * 2003-07-18 2007-10-16 Corning Incorporated Fabrication of crystalline materials over substrates
KR101117643B1 (ko) * 2010-04-08 2012-03-05 삼성모바일디스플레이주식회사 비정질 실리콘막의 결정화 방법, 그리고 박막 트랜지스터 및 이의 제조 방법

Also Published As

Publication number Publication date
JPH06244105A (ja) 1994-09-02

Similar Documents

Publication Publication Date Title
JP3562588B2 (ja) 半導体装置の製造方法
JPH06244103A (ja) 半導体の製造方法
TW399227B (en) Method of manufacturing a crystalline semiconductor
US6500736B2 (en) Crystallization method of amorphous silicon
KR20010104623A (ko) 박막 실리콘-온-인슐레이터에의 낮은 저항 접촉을 위한자기 정렬된 실리사이드 제조 및 처리 방법
JPH10291897A (ja) 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、およびその方法によって形成される液晶ディスプレイ
JPH06244205A (ja) 半導体装置およびその製造方法
JPH1197710A (ja) アモルファス膜の結晶化方法および薄膜トランジスタ
JP3041497B2 (ja) 半導体の製造方法
JP2001135573A (ja) 半導体装置の製造方法およびその半導体装置
JP2852853B2 (ja) 半導体装置の製造方法
JP3566623B2 (ja) 半導体装置の製造方法
JP3574037B2 (ja) 絶縁ゲイト型電界効果トランジスタの製造方法
JP3590366B2 (ja) 薄膜トランジスタの製造方法
JP3574040B2 (ja) 半導体装置の製造方法
KR100841371B1 (ko) 박막 트랜지스터 및 그의 제조방법
JP3186621B2 (ja) 半導体装置の作製方法
JP3287558B2 (ja) 半導体装置の作製方法
KR100366960B1 (ko) 실리콘 결정화 방법
JP3455721B2 (ja) 半導体装置の作製方法
US6451637B1 (en) Method of forming a polycrystalline silicon film
KR100699991B1 (ko) 박막트랜지스터 제조 방법
JP3455695B2 (ja) 半導体装置の作製方法
JP2003203864A (ja) 半導体薄膜の製造方法
JP3297665B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080310

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 13

EXPY Cancellation because of completion of term