JP2003203864A - 半導体薄膜の製造方法 - Google Patents
半導体薄膜の製造方法Info
- Publication number
- JP2003203864A JP2003203864A JP2002002848A JP2002002848A JP2003203864A JP 2003203864 A JP2003203864 A JP 2003203864A JP 2002002848 A JP2002002848 A JP 2002002848A JP 2002002848 A JP2002002848 A JP 2002002848A JP 2003203864 A JP2003203864 A JP 2003203864A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- amorphous
- polycrystalline
- thin film
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 絶縁膜やガラス等の非晶質材料上に高品質な
Ｓｉ半導体やヘテロ混晶半導体等の半導体素子を形成可
能な半導体薄膜の製造方法の提供。 【解決手段】 非晶質Ｓｉ層５を触媒金属としてのＮｉ
６に直に接触させて熱処理により多結晶化させるシリサ
イド反応層とし、非晶質Ｓｉ０．７Ｇｅ０．３層３を高
品質な多結晶半導体を形成することを目的とする固相成
長層とし、非晶質Ｇｅ層４をこれらのシリサイド反応層
と固相成長層との間に介在してシリサイド反応層から固
相成長層への触媒金属の拡散を阻止するとともにシリサ
イド反応層の熱的核成長を固相成長層へ転写する成長転
写層として熱処理する。
Ｓｉ半導体やヘテロ混晶半導体等の半導体素子を形成可
能な半導体薄膜の製造方法の提供。 【解決手段】 非晶質Ｓｉ層５を触媒金属としてのＮｉ
６に直に接触させて熱処理により多結晶化させるシリサ
イド反応層とし、非晶質Ｓｉ０．７Ｇｅ０．３層３を高
品質な多結晶半導体を形成することを目的とする固相成
長層とし、非晶質Ｇｅ層４をこれらのシリサイド反応層
と固相成長層との間に介在してシリサイド反応層から固
相成長層への触媒金属の拡散を阻止するとともにシリサ
イド反応層の熱的核成長を固相成長層へ転写する成長転
写層として熱処理する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体薄膜の製造
方法に関し、特にＳｉ（シリコン）半導体及びヘテロ混
晶半導体の半導体素子を絶縁膜やガラス等の非晶質材料
上に５００℃以下の低温度で形成するのに好適な半導体
薄膜の製造方法に関する。
方法に関し、特にＳｉ（シリコン）半導体及びヘテロ混
晶半導体の半導体素子を絶縁膜やガラス等の非晶質材料
上に５００℃以下の低温度で形成するのに好適な半導体
薄膜の製造方法に関する。
【０００２】
【従来の技術】液晶フラットパネルディスプレイの分野
では、駆動用薄膜トランジスタの高品質化を目指して様
々な結晶成長の工夫がなされている。例えば、石英基板
上に高温プロセス（７００〜９５０℃程度）を用いて大
粒径の多結晶シリコン（Ｓｉ）を形成する手法がその代
表例である。しかしながら、この手法では高温プロセス
を用いるため、高温に耐える高価な石英を基板として用
いる必要がある。
では、駆動用薄膜トランジスタの高品質化を目指して様
々な結晶成長の工夫がなされている。例えば、石英基板
上に高温プロセス（７００〜９５０℃程度）を用いて大
粒径の多結晶シリコン（Ｓｉ）を形成する手法がその代
表例である。しかしながら、この手法では高温プロセス
を用いるため、高温に耐える高価な石英を基板として用
いる必要がある。
【０００３】近年では、大面積かつ低価格の高精細ディ
スプレイへの要求が高まっていることから、低廉なガラ
ス基板上に多結晶Ｓｉを形成するための研究が行われて
いる。ガラス基板は低温（５００〜６００℃程度）で軟
化してしまうため、多結晶Ｓｉを５００℃以下の低温プ
ロセスで形成する必要がある。しかしながら、多結晶Ｓ
ｉ形成を低温成長で行うと、結晶粒径が小さくなってし
まうため、電気特性は劣悪となる。
スプレイへの要求が高まっていることから、低廉なガラ
ス基板上に多結晶Ｓｉを形成するための研究が行われて
いる。ガラス基板は低温（５００〜６００℃程度）で軟
化してしまうため、多結晶Ｓｉを５００℃以下の低温プ
ロセスで形成する必要がある。しかしながら、多結晶Ｓ
ｉ形成を低温成長で行うと、結晶粒径が小さくなってし
まうため、電気特性は劣悪となる。
【０００４】そこで、ガラス基板上に堆積した非晶質Ｓ
ｉ膜の表面層のみをレーザアニール法を用いて溶融し、
その冷却過程で液層成長を誘起する手法が注目を集めて
いる。この手法によれば、比較的電気移動度の高い大粒
径の多結晶Ｓｉ膜を得ることができるとされている。し
かしながら、この手法では、溶融・冷却に伴って、多結
晶Ｓｉの表面に凸凹が発生する。
ｉ膜の表面層のみをレーザアニール法を用いて溶融し、
その冷却過程で液層成長を誘起する手法が注目を集めて
いる。この手法によれば、比較的電気移動度の高い大粒
径の多結晶Ｓｉ膜を得ることができるとされている。し
かしながら、この手法では、溶融・冷却に伴って、多結
晶Ｓｉの表面に凸凹が発生する。
【０００５】一方、多結晶Ｓｉ薄膜を絶縁膜上に低温度
形成する別の手法として触媒金属誘起固相成長法が、最
近注目を集めている（S-W Lee and S-K Joo, IEEE Elec
tronDevice Letters vol 17, No 4, pp160-162, 1996）
（M Wang, Z Meng, Y Zoharand M Wong, IEEE Transact
ions on Electron Devices Vol 48, No 4, pp794-800,
2001）。
形成する別の手法として触媒金属誘起固相成長法が、最
近注目を集めている（S-W Lee and S-K Joo, IEEE Elec
tronDevice Letters vol 17, No 4, pp160-162, 1996）
（M Wang, Z Meng, Y Zoharand M Wong, IEEE Transact
ions on Electron Devices Vol 48, No 4, pp794-800,
2001）。
【０００６】触媒金属誘起固相成長法では、非晶質Ｓｉ
膜上に触媒金属（Ｎｉ，Ｐｄ，Ｓｂ，Ｔｉ，Ａｌ，Ａｕ
等）を堆積し、低温アニール（５００℃以下）する。こ
の場合、触媒金属が非晶質Ｓｉ膜中を拡散する過程でＳ
ｉ−Ｓｉ間のボンド結合が再配列し、多結晶化するた
め、成長後には、面方位のほぼ揃った、表面平滑性の良
い大粒径の多結晶Ｓｉ膜が得られる。しかしながら、こ
の手法を用いて多結晶Ｓｉ膜を得た場合、膜中に触媒金
属が残留するようになるため、電気的特性が余り良くな
いという欠点を有している。
膜上に触媒金属（Ｎｉ，Ｐｄ，Ｓｂ，Ｔｉ，Ａｌ，Ａｕ
等）を堆積し、低温アニール（５００℃以下）する。こ
の場合、触媒金属が非晶質Ｓｉ膜中を拡散する過程でＳ
ｉ−Ｓｉ間のボンド結合が再配列し、多結晶化するた
め、成長後には、面方位のほぼ揃った、表面平滑性の良
い大粒径の多結晶Ｓｉ膜が得られる。しかしながら、こ
の手法を用いて多結晶Ｓｉ膜を得た場合、膜中に触媒金
属が残留するようになるため、電気的特性が余り良くな
いという欠点を有している。
【０００７】
【発明が解決しようとする課題】ところで、近年、超高
密度集積回路であるＶＬＳＩ（Very Large Scale Integ
ration）をさらに超える数のトランジスタを配置したＵ
ＬＳＩ（Ultra Large Scale Integration）の開発が進
んでいる。ＵＬＳＩでは、数ミリ角の基板上に数百万個
のトランジスタを配置するため、高品質な多結晶Ｓｉを
形成して微細なトランジスタを得る必要がある。したが
って、前述のレーザアニールによる溶融・冷却を行う方
法は、多結晶Ｓｉの表面に凸凹が発生してしまうため、
ＵＬＳＩへの適用は困難である。さらに、前述の触媒金
属誘起固相成長法では、膜中に触媒金属が残留し、電気
的特性が余り良くないため、ＵＬＳＩへの適用は困難で
ある。
密度集積回路であるＶＬＳＩ（Very Large Scale Integ
ration）をさらに超える数のトランジスタを配置したＵ
ＬＳＩ（Ultra Large Scale Integration）の開発が進
んでいる。ＵＬＳＩでは、数ミリ角の基板上に数百万個
のトランジスタを配置するため、高品質な多結晶Ｓｉを
形成して微細なトランジスタを得る必要がある。したが
って、前述のレーザアニールによる溶融・冷却を行う方
法は、多結晶Ｓｉの表面に凸凹が発生してしまうため、
ＵＬＳＩへの適用は困難である。さらに、前述の触媒金
属誘起固相成長法では、膜中に触媒金属が残留し、電気
的特性が余り良くないため、ＵＬＳＩへの適用は困難で
ある。
【０００８】また、ＵＬＳＩの性能を高機能化（高速・
低消費電力化）するには、Ｓｉ半導体に異種原子（Ｇ
ｅ，Ｃ等）を導入し、ヘテロ混晶半導体（ＳｉＧｅ，Ｓ
ｉＧｅＣ等）を形成して、それらの機能（電子移動速度
の高速化、室温に於ける発光等）をＵＬＳＩに付加する
ことが重要である。しかしながら、ＳｉＧｅやＳｉＧｅ
Ｃ等の非晶質混晶半導体をレーザアニールすると、溶融
・冷却の課程でＳｉ、ＧｅおよびＣに偏析が生じるた
め、高品質なヘテロ混晶半導体の形成は困難である。ま
た、ＳｉＧｅやＳｉＧｅＣ等の非晶質混晶半導体に触媒
金属固相成長法を適用すると、触媒金属とＳｉ、Ｇｅお
よびＣの反応が不均一に生じるため、高品質なヘテロ混
晶半導体の形成は困難である。
低消費電力化）するには、Ｓｉ半導体に異種原子（Ｇ
ｅ，Ｃ等）を導入し、ヘテロ混晶半導体（ＳｉＧｅ，Ｓ
ｉＧｅＣ等）を形成して、それらの機能（電子移動速度
の高速化、室温に於ける発光等）をＵＬＳＩに付加する
ことが重要である。しかしながら、ＳｉＧｅやＳｉＧｅ
Ｃ等の非晶質混晶半導体をレーザアニールすると、溶融
・冷却の課程でＳｉ、ＧｅおよびＣに偏析が生じるた
め、高品質なヘテロ混晶半導体の形成は困難である。ま
た、ＳｉＧｅやＳｉＧｅＣ等の非晶質混晶半導体に触媒
金属固相成長法を適用すると、触媒金属とＳｉ、Ｇｅお
よびＣの反応が不均一に生じるため、高品質なヘテロ混
晶半導体の形成は困難である。
【０００９】そこで、本発明は、絶縁膜やガラス等の非
晶質材料上に高品質なＳｉ半導体やヘテロ混晶半導体等
の半導体素子を形成可能な半導体薄膜の製造方法を提供
することを目的とする。
晶質材料上に高品質なＳｉ半導体やヘテロ混晶半導体等
の半導体素子を形成可能な半導体薄膜の製造方法を提供
することを目的とする。
【００１０】
【課題を解決するための手段】本発明者らは、触媒金属
誘起固相成長法を非晶質ＳｉＧｅＣ薄膜の結晶化に応用
したところ、ＳｉＧｅＣ薄膜が樹枝状に不均一に結晶成
長するとの現象に遭遇した。そこで、Ｓｉ−Ｇｅ−Ｃ−
触媒金属の四元的反応を検討した結果、触媒金属はＳｉ
ＧｅＣ薄膜中を均一には拡散せず、Ｓｉ原子とのみシリ
サイド反応しつつ選択的に拡散することが判明した。こ
のことから、Ｇｅ，Ｃ薄膜は触媒金属原子の良い拡散阻
止層となると考え、この知見に基づいて本発明をなすに
至った。
誘起固相成長法を非晶質ＳｉＧｅＣ薄膜の結晶化に応用
したところ、ＳｉＧｅＣ薄膜が樹枝状に不均一に結晶成
長するとの現象に遭遇した。そこで、Ｓｉ−Ｇｅ−Ｃ−
触媒金属の四元的反応を検討した結果、触媒金属はＳｉ
ＧｅＣ薄膜中を均一には拡散せず、Ｓｉ原子とのみシリ
サイド反応しつつ選択的に拡散することが判明した。こ
のことから、Ｇｅ，Ｃ薄膜は触媒金属原子の良い拡散阻
止層となると考え、この知見に基づいて本発明をなすに
至った。
【００１１】本発明の半導体薄膜の製造方法は、絶縁膜
上に形成した非晶質半導体薄膜上に触媒金属を付着して
熱処理する半導体薄膜の製造方法において、非晶質半導
体薄膜を、触媒金属に直に接触させて熱処理により多結
晶化させるシリサイド反応層と、高品質な多結晶半導体
を形成することを目的とする固相成長層と、シリサイド
反応層と固相成長層との間に介在してシリサイド反応層
から固相成長層への前記触媒金属の拡散を阻止するとと
もにシリサイド反応層の熱的核成長を前記固相成長層へ
転写する成長転写層との３層以上として熱処理すること
を特徴とする。
上に形成した非晶質半導体薄膜上に触媒金属を付着して
熱処理する半導体薄膜の製造方法において、非晶質半導
体薄膜を、触媒金属に直に接触させて熱処理により多結
晶化させるシリサイド反応層と、高品質な多結晶半導体
を形成することを目的とする固相成長層と、シリサイド
反応層と固相成長層との間に介在してシリサイド反応層
から固相成長層への前記触媒金属の拡散を阻止するとと
もにシリサイド反応層の熱的核成長を前記固相成長層へ
転写する成長転写層との３層以上として熱処理すること
を特徴とする。
【００１２】ここで、シリサイド反応層とは、Ｎｉ，Ｐ
ｄ，Ｓｂ，Ｔｉ，Ａｌ，Ａｕ等の触媒金属とのシリサイ
ド反応によって多結晶化される性質を有する非晶質半導
体、例えば非晶質Ｓｉなどにより形成した層である。ま
た、成長転写層とは、隣接するシリサイド反応層の触媒
金属によって誘起された熱的核成長に誘起されて多結晶
化されるが、この触媒金属の拡散を阻止する性質を有す
る非晶質半導体、例えば、非晶質Ｇｅや非晶質Ｃなどに
より形成した層である。固相成長層とは、金属元素を含
まない高品質な多結晶半導体を得ようとする目的で固相
成長させる層であり、例えば、非晶質Ｓｉ、非晶質Ｓｉ
Ｇｅや非晶質ＳｉＧｅＣなどにより形成した層である。
ｄ，Ｓｂ，Ｔｉ，Ａｌ，Ａｕ等の触媒金属とのシリサイ
ド反応によって多結晶化される性質を有する非晶質半導
体、例えば非晶質Ｓｉなどにより形成した層である。ま
た、成長転写層とは、隣接するシリサイド反応層の触媒
金属によって誘起された熱的核成長に誘起されて多結晶
化されるが、この触媒金属の拡散を阻止する性質を有す
る非晶質半導体、例えば、非晶質Ｇｅや非晶質Ｃなどに
より形成した層である。固相成長層とは、金属元素を含
まない高品質な多結晶半導体を得ようとする目的で固相
成長させる層であり、例えば、非晶質Ｓｉ、非晶質Ｓｉ
Ｇｅや非晶質ＳｉＧｅＣなどにより形成した層である。
【００１３】本発明によれば、絶縁膜上に形成した非晶
質半導体薄膜上に触媒金属を付着して低温（５００℃以
下）で熱処理すると、触媒金属に直に接触させたシリサ
イド反応層では、触媒金属がこのシリサイド反応層の非
晶質半導体とシリサイド反応することにより、シリサイ
ド反応層の非晶質半導体を多結晶化していく。このと
き、成長転写層では、シリサイド反応層のシリサイド反
応による熱的核成長に誘起されてこの層自身の非晶質半
導体を多結晶化するとともに、このときの熱的核成長を
固相成長層へ転写する。固相成長層は、この成長転写層
からの熱的核成長の転写によって多結晶化される。この
とき、成長転写層はシリサイド反応層からの触媒金属の
拡散を阻止することから、固相成長層は触媒金属によっ
て汚染されない。すなわち、本発明によれば、固相成長
層において金属元素を含まない高品質な多結晶半導体を
形成した半導体薄膜が得られる。もちろん、本発明では
非晶質半導体を固相成長させるため、レーザアニール法
で問題となる表面の凸凹は発生しない。
質半導体薄膜上に触媒金属を付着して低温（５００℃以
下）で熱処理すると、触媒金属に直に接触させたシリサ
イド反応層では、触媒金属がこのシリサイド反応層の非
晶質半導体とシリサイド反応することにより、シリサイ
ド反応層の非晶質半導体を多結晶化していく。このと
き、成長転写層では、シリサイド反応層のシリサイド反
応による熱的核成長に誘起されてこの層自身の非晶質半
導体を多結晶化するとともに、このときの熱的核成長を
固相成長層へ転写する。固相成長層は、この成長転写層
からの熱的核成長の転写によって多結晶化される。この
とき、成長転写層はシリサイド反応層からの触媒金属の
拡散を阻止することから、固相成長層は触媒金属によっ
て汚染されない。すなわち、本発明によれば、固相成長
層において金属元素を含まない高品質な多結晶半導体を
形成した半導体薄膜が得られる。もちろん、本発明では
非晶質半導体を固相成長させるため、レーザアニール法
で問題となる表面の凸凹は発生しない。
【００１４】
【発明の実施の形態】（実施の形態１）図１は本発明の
第１実施形態における半導体薄膜の製造工程図である。
同図（ａ）は、Ｓｉ基板１上に形成した絶縁膜としての
ＳｉＯ２膜２上に非晶質半導体薄膜としてのヘテロ非晶
質の多層膜を形成する工程を示している。図示例では、
表面にＳｉＯ２膜２を有するＳｉ基板１を化学洗浄した
後、分子線成長装置またはスパッタリング装置に導入
し、ＳｉＯ２膜２上に順次、非晶質Ｓｉ０ ．７Ｇｅ
０．３層３（厚さ：３０ｎｍ）、非晶質Ｇｅ層４（厚
さ：３０ｎｍ）、非晶質Ｓｉ層５（厚さ：３０ｎｍ）を
多層に形成している。その後、結晶成長を促進する触媒
金属としてのＮｉ６（厚さ：５ｎｍ程度）を非晶質Ｓｉ
層５上に部分的に堆積している。
第１実施形態における半導体薄膜の製造工程図である。
同図（ａ）は、Ｓｉ基板１上に形成した絶縁膜としての
ＳｉＯ２膜２上に非晶質半導体薄膜としてのヘテロ非晶
質の多層膜を形成する工程を示している。図示例では、
表面にＳｉＯ２膜２を有するＳｉ基板１を化学洗浄した
後、分子線成長装置またはスパッタリング装置に導入
し、ＳｉＯ２膜２上に順次、非晶質Ｓｉ０ ．７Ｇｅ
０．３層３（厚さ：３０ｎｍ）、非晶質Ｇｅ層４（厚
さ：３０ｎｍ）、非晶質Ｓｉ層５（厚さ：３０ｎｍ）を
多層に形成している。その後、結晶成長を促進する触媒
金属としてのＮｉ６（厚さ：５ｎｍ程度）を非晶質Ｓｉ
層５上に部分的に堆積している。
【００１５】図１（ｂ）は、堆積したヘテロ非晶質の多
層膜を固相成長させ、多結晶Ｓｉ層５ａ（厚さ：３０ｎ
ｍ）、多結晶Ｇｅ層４ａ（厚さ：３０ｎｍ）、多結晶Ｓ
ｉ０ ．７Ｇｅ０．３層３ａ（厚さ：３０ｎｍ）を得る工
程を示している。ここでは、試料を真空装置あるいは不
活性ガス（窒素やアルゴン等）を流した電気炉に入れ、
５００℃で２時間の熱処理を行っている。
層膜を固相成長させ、多結晶Ｓｉ層５ａ（厚さ：３０ｎ
ｍ）、多結晶Ｇｅ層４ａ（厚さ：３０ｎｍ）、多結晶Ｓ
ｉ０ ．７Ｇｅ０．３層３ａ（厚さ：３０ｎｍ）を得る工
程を示している。ここでは、試料を真空装置あるいは不
活性ガス（窒素やアルゴン等）を流した電気炉に入れ、
５００℃で２時間の熱処理を行っている。
【００１６】図１（ｃ）は、多結晶Ｓｉ層５ａ、多結晶
Ｇｅ層４ａを選択的に削除し、所望の多結晶Ｓｉ０．７
Ｇｅ０．３層３ａのみをＳｉＯ２膜２上に残す工程を示
している。具体的には、ＨＦ：Ｈ２Ｏ２＝２：１のエッ
チング液を用いて多結晶Ｓｉ層５ａを削除するととも
に、ＨＦ：ＨＮＯ３＝１：３０のエッチング液を用いて
多結晶Ｇｅ層４ａを削除する。以上の工程により、Ｎｉ
６を含まない良質の多結晶Ｓｉ０．７Ｇｅ０．３層（薄
膜）３ａがＳｉＯ２膜２上に形成される。
Ｇｅ層４ａを選択的に削除し、所望の多結晶Ｓｉ０．７
Ｇｅ０．３層３ａのみをＳｉＯ２膜２上に残す工程を示
している。具体的には、ＨＦ：Ｈ２Ｏ２＝２：１のエッ
チング液を用いて多結晶Ｓｉ層５ａを削除するととも
に、ＨＦ：ＨＮＯ３＝１：３０のエッチング液を用いて
多結晶Ｇｅ層４ａを削除する。以上の工程により、Ｎｉ
６を含まない良質の多結晶Ｓｉ０．７Ｇｅ０．３層（薄
膜）３ａがＳｉＯ２膜２上に形成される。
【００１７】なお、図１（ａ），（ｂ）に示す工程によ
り得られた試料について、電子顕微鏡を用いて試料の断
面構造を観察したところ、当初非晶質であった非晶質Ｓ
ｉ０ ．７Ｇｅ０．３層３、非晶質Ｇｅ層４、非晶質Ｓｉ
層５の全てが多結晶に結晶成長していることが判明し
た。また、Ｎｉ６の濃度分布を二次イオン質量分析装置
を用いて深さ方向に測定したところ、Ｎｉ６の熱的拡散
は多結晶Ｇｅ層４で阻止され、多結晶Ｓｉ０．７Ｇｅ
０．３層３には達していないことが判明した。
り得られた試料について、電子顕微鏡を用いて試料の断
面構造を観察したところ、当初非晶質であった非晶質Ｓ
ｉ０ ．７Ｇｅ０．３層３、非晶質Ｇｅ層４、非晶質Ｓｉ
層５の全てが多結晶に結晶成長していることが判明し
た。また、Ｎｉ６の濃度分布を二次イオン質量分析装置
を用いて深さ方向に測定したところ、Ｎｉ６の熱的拡散
は多結晶Ｇｅ層４で阻止され、多結晶Ｓｉ０．７Ｇｅ
０．３層３には達していないことが判明した。
【００１８】以上の結果から、本工程における非晶質ヘ
テロ構造の多結晶化は、 （１）最上層の非晶質Ｓｉ層５が、Ｎｉ６とシリサイド
反応（触媒金属誘起固相成長）し、多結晶Ｓｉ層５ａに
変化する。 （２）非晶質Ｇｅ層４が、触媒金属誘起固相成長した多
結晶Ｓｉ層５ａを結晶成長の種として固相成長する。 （３）多結晶Ｓｉ層５内部を熱的に拡散したＮｉ６原子
が、多結晶Ｇｅ層４によって拡散を阻止される。 （４）非晶質Ｓｉ０．７Ｇｅ０．３層３が、多結晶Ｇｅ
層４ａを結晶成長の種として固相成長する。 ことにより行われることが判明した。
テロ構造の多結晶化は、 （１）最上層の非晶質Ｓｉ層５が、Ｎｉ６とシリサイド
反応（触媒金属誘起固相成長）し、多結晶Ｓｉ層５ａに
変化する。 （２）非晶質Ｇｅ層４が、触媒金属誘起固相成長した多
結晶Ｓｉ層５ａを結晶成長の種として固相成長する。 （３）多結晶Ｓｉ層５内部を熱的に拡散したＮｉ６原子
が、多結晶Ｇｅ層４によって拡散を阻止される。 （４）非晶質Ｓｉ０．７Ｇｅ０．３層３が、多結晶Ｇｅ
層４ａを結晶成長の種として固相成長する。 ことにより行われることが判明した。
【００１９】すなわち、本実施形態における半導体薄膜
の製造方法は、非晶質Ｓｉ層５を触媒金属としてのＮｉ
６に直に接触させて熱処理により多結晶化させるシリサ
イド反応層とし、非晶質Ｓｉ０．７Ｇｅ０．３層３を高
品質な多結晶半導体を形成することを目的とする固相成
長層とし、非晶質Ｇｅ層４をこれらのシリサイド反応層
と固相成長層との間に介在してシリサイド反応層から固
相成長層への触媒金属の拡散を阻止するとともにシリサ
イド反応層の熱的核成長を固相成長層へ転写する成長転
写層として熱処理するものである。
の製造方法は、非晶質Ｓｉ層５を触媒金属としてのＮｉ
６に直に接触させて熱処理により多結晶化させるシリサ
イド反応層とし、非晶質Ｓｉ０．７Ｇｅ０．３層３を高
品質な多結晶半導体を形成することを目的とする固相成
長層とし、非晶質Ｇｅ層４をこれらのシリサイド反応層
と固相成長層との間に介在してシリサイド反応層から固
相成長層への触媒金属の拡散を阻止するとともにシリサ
イド反応層の熱的核成長を固相成長層へ転写する成長転
写層として熱処理するものである。
【００２０】これにより、非晶質Ｓｉ０．７Ｇｅ０．３
層３は、多結晶Ｇｅ層４ａからの熱的核成長の転写によ
って多結晶化されるが、多結晶Ｇｅ層４ａが多結晶Ｓｉ
層５ａからのＮｉ６の拡散を阻止することから、非晶質
Ｓｉ０．７Ｇｅ０．３層３はその成長過程においてＮｉ
６によって汚染されない。したがって、本実施形態の製
造方法によれば、非晶質Ｓｉ０．７Ｇｅ０．３層３が固
相成長した多結晶Ｓｉ ０．７Ｇｅ０．３層３ａにおいて
金属元素を含まない高品質な多結晶半導体を形成した半
導体薄膜が得られる。
層３は、多結晶Ｇｅ層４ａからの熱的核成長の転写によ
って多結晶化されるが、多結晶Ｇｅ層４ａが多結晶Ｓｉ
層５ａからのＮｉ６の拡散を阻止することから、非晶質
Ｓｉ０．７Ｇｅ０．３層３はその成長過程においてＮｉ
６によって汚染されない。したがって、本実施形態の製
造方法によれば、非晶質Ｓｉ０．７Ｇｅ０．３層３が固
相成長した多結晶Ｓｉ ０．７Ｇｅ０．３層３ａにおいて
金属元素を含まない高品質な多結晶半導体を形成した半
導体薄膜が得られる。
【００２１】（実施の形態２）本発明の第２実施形態で
は、多結晶Ｓｉ層、多結晶Ｇｅ層の選択エッチングを行
うことなく、触媒金属を含まない良質の多結晶Ｓｉ
０．７Ｇｅ０．３薄膜を得る製造方法について説明す
る。図２は本発明の第２実施形態における半導体薄膜の
製造工程図であって、（ａ）はＳｉ基板上に形成した絶
縁膜としてのＳｉＯ２膜上に非晶質半導体薄膜としての
ヘテロ非晶質の多層膜を形成する工程を示す図、（ｂ）
は堆積したヘテロ非晶質の多層膜を固相成長させ、多結
晶Ｓｉ層、多結晶Ｇｅ層、多結晶Ｓｉ０．７Ｇｅ０．３
層を得る工程を示す図である。
は、多結晶Ｓｉ層、多結晶Ｇｅ層の選択エッチングを行
うことなく、触媒金属を含まない良質の多結晶Ｓｉ
０．７Ｇｅ０．３薄膜を得る製造方法について説明す
る。図２は本発明の第２実施形態における半導体薄膜の
製造工程図であって、（ａ）はＳｉ基板上に形成した絶
縁膜としてのＳｉＯ２膜上に非晶質半導体薄膜としての
ヘテロ非晶質の多層膜を形成する工程を示す図、（ｂ）
は堆積したヘテロ非晶質の多層膜を固相成長させ、多結
晶Ｓｉ層、多結晶Ｇｅ層、多結晶Ｓｉ０．７Ｇｅ０．３
層を得る工程を示す図である。
【００２２】図２（ａ）に示すように表面に絶縁膜とし
てのＳｉＯ２膜２を有するＳｉ基板１の一部に触媒金属
としてのＮｉ６（厚さ：５ｎｍ程度）を堆積した試料
を、分子線成長装置またはスパッタリング装置に導入
し、非晶質Ｓｉ層５（厚さ：３０ｎｍ）、非晶質Ｇｅ層
４（厚さ：３０ｎｍ）、非晶質Ｓｉ０．７Ｇｅ０．３層
３（厚さ：３０ｎｍ）を多層に形成する。
てのＳｉＯ２膜２を有するＳｉ基板１の一部に触媒金属
としてのＮｉ６（厚さ：５ｎｍ程度）を堆積した試料
を、分子線成長装置またはスパッタリング装置に導入
し、非晶質Ｓｉ層５（厚さ：３０ｎｍ）、非晶質Ｇｅ層
４（厚さ：３０ｎｍ）、非晶質Ｓｉ０．７Ｇｅ０．３層
３（厚さ：３０ｎｍ）を多層に形成する。
【００２３】次に、図２（ｂ）に示すように、試料を真
空装置あるいは不活性ガス（窒素やアルゴン等）を流し
た電気炉に入れ、５００℃で２時間の熱処理を行うこと
により、堆積したヘテロ非晶質の多層膜を固相成長さ
せ、多結晶Ｓｉ０．７Ｇｅ０． ３層３ａ（厚さ：３０ｎ
ｍ）、多結晶Ｇｅ層４ａ（厚さ：３０ｎｍ）、多結晶Ｓ
ｉ層５ａ（厚さ：３０ｎｍ）を得る。
空装置あるいは不活性ガス（窒素やアルゴン等）を流し
た電気炉に入れ、５００℃で２時間の熱処理を行うこと
により、堆積したヘテロ非晶質の多層膜を固相成長さ
せ、多結晶Ｓｉ０．７Ｇｅ０． ３層３ａ（厚さ：３０ｎ
ｍ）、多結晶Ｇｅ層４ａ（厚さ：３０ｎｍ）、多結晶Ｓ
ｉ層５ａ（厚さ：３０ｎｍ）を得る。
【００２４】この場合、非晶質ヘテロ構造の多結晶化
は、 （１）最下層の非晶質Ｓｉ層５が、Ｎｉ６とシリサイド
反応（触媒金属誘起固相成長）し、多結晶Ｓｉ層５ａに
変化する。 （２）非晶質Ｇｅ層４が、触媒金属誘起固相成長した多
結晶Ｓｉ層５ａを結晶成長の種として固相成長する。 （３）多結晶Ｓｉ層５ａ内部を熱的に拡散したＮｉ６原
子が、多結晶Ｇｅ層４ａによって拡散を阻止される。 （４）非晶質Ｓｉ０．７Ｇｅ０．３層３が、多結晶Ｇｅ
層４ａを結晶成長の種として固相成長する。ことにより
行われる。
は、 （１）最下層の非晶質Ｓｉ層５が、Ｎｉ６とシリサイド
反応（触媒金属誘起固相成長）し、多結晶Ｓｉ層５ａに
変化する。 （２）非晶質Ｇｅ層４が、触媒金属誘起固相成長した多
結晶Ｓｉ層５ａを結晶成長の種として固相成長する。 （３）多結晶Ｓｉ層５ａ内部を熱的に拡散したＮｉ６原
子が、多結晶Ｇｅ層４ａによって拡散を阻止される。 （４）非晶質Ｓｉ０．７Ｇｅ０．３層３が、多結晶Ｇｅ
層４ａを結晶成長の種として固相成長する。ことにより
行われる。
【００２５】この結果、触媒金属としてのＮｉ６を最下
層に配置し、下から上へと結晶成長を順次誘起すること
で、トランジスタ等のデバイスを作り込む多結晶Ｓｉ
０．７Ｇｅ０．３層３ａをヘテロ構造の最上層に形成す
ることが可能となる。
層に配置し、下から上へと結晶成長を順次誘起すること
で、トランジスタ等のデバイスを作り込む多結晶Ｓｉ
０．７Ｇｅ０．３層３ａをヘテロ構造の最上層に形成す
ることが可能となる。
【００２６】（実施の形態３）本発明の第３実施形態で
は、多結晶Ｓｉ層、多結晶Ｇｅ層の選択エッチングを行
うことなく、絶縁膜の直上に触媒金属を含まない良質の
多結晶Ｓｉ０．７Ｇｅ ０．３薄膜を得る製造方法につい
て説明する。図３は本発明の第３実施形態における半導
体薄膜の製造工程図であって、（ａ）はＳｉ基板上に形
成した絶縁膜としてのＳｉＯ２膜上に非晶質半導体薄膜
としてのヘテロ非晶質の多層膜を形成する工程を示す
図、（ｂ）は堆積したヘテロ非晶質の多層膜を固相成長
させ、多結晶Ｓｉ層、多結晶Ｇｅ層、多結晶Ｓｉ０．７
Ｇｅ０．３層を得る工程を示す図である。
は、多結晶Ｓｉ層、多結晶Ｇｅ層の選択エッチングを行
うことなく、絶縁膜の直上に触媒金属を含まない良質の
多結晶Ｓｉ０．７Ｇｅ ０．３薄膜を得る製造方法につい
て説明する。図３は本発明の第３実施形態における半導
体薄膜の製造工程図であって、（ａ）はＳｉ基板上に形
成した絶縁膜としてのＳｉＯ２膜上に非晶質半導体薄膜
としてのヘテロ非晶質の多層膜を形成する工程を示す
図、（ｂ）は堆積したヘテロ非晶質の多層膜を固相成長
させ、多結晶Ｓｉ層、多結晶Ｇｅ層、多結晶Ｓｉ０．７
Ｇｅ０．３層を得る工程を示す図である。
【００２７】図３（ａ）に示すように表面に絶縁膜とし
てのＳｉＯ２膜２を有するＳｉ基板１上に非晶質Ｓｉ
０．７Ｇｅ０．３層３（厚さ：３０ｎｍ）、非晶質Ｇｅ
層４（厚さ：３０ｎｍ）、非晶質Ｓｉ層５（厚さ：３０
ｎｍ）、触媒金属としてのＮｉ６（厚さ：５ｎｍ程度）
を多層かつ階段状に形成する。なお、この階段構造は、
第１層の非晶質Ｓｉ０．７Ｇｅ０．３層３を形成後、そ
の表面の一部分を絶縁膜で覆い、非晶質Ｇｅ層４、非晶
質Ｓｉ層５、Ｎｉ６を多層積層して、最終的に絶縁膜を
リフトオフ法で除去することで形成される。あるいは、
非晶質Ｓｉ０．７Ｇｅ０．３層３、非晶質Ｇｅ層４、非
晶質Ｓｉ層５、Ｎｉ６を順次堆積し、多層ヘテロ構造を
形成した後、最終的に所望の領域以外の領域を選択的に
エッチングしても良い。
てのＳｉＯ２膜２を有するＳｉ基板１上に非晶質Ｓｉ
０．７Ｇｅ０．３層３（厚さ：３０ｎｍ）、非晶質Ｇｅ
層４（厚さ：３０ｎｍ）、非晶質Ｓｉ層５（厚さ：３０
ｎｍ）、触媒金属としてのＮｉ６（厚さ：５ｎｍ程度）
を多層かつ階段状に形成する。なお、この階段構造は、
第１層の非晶質Ｓｉ０．７Ｇｅ０．３層３を形成後、そ
の表面の一部分を絶縁膜で覆い、非晶質Ｇｅ層４、非晶
質Ｓｉ層５、Ｎｉ６を多層積層して、最終的に絶縁膜を
リフトオフ法で除去することで形成される。あるいは、
非晶質Ｓｉ０．７Ｇｅ０．３層３、非晶質Ｇｅ層４、非
晶質Ｓｉ層５、Ｎｉ６を順次堆積し、多層ヘテロ構造を
形成した後、最終的に所望の領域以外の領域を選択的に
エッチングしても良い。
【００２８】次に、図３（ｂ）に示すように、試料を真
空装置あるいは不活性ガス（窒素やアルゴン等）を流し
た電気炉に入れ、５００℃で２時間の熱処理を行うこと
により、堆積したヘテロ非晶質の多層膜を固相成長さ
せ、多結晶Ｓｉ層５ａ（厚さ：３０ｎｍ）、多結晶Ｇｅ
層４ａ（厚さ：３０ｎｍ）、多結晶Ｓｉ０．７Ｇｅ０．
３層３ａ（厚さ：３０ｎｍ）を得る。
空装置あるいは不活性ガス（窒素やアルゴン等）を流し
た電気炉に入れ、５００℃で２時間の熱処理を行うこと
により、堆積したヘテロ非晶質の多層膜を固相成長さ
せ、多結晶Ｓｉ層５ａ（厚さ：３０ｎｍ）、多結晶Ｇｅ
層４ａ（厚さ：３０ｎｍ）、多結晶Ｓｉ０．７Ｇｅ０．
３層３ａ（厚さ：３０ｎｍ）を得る。
【００２９】この場合、非晶質ヘテロ構造の多結晶化
は、 （１）最上層の非晶質Ｓｉ層５が、Ｎｉ６とシリサイド
反応（触媒金属誘起固相成長）し、多結晶Ｓｉ層５ａに
変化する。 （２）非晶質Ｇｅ層４が、触媒金属誘起固相成長した多
結晶Ｓｉ層５ａを結晶成長の種として固相成長する。 （３）多結晶Ｓｉ層５ａ内部を熱的に拡散したＮｉ６原
子が、多結晶Ｇｅ層４ａによって拡散を阻止される。 （４）非晶質Ｓｉ０．７Ｇｅ０．３層３が、多結晶Ｇｅ
層４ａを結晶成長の種として、最初は縦方向に固相成長
し、次いで横方向に固相成長する。ことにより行われ
る。
は、 （１）最上層の非晶質Ｓｉ層５が、Ｎｉ６とシリサイド
反応（触媒金属誘起固相成長）し、多結晶Ｓｉ層５ａに
変化する。 （２）非晶質Ｇｅ層４が、触媒金属誘起固相成長した多
結晶Ｓｉ層５ａを結晶成長の種として固相成長する。 （３）多結晶Ｓｉ層５ａ内部を熱的に拡散したＮｉ６原
子が、多結晶Ｇｅ層４ａによって拡散を阻止される。 （４）非晶質Ｓｉ０．７Ｇｅ０．３層３が、多結晶Ｇｅ
層４ａを結晶成長の種として、最初は縦方向に固相成長
し、次いで横方向に固相成長する。ことにより行われ
る。
【００３０】この結果、トランジスタ等のデバイスを作
り込む多結晶Ｓｉ０．７Ｇｅ０．３層３ａを絶縁膜とし
てのＳｉＯ２膜２の直上に形成することが可能となる。
り込む多結晶Ｓｉ０．７Ｇｅ０．３層３ａを絶縁膜とし
てのＳｉＯ２膜２の直上に形成することが可能となる。
【００３１】なお、上記第１〜第３実施形態において、
Ｓｉ基板上に形成する絶縁膜として、Ｓｉ３Ｎ４膜等を
用いることも可能である。さらに、絶縁膜およびＳｉ基
板に代えてガラス基板を用い、このガラス基板上に上記
と同様に半導体薄膜を製造することも可能である。
Ｓｉ基板上に形成する絶縁膜として、Ｓｉ３Ｎ４膜等を
用いることも可能である。さらに、絶縁膜およびＳｉ基
板に代えてガラス基板を用い、このガラス基板上に上記
と同様に半導体薄膜を製造することも可能である。
【００３２】また、第１〜第３実施形態では、触媒金属
／非晶質Ｓｉ／非晶質Ｇｅ／非晶質Ｓｉ０．７Ｇｅ
０．３の構造を例に取って説明したが、非晶質Ｇｅ以外
に非晶質Ｃも成長転写層となりうる。また、非晶質Ｓｉ
０．７Ｇｅ０．３層は、非晶質Ｓｉ１−Ｘ−ＹＧｅＸＣ
Ｙ層（０≦Ｘ＋Ｙ≦１）とすることができる。すなわ
ち、非晶質Ｓｉ、非晶質ＳｉＧｅや非晶質ＳｉＧｅＣ等
も成長転写層を結晶成長の種として固相成長しうる。し
たがって、成長転写層としては非晶質Ｇｅ以外に非晶質
Ｃも用いることができる。さらに、成長転写層を結晶成
長の種として多結晶Ｓｉ、多結晶ＳｉＧｅや多結晶Ｓｉ
ＧｅＣ等を形成することが可能であることは言うまでも
ない。また、第１〜第３実施形態では、触媒金属として
Ｎｉを例に取って説明したが、Ｐｄ，Ｓｂ，Ｔｉ，Ａ
ｌ，Ａｕ等も触媒金属として用いることができることは
言うまでもない。
／非晶質Ｓｉ／非晶質Ｇｅ／非晶質Ｓｉ０．７Ｇｅ
０．３の構造を例に取って説明したが、非晶質Ｇｅ以外
に非晶質Ｃも成長転写層となりうる。また、非晶質Ｓｉ
０．７Ｇｅ０．３層は、非晶質Ｓｉ１−Ｘ−ＹＧｅＸＣ
Ｙ層（０≦Ｘ＋Ｙ≦１）とすることができる。すなわ
ち、非晶質Ｓｉ、非晶質ＳｉＧｅや非晶質ＳｉＧｅＣ等
も成長転写層を結晶成長の種として固相成長しうる。し
たがって、成長転写層としては非晶質Ｇｅ以外に非晶質
Ｃも用いることができる。さらに、成長転写層を結晶成
長の種として多結晶Ｓｉ、多結晶ＳｉＧｅや多結晶Ｓｉ
ＧｅＣ等を形成することが可能であることは言うまでも
ない。また、第１〜第３実施形態では、触媒金属として
Ｎｉを例に取って説明したが、Ｐｄ，Ｓｂ，Ｔｉ，Ａ
ｌ，Ａｕ等も触媒金属として用いることができることは
言うまでもない。
【００３３】
【発明の効果】本発明では、非晶質半導体薄膜を、触媒
金属に直に接触させて熱処理により多結晶化させるシリ
サイド反応層と、高品質な多結晶半導体を形成すること
を目的とする固相成長層と、シリサイド反応層と固相成
長層との間に介在してシリサイド反応層から固相成長層
への触媒金属の拡散を阻止するとともにシリサイド反応
層の熱的核成長を固相成長層へ転写する成長転写層との
３層以上として熱処理することで、固相成長層において
金属元素を含まない高品質な多結晶半導体を形成した半
導体薄膜が得られる。
金属に直に接触させて熱処理により多結晶化させるシリ
サイド反応層と、高品質な多結晶半導体を形成すること
を目的とする固相成長層と、シリサイド反応層と固相成
長層との間に介在してシリサイド反応層から固相成長層
への触媒金属の拡散を阻止するとともにシリサイド反応
層の熱的核成長を固相成長層へ転写する成長転写層との
３層以上として熱処理することで、固相成長層において
金属元素を含まない高品質な多結晶半導体を形成した半
導体薄膜が得られる。
【００３４】すなわち、本発明によって、触媒金属誘起
固相成長法が抜本的に改良され、絶縁膜やガラス等の非
晶質材料上において、金属汚染のない大粒径多結晶Ｓｉ
薄膜、大粒径多結晶ＳｉＧｅ薄膜や大粒径多結晶ＳｉＧ
ｅＣ薄膜等の形成が５００℃以下の低温度で可能とな
る。この結果、液晶フラットパネルディスプレイの高精
細化、ＵＬＳＩの高度化およびＵＬＳＩやディスプレイ
等の異種システムを統合したシステム・イン・ディスプ
レイを実現することが可能となる。
固相成長法が抜本的に改良され、絶縁膜やガラス等の非
晶質材料上において、金属汚染のない大粒径多結晶Ｓｉ
薄膜、大粒径多結晶ＳｉＧｅ薄膜や大粒径多結晶ＳｉＧ
ｅＣ薄膜等の形成が５００℃以下の低温度で可能とな
る。この結果、液晶フラットパネルディスプレイの高精
細化、ＵＬＳＩの高度化およびＵＬＳＩやディスプレイ
等の異種システムを統合したシステム・イン・ディスプ
レイを実現することが可能となる。
【図１】 本発明の第１実施形態における半導体薄膜の
製造工程図である。
製造工程図である。
【図２】 本発明の第２実施形態における半導体薄膜の
製造工程図である。
製造工程図である。
【図３】 本発明の第３実施形態における半導体薄膜の
製造工程図である。
製造工程図である。
１ Ｓｉ基板
２ ＳｉＯ２膜
３ 非晶質Ｓｉ０．７Ｇｅ０．３層
３ａ 多結晶Ｓｉ０．７Ｇｅ０．３層
４ 非晶質Ｇｅ層
４ａ 多結晶Ｇｅ層
５ 非晶質Ｓｉ層
５ａ 多結晶Ｓｉ層
６ Ｎｉ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H092 JA24 KA04 KA05 MA05 MA17
MA29 NA25
5F052 AA02 AA17 DA01 DA03 DB06
DB07 EA02 EA13 EA16 FA06
JA01
5F110 AA01 AA17 BB01 BB02 DD02
DD05 DD13 DD14 GG01 GG13
GG25 GG42 GG43 PP01 PP13
PP22 PP23 PP31 PP34 QQ14
Claims (2)
- 【請求項１】 絶縁膜上に形成した非晶質半導体薄膜上
に触媒金属を付着して熱処理する半導体薄膜の製造方法
において、 前記非晶質半導体薄膜を、前記触媒金属に直に接触させ
て熱処理により多結晶化させるシリサイド反応層と、高
品質な多結晶半導体を形成することを目的とする固相成
長層と、前記シリサイド反応層と固相成長層との間に介
在して前記シリサイド反応層から固相成長層への前記触
媒金属の拡散を阻止するとともに前記シリサイド反応層
の熱的核成長を前記固相成長層へ転写する成長転写層と
の３層以上として熱処理することを特徴とする半導体薄
膜の製造方法。 - 【請求項２】 前記シリサイド反応層が非晶質Ｓｉ、前
記成長転写層が非晶質Ｇｅまたは非晶質Ｃ、前記固相成
長層が非晶質Ｓｉ、非晶質ＳｉＧｅまたは非晶質ＳｉＧ
ｅＣである請求項１記載の半導体薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002002848A JP2003203864A (ja) | 2002-01-09 | 2002-01-09 | 半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002002848A JP2003203864A (ja) | 2002-01-09 | 2002-01-09 | 半導体薄膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003203864A true JP2003203864A (ja) | 2003-07-18 |
Family
ID=27642595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002002848A Pending JP2003203864A (ja) | 2002-01-09 | 2002-01-09 | 半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003203864A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010510656A (ja) * | 2006-11-15 | 2010-04-02 | サンディスク スリーディー，エルエルシー | 誘電性アンチヒューズと直列にシリサイドに隣接して結晶化されたｐ−ｉ−ｎダイオードおよびその形成方法 |
| KR101333797B1 (ko) | 2012-05-10 | 2013-11-29 | 주승기 | 실리사이드 씨드 유도 측면 결정화를 이용한 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법 |
| JP2014154765A (ja) * | 2013-02-12 | 2014-08-25 | Nagoya Univ | 半導体結晶、その製造方法、及び多層膜構造体 |
-
2002
- 2002-01-09 JP JP2002002848A patent/JP2003203864A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010510656A (ja) * | 2006-11-15 | 2010-04-02 | サンディスク スリーディー，エルエルシー | 誘電性アンチヒューズと直列にシリサイドに隣接して結晶化されたｐ−ｉ−ｎダイオードおよびその形成方法 |
| KR101333797B1 (ko) | 2012-05-10 | 2013-11-29 | 주승기 | 실리사이드 씨드 유도 측면 결정화를 이용한 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법 |
| JP2014154765A (ja) * | 2013-02-12 | 2014-08-25 | Nagoya Univ | 半導体結晶、その製造方法、及び多層膜構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3580473B2 (ja) | アモルファス膜の結晶化方法および薄膜トランジスタ | |
| JP4026182B2 (ja) | 半導体装置の製造方法、および電子機器の製造方法 | |
| US6784455B2 (en) | Single crystal TFT from continuous transition metal delivery method | |
| KR100473996B1 (ko) | 비정질 실리콘의 결정화 방법 | |
| US8088676B2 (en) | Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom | |
| JPH1197710A (ja) | アモルファス膜の結晶化方法および薄膜トランジスタ | |
| JPH10291897A (ja) | 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、およびその方法によって形成される液晶ディスプレイ | |
| US20100041214A1 (en) | Single crystal substrate and method of fabricating the same | |
| JP3999138B2 (ja) | 半導体装置の製造方法、表示装置の製造方法、および電子機器の製造方法 | |
| JP4511092B2 (ja) | 半導体素子の製造方法 | |
| JPH11354449A (ja) | 選択サイトの金属誘導型連続的結晶化膜およびその結晶化方法 | |
| JPH03292741A (ja) | 半導体装置の製造方法 | |
| JPH113860A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10173196A (ja) | 半導体装置およびその製造方法 | |
| JP3924828B2 (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
| JP2003203864A (ja) | 半導体薄膜の製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JP3981532B2 (ja) | 半導体装置の製造方法 | |
| JP3203652B2 (ja) | 半導体薄膜の製造方法 | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| US20110223748A1 (en) | Method for phase transition of amorphous material | |
| KR19990023052A (ko) | 비정질 막을 결정화하는 방법 | |
| US20020197829A1 (en) | Method of manufacturing polycrystalline film and semiconductor device | |
| KR100366960B1 (ko) | 실리콘 결정화 방법 |