JPS59181648A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59181648A JPS59181648A JP5605783A JP5605783A JPS59181648A JP S59181648 A JPS59181648 A JP S59181648A JP 5605783 A JP5605783 A JP 5605783A JP 5605783 A JP5605783 A JP 5605783A JP S59181648 A JPS59181648 A JP S59181648A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- bpsg
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に１関し、特に配線の断
切れを防止するためＶＣ表面を」ｌ坦イヒした半導体装
置の製造方法に関するＯ 〔発明の技術的背景とその問題点〕 従来、表面を平坦化した半導体装ｇｔｄ、ｚ ｆ’Ｊえ
ば第１図（ａル（ｂ）に示す如く製造さ九ているＯｌず
、例えばＳｔ基板１上に熱酸イヒ膜２を形成した後、こ
の熱酸化膜２上の所定箇所に多結晶シリコンからなる配
線３を形成する。つついて、全面にＣｖＤ−８ｉＯ２膜
４、ホウ素−リンケイ酸ガラゑ膜（ＢＰＳＧ膜）５を順
次形成する（第１図（ａ）図示）。欠いで、熱処理を施
してＢＰＳＧ膜５を溶融し、表面がなだらかなりＰＳＧ
膜５１を形成して１丘導体装置を製造する（第１図（ｂ
）図示）。
切れを防止するためＶＣ表面を」ｌ坦イヒした半導体装
置の製造方法に関するＯ 〔発明の技術的背景とその問題点〕 従来、表面を平坦化した半導体装ｇｔｄ、ｚ ｆ’Ｊえ
ば第１図（ａル（ｂ）に示す如く製造さ九ているＯｌず
、例えばＳｔ基板１上に熱酸イヒ膜２を形成した後、こ
の熱酸化膜２上の所定箇所に多結晶シリコンからなる配
線３を形成する。つついて、全面にＣｖＤ−８ｉＯ２膜
４、ホウ素−リンケイ酸ガラゑ膜（ＢＰＳＧ膜）５を順
次形成する（第１図（ａ）図示）。欠いで、熱処理を施
してＢＰＳＧ膜５を溶融し、表面がなだらかなりＰＳＧ
膜５１を形成して１丘導体装置を製造する（第１図（ｂ
）図示）。
しかしながら、前述した製造方法に、【れば、第１図（
ｂ）に示す如く配線３上にＣＶＤ −Ｓ ｉＯ２膜４．
１３ＰＳＧ膜５′が存在するため、配線３とコンタクト
をとる場合、コンタクト穴の深さく１）とコンタクト径
（φ）の比（１／φ）か、ＣＶＤ −Ｓ ｓ Ｏ２膜４
たけしか用いない場合と比べて太きくなる。し／ζカ）
つて、第２図に示す如くコンタクトがとシにくくなる欠
点があった。
ｂ）に示す如く配線３上にＣＶＤ −Ｓ ｉＯ２膜４．
１３ＰＳＧ膜５′が存在するため、配線３とコンタクト
をとる場合、コンタクト穴の深さく１）とコンタクト径
（φ）の比（１／φ）か、ＣＶＤ −Ｓ ｓ Ｏ２膜４
たけしか用いない場合と比べて太きくなる。し／ζカ）
つて、第２図に示す如くコンタクトがとシにくくなる欠
点があった。
また、他の半導体装置の製造方法としては、第３図（、
）〜（ｃ）に示す方法が知られている。ｌず、常法によ
シＳｉ基板ｌ上に熱酸化膜２を形成し、この熱酸化膜２
上に多結晶シリコンからなる配線６，６を形成する。つ
づいて、全面にＣＶＤ −８ｉＱ ２膜７、ＢＰＳＧ膜
８を順次形成した後１前記ＢＰＳＧ膜８上に該ＢＰＳＧ
膜８とはは等しい選択比を有したン、ｌトレジスト膜９
を形成して表面を平坦化する（第３図（ａ）図示）。次
いで、反応性イオンエツチング（ＲＩＥ ）にょシ１．
前ム己フォトレジ、： ） Ｐｂ％９．！：ＢＰＳＧ膜
８を所定深さ１でエツチング除去する（第３図（ｂ）図
示）。更に、残存するフォトレノ７ト股９を除去し、表
面が平坦な半尋体装餘を製造する（第３図（ｃ）図示）
。しかしながら、こうした製造方法によれば、ＢＰｓＧ
膜８とほぼ等しい選択比を有するフォトレジスト膜９を
選択することが困難である。！、た、最終的なａ ［ｔ
ｌｊ形状は、配線６，６、ＣＶＤ −Ｓ ｒ ０２膜２
及びＢＰＳＧ膜８の夫々の厚み、配線５．６間の距離、
フォトレジスト膜の種類に大きな影響を受けるため、実
用性に欠ける。
）〜（ｃ）に示す方法が知られている。ｌず、常法によ
シＳｉ基板ｌ上に熱酸化膜２を形成し、この熱酸化膜２
上に多結晶シリコンからなる配線６，６を形成する。つ
づいて、全面にＣＶＤ −８ｉＱ ２膜７、ＢＰＳＧ膜
８を順次形成した後１前記ＢＰＳＧ膜８上に該ＢＰＳＧ
膜８とはは等しい選択比を有したン、ｌトレジスト膜９
を形成して表面を平坦化する（第３図（ａ）図示）。次
いで、反応性イオンエツチング（ＲＩＥ ）にょシ１．
前ム己フォトレジ、： ） Ｐｂ％９．！：ＢＰＳＧ膜
８を所定深さ１でエツチング除去する（第３図（ｂ）図
示）。更に、残存するフォトレノ７ト股９を除去し、表
面が平坦な半尋体装餘を製造する（第３図（ｃ）図示）
。しかしながら、こうした製造方法によれば、ＢＰｓＧ
膜８とほぼ等しい選択比を有するフォトレジスト膜９を
選択することが困難である。！、た、最終的なａ ［ｔ
ｌｊ形状は、配線６，６、ＣＶＤ −Ｓ ｒ ０２膜２
及びＢＰＳＧ膜８の夫々の厚み、配線５．６間の距離、
フォトレジスト膜の種類に大きな影響を受けるため、実
用性に欠ける。
本発明は上記事情に鑑みてなされたもので、表面を平坦
化して配線の断切れを阻止し得る半導体装置の製造方法
を提供することを目的とするものである。
化して配線の断切れを阻止し得る半導体装置の製造方法
を提供することを目的とするものである。
本発明は、半導体基体上に第１の絶縁膜を介して急峻な
段差部を有する配線を形成した後、全面に第２の絶縁膜
、低温溶融性被膜を順次形成し、しかる後前記被膜を前
記配線に対応する前記第２の絶縁膜の少なくとも側壁に
残存させ、更に残存した被膜を溶融することによって、
表面を平坦化させ、配線の断切れを防止するものである
。
段差部を有する配線を形成した後、全面に第２の絶縁膜
、低温溶融性被膜を順次形成し、しかる後前記被膜を前
記配線に対応する前記第２の絶縁膜の少なくとも側壁に
残存させ、更に残存した被膜を溶融することによって、
表面を平坦化させ、配線の断切れを防止するものである
。
以下、本発明の一実施例を第４図（ａ）〜゛（Ｃ）を診
照して説明する。
照して説明する。
電ず、牛砺体基体としてのｐ型のＳｔ基板１１上に厚さ
約１０００ｉの熱ｋｚ化膜１２を形成した後、この熱酸
化ｌＮｌ２上にＣＶＤ法により厚さ約４０００Ｘの多結
晶シリコン層（図示せず）を形成し、パターニングして
配線１３を形成した。
約１０００ｉの熱ｋｚ化膜１２を形成した後、この熱酸
化ｌＮｌ２上にＣＶＤ法により厚さ約４０００Ｘの多結
晶シリコン層（図示せず）を形成し、パターニングして
配線１３を形成した。
つづいて、常圧ＣＶＤにょシ全面に厚さ約３０００Ｘの
Ｓ ｚ Ｏ２脱１４、低温溶融性被膜としての厚さ約８
０００ ＡｔＤＢＰ５Ｇ ｆｙＡ ７５ ヲＪｆＡｔｌ
形Ｗ シｆｃ （Ｍ ４図（、）図示〕。なお、ＢＰＳ
Ｇ映１５中のボロン及びリンの濃度は、夫々約２ Ｘ
ｌ ０２１（ｍ−１であった。次イテ、ＣＦ３Ｂ、 ト
ｃｔ２−ｘｘ雰１ｉ１３気−ｃ、ＲＩＥ Ｋ ｊ 、０
前配ＢＰＳＧ 膜１５ ′ｆＬｓｉｏ２膜１４ ）Ｄ面
が露出するｌでエツチング除去した。この精米、Ｒ’ｌ
Ｊ配配線Ｊ３に対応する５ｉｎ２Ｎ１４ ノＩｔｌＪ壁
にのみＢＰＳＧＭ７５／が存在しｌζＣ＃ｉ！ ４図（
ｂ）図示〕。なお、この工程において、ＲＩＥに代って
イオンミリング等の異方性エツチングを行なって＠ｌ壁
にＢＰＳＧ膜を残存させでもよめ。更に、約９００℃、
２０分同熱処理をＯａＩして残存したＢＰＳＧ膜１５′
を浴融し’Ｃ７＋：だらかなりｐｓａ膜１６′ｆｔ形成
し１．半導体装置を製造する（第４図（ｃ）図示）。
Ｓ ｚ Ｏ２脱１４、低温溶融性被膜としての厚さ約８
０００ ＡｔＤＢＰ５Ｇ ｆｙＡ ７５ ヲＪｆＡｔｌ
形Ｗ シｆｃ （Ｍ ４図（、）図示〕。なお、ＢＰＳ
Ｇ映１５中のボロン及びリンの濃度は、夫々約２ Ｘ
ｌ ０２１（ｍ−１であった。次イテ、ＣＦ３Ｂ、 ト
ｃｔ２−ｘｘ雰１ｉ１３気−ｃ、ＲＩＥ Ｋ ｊ 、０
前配ＢＰＳＧ 膜１５ ′ｆＬｓｉｏ２膜１４ ）Ｄ面
が露出するｌでエツチング除去した。この精米、Ｒ’ｌ
Ｊ配配線Ｊ３に対応する５ｉｎ２Ｎ１４ ノＩｔｌＪ壁
にのみＢＰＳＧＭ７５／が存在しｌζＣ＃ｉ！ ４図（
ｂ）図示〕。なお、この工程において、ＲＩＥに代って
イオンミリング等の異方性エツチングを行なって＠ｌ壁
にＢＰＳＧ膜を残存させでもよめ。更に、約９００℃、
２０分同熱処理をＯａＩして残存したＢＰＳＧ膜１５′
を浴融し’Ｃ７＋：だらかなりｐｓａ膜１６′ｆｔ形成
し１．半導体装置を製造する（第４図（ｃ）図示）。
しかして、本発明によれば、熱酸化膜Ｉ２上の配線１３
を含む全面にＳ １０２膜１４、ＢＰＳＣ膜１５全１５
形成した後、ＲＩＥにょシ前記配線１３に対応する５Ｉ
０２膜１４の側壁にのみＢＰＳＧ膜１５′を残存させ、
更に熱処理を施してなだらかなりＰＳＧ膜１６を形成で
きるため、表面全体をなだらかにできる。したがって、
ＢＰＳＧ膜１６全１６５ｉ０２膜、７４上に２層目の配
線を形成した場合、前記配線１３の段差部での断切ｎを
防止できる。
を含む全面にＳ １０２膜１４、ＢＰＳＣ膜１５全１５
形成した後、ＲＩＥにょシ前記配線１３に対応する５Ｉ
０２膜１４の側壁にのみＢＰＳＧ膜１５′を残存させ、
更に熱処理を施してなだらかなりＰＳＧ膜１６を形成で
きるため、表面全体をなだらかにできる。したがって、
ＢＰＳＧ膜１６全１６５ｉ０２膜、７４上に２層目の配
線を形成した場合、前記配線１３の段差部での断切ｎを
防止できる。
また、第１図（ｂ）図示の従来の半導体装置と比べ、配
線１３とのコンタクト領域には８１０２ ｋ１４のみし
か存在しないため、コンタクト穴の深ざが従来よシも浅
くなシ、コンタクトがとシやすくなる。しかも、第４図
（ｂ）に示す如く、ＲＩＥによシ配線１３に対応する５
１０２膜１４の側壁にわずかなりＰＳＧ膜１５′を残存
するだけであるため、低温かつ短時ｍ］でなだらかなり
ＰＳＧ膜１６を形成でき、素子特性への悪影響を低減で
きる。
線１３とのコンタクト領域には８１０２ ｋ１４のみし
か存在しないため、コンタクト穴の深ざが従来よシも浅
くなシ、コンタクトがとシやすくなる。しかも、第４図
（ｂ）に示す如く、ＲＩＥによシ配線１３に対応する５
１０２膜１４の側壁にわずかなりＰＳＧ膜１５′を残存
するだけであるため、低温かつ短時ｍ］でなだらかなり
ＰＳＧ膜１６を形成でき、素子特性への悪影響を低減で
きる。
更に、第３図（ａ）〜（ｃ）の従来の製造方法の如く、
フォトレジスト膜を用することに起因するＢＰＳＧ膜と
の選択比の問題等を回避できる。
フォトレジスト膜を用することに起因するＢＰＳＧ膜と
の選択比の問題等を回避できる。
なお、土ｄピ実施例では、ｌＪ−目の配線の材料として
多結晶シリコンを用いたが、これに限らず、例えばＷ
＋ Ｍｏ等の高融点金属あるいはＭｏ５ｔ等を用いても
よい。
多結晶シリコンを用いたが、これに限らず、例えばＷ
＋ Ｍｏ等の高融点金属あるいはＭｏ５ｔ等を用いても
よい。
上記実施例では、低温浴融性破膜としてＢＰＳＧ膜を用
いたが、これに限らず、例えばリン・ケイ酸ガラス膜等
の低温で溶融できるもの なら全てよい。
いたが、これに限らず、例えばリン・ケイ酸ガラス膜等
の低温で溶融できるもの なら全てよい。
上記実施例では、ＢＰＳＧ膜を配線に対応するＳｉＯ２
膜の側壁に残存させる場合について述べたが、これに眠
らず、例えば第５図に示す如く、Ｓ １０２膜１４の側
壁にＢＰＳＧ膜１５’を残存するとともに、その他の領
域に厚さ１００ＯＸ程度の薄いＢＰＳＧ膜１７全１７す
る場合でも上記実施例とほぼ同様な効果を期待できる。
膜の側壁に残存させる場合について述べたが、これに眠
らず、例えば第５図に示す如く、Ｓ １０２膜１４の側
壁にＢＰＳＧ膜１５’を残存するとともに、その他の領
域に厚さ１００ＯＸ程度の薄いＢＰＳＧ膜１７全１７す
る場合でも上記実施例とほぼ同様な効果を期待できる。
上記実施例では、ｐ型のｓｉ基板上に熱酸化膜を介して
配線を形成した場合について述べ／ζが、これに限らず
、丈ファイア等の絶縁性基板上の半導体層上に熱酸化膜
を介して配線を形成してもよい。
配線を形成した場合について述べ／ζが、これに限らず
、丈ファイア等の絶縁性基板上の半導体層上に熱酸化膜
を介して配線を形成してもよい。
以上詳述した如く本発明によｎば、配線の断切れを阻止
し得る信頼性の高い半導体装置の製造方法を提供できる
ものである。
し得る信頼性の高い半導体装置の製造方法を提供できる
ものである。
第１図（ａ）、（ｂ）は従来の半導体装置の製造方法を
工程順に示す断面図、第２図はコンタクトのとシやすさ
とコンタクト穴の深さ、コンタクト径の比との関係を示
す特性図、第３図（、）〜（ｃ）は従来の他の半導体装
置の製造方法を工程順に示す断面図、第４図（、）〜（
ｃ）は本発明の一′：＊施例を示す半導体装置の製造方
法を工程順に示す断面図、第５図は第４図（ｂ）とは異
なるＢＰＳＧ膜の残存状態を説明するための断面図であ
る。 １１・・・ｐｍのＳｒ基板（牛導体基体ン、）２・・・
熱酸化膜、１３・・・配線、１４・・・Ｓ ｉＯ２膜、
１５゜１５’ 、 １６ 、１７−ＢＰＳＧ膜（低温溶
融性Ｉｎ）。 第１図 第 ２ 図 第３図
工程順に示す断面図、第２図はコンタクトのとシやすさ
とコンタクト穴の深さ、コンタクト径の比との関係を示
す特性図、第３図（、）〜（ｃ）は従来の他の半導体装
置の製造方法を工程順に示す断面図、第４図（、）〜（
ｃ）は本発明の一′：＊施例を示す半導体装置の製造方
法を工程順に示す断面図、第５図は第４図（ｂ）とは異
なるＢＰＳＧ膜の残存状態を説明するための断面図であ
る。 １１・・・ｐｍのＳｒ基板（牛導体基体ン、）２・・・
熱酸化膜、１３・・・配線、１４・・・Ｓ ｉＯ２膜、
１５゜１５’ 、 １６ 、１７−ＢＰＳＧ膜（低温溶
融性Ｉｎ）。 第１図 第 ２ 図 第３図
Claims (3)
- （１）半導体基体上に第１の絶縁膜を介して急峻な段差
部を有する配線を形成する工程と・全面に第２の絶縁膜
、低温溶融性被膜を順次形成する工程と、前記被膜を前
記配線に対応する前記第２の絶縁膜の少なくとも側壁に
残存させる工程と１残存した被膜を溶融する工程とを具
備することを特徴とする半導体装置の製造方法。 - （２）配線の材料が多結晶シリコンからなることを特徴
とする特許請求の範囲第１項記載の半導体装置の製造方
法。 - （３）低温溶融性被膜としてリン・ケイ酸ガラス膜ある
いはホウ素−リンケイ酸ガラス膜を用いることを特徴と
する特許請求の範囲第１項記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5605783A JPS59181648A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5605783A JPS59181648A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59181648A true JPS59181648A (ja) | 1984-10-16 |
Family
ID=13016447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5605783A Pending JPS59181648A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181648A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4920075A (en) * | 1982-06-15 | 1990-04-24 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device having a lens section |
| WO1992019011A1 (en) * | 1991-04-22 | 1992-10-29 | Semiconductor Process Laboratory Co., Ltd. | Apparatus and method for manufacturing semiconductor device |
| US6013338A (en) * | 1986-09-09 | 2000-01-11 | Semiconductor Energy Laboratory Co., Ltd. | CVD apparatus |
-
1983
- 1983-03-31 JP JP5605783A patent/JPS59181648A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4920075A (en) * | 1982-06-15 | 1990-04-24 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device having a lens section |
| US6013338A (en) * | 1986-09-09 | 2000-01-11 | Semiconductor Energy Laboratory Co., Ltd. | CVD apparatus |
| WO1992019011A1 (en) * | 1991-04-22 | 1992-10-29 | Semiconductor Process Laboratory Co., Ltd. | Apparatus and method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| US3460003A (en) | Metallized semiconductor device with fired-on glaze consisting of 25-35% pbo,10-15% b2o3,5-10% al2o3,and the balance sio2 | |
| JPS59181648A (ja) | 半導体装置の製造方法 | |
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JPS62166522A (ja) | 半導体装置の製造方法 | |
| JPS60231340A (ja) | 半導体装置の製法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS63228730A (ja) | 半導体集積回路の製造方法 | |
| JPS6240743A (ja) | 半導体装置の製造方法 | |
| JPS61287246A (ja) | 半導体装置の製造方法 | |
| JPS63272050A (ja) | 半導体装置の製造方法 | |
| JPH02250320A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS6068633A (ja) | 半導体装置 | |
| JPS5870556A (ja) | 半導体装置の製造方法 | |
| JPH04340713A (ja) | 半導体装置の製造方法 | |
| JPS6262517A (ja) | 半導体装置の製造方法 | |
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JPS5951129B2 (ja) | 半導体装置の製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPH04192416A (ja) | 半導体装置およびその製造方法 | |
| JPS582069A (ja) | 半導体装置の製造方法 | |
| JPS61220461A (ja) | 半導体装置 | |
| JPH0298960A (ja) | 半導体装置の製造方法 |