FR3104811A1 - Procédé de fabrication d’un substrat RF-SOI à couche de piégeage issue d’une transformation cristalline d’une couche enterrée - Google Patents
Procédé de fabrication d’un substrat RF-SOI à couche de piégeage issue d’une transformation cristalline d’une couche enterrée Download PDFInfo
- Publication number
- FR3104811A1 FR3104811A1 FR1914563A FR1914563A FR3104811A1 FR 3104811 A1 FR3104811 A1 FR 3104811A1 FR 1914563 A FR1914563 A FR 1914563A FR 1914563 A FR1914563 A FR 1914563A FR 3104811 A1 FR3104811 A1 FR 3104811A1
- Authority
- FR
- France
- Prior art keywords
- support substrate
- layer
- substrate
- buried
- recrystallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 130
- 230000009466 transformation Effects 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000003989 dielectric material Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 11
- 239000012212 insulator Substances 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 98
- 238000000034 method Methods 0.000 claims description 40
- 238000001953 recrystallisation Methods 0.000 claims description 17
- 238000005224 laser annealing Methods 0.000 claims description 13
- 239000002344 surface layer Substances 0.000 claims description 13
- 238000005280 amorphization Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 230000008719 thickening Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 230000003313 weakening effect Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- -1 helium ions Chemical class 0.000 description 4
- 238000002310 reflectometry Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002360 explosive Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000010070 molecular adhesion Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
L’invention porte sur un procédé de fabrication d’un substrat de type semi-conducteur sur isolant pour applications radiofréquences, comprenant les étapes de collage direct d’un substrat support (1) comportant une région de piégeage de charges électriques (4) et d’un substrat donneur (5) comportant une couche mince (7) d’un matériau semi-conducteur, une ou plusieurs couches de matériau diélectrique (2) étant à l’interface ; et de report de ladite couche mince (7) sur le substrat support. La région de piégeage de charges électriques est formée par transformation cristalline d’une zone enterrée du substrat support. Figure pour l’abrégé : figure 2
Description
Le domaine de l’invention est celui des substrats de type semi-conducteur sur isolant pour applications radiofréquences. L’invention concerne plus particulièrement un procédé de fabrication d’une structure de type silicium sur isolant comprenant une couche de piégeage de charges électriques.
Dans les systèmes cellulaires et Wi-Fi, le module RF («Front End Module») est l’un des composants les plus critiques. Agissant comme une interface entre l’antenne et l’émetteur-récepteur RF, le module RF comprend des composants sensibles tels qu’un amplificateur d’antenne LNA («Low Noise Amplifier»), des amplificateurs de puissance, des commutateurs d’accord d’antenne et une unité de gestion de l’alimentation.
Pour relever des défis de conception tels que l’isolement des commutateurs linéaires et l’optimisation de l’efficacité des amplificateurs de puissance, l’industrie a mis au point des processus spécifiques pour chaque composant du module RF, conduisant ainsi la création de multiples composants et circuits intégrés.
Alors que les nouvelles normes à haute vitesse, comme la téléphonie mobile 4G et 5G, utilisent jusqu'à 40 bandes de fréquences différentes pour augmenter le débit des données, les nouveaux équipements réseau nécessitent des circuits RF supplémentaires, ce qui en augmente considérablement la taille. Cette complexité accrue nécessite de nouveaux processus à même d’offrir une plus grande flexibilité et une meilleure intégration sans compromettre les performances.
Dans ce contexte, les substrats RF-SOI (Silicium sur isolant Radio Fréquence ou «Radio-Frequency Silicon On Insulator» en anglais) permettent un niveau d’intégration élevé tout en répondant parfaitement aux exigences RF. Ainsi, parmi les substrats adaptés à l’élaboration de composants RF, on connait par exemple de WO 2005/031842 A2 les substrats à base de silicium haute résistivité comprenant un substrat support, une couche de piégeage de charges électriques (appelée couche «trap rich»), une couche diélectrique disposée sur la couche de piégeage et une couche active de semi-conducteur disposée sur la couche diélectrique.
La fabrication d’un substrat RF-SOI repose aujourd’hui sur une formation de la couche de piégeage de charges électriques par dépôt de silicium polycristallin sur le substrat support et un report de la couche active sur le substrat support selon le procédé Smart CutTM.
Une difficulté est qu’en ayant recours à un dépôt de silicium polycristallin (ou à un dépôt de silicium polycristallin suivi d’un dépôt d’oxyde ou encore à un dépôt de silicium polycristallin suivi d’une oxydation du silicium polycristallin), une rectification de surface s’avère nécessaire afin d’atteindre un niveau de rugosité compatible avec le collage de substrats. Cette rectification, généralement réalisée par polissage mécano-chimique, complexifie la fabrication des substrats RF-SOI et en augmente le coût.
Par ailleurs, lorsque le collage des substrats est réalisé selon une méthode dite inversée, i.e. avec un oxyde présent sur le substrat support collé à une surface silicium du substrat donneur, une difficulté technique tient à l’obtention d’un oxyde thermique (celui-ci étant préféré à un dépôt d'un oxyde du fait de ces meilleures caractéristiques électriques), cette difficulté étant accrue lorsque l’on cherche à disposer d’un oxyde épais. Cette difficulté est liée, d’une part, aux différentes vitesses d'oxydation entre les grains de Si ayant des orientations et des tailles différentes dans le poly-Si et, d’autre part, à l'effet des frontières de grains qui génèrent des variations d'épaisseur et une inhomogénéité de l'oxyde.
L’invention a pour objectif de proposer un procédé de fabrication d’un substrat RF-SOI qui permette de s’affranchir des inconvénients susmentionnés et d’obtenir en particulier une couche de piégeage prise en sandwich entre un substrat monocristallin et un oxyde thermique à haute qualité de surface pour le collage.
À cet effet, l’invention concerne un procédé de fabrication d’un substrat de type semi-conducteur sur isolant pour applications radiofréquences, comprenant les étapes de
collage direct d’un substrat support comportant une région de piégeage de charges électriques et d’un substrat donneur comportant une couche mince d’un matériau semi-conducteur, une ou plusieurs couches de matériau diélectrique étant à l’interface; et de report de ladite couche mince sur le substrat support.
Le procédé comprend une étape de formation de la région de piégeage de charges électriques par transformation cristalline d’une zone enterrée du substrat support.
Certains aspects préférés mais non limitatifs de ce procédé sont les suivants :
ladite transformation cristalline comprend une amorphisation de la zone enterrée du substrat support suivie d’une recristallisation sous forme polycristalline de la zone enterrée;
l’amorphisation comprend une implantation ionique;
la recristallisation sous forme polycristalline comprend un recuit laser;
la recristallisation sous forme polycristalline comprend une pluralité de recuits laser venant successivement recristalliser une épaisseur décroissante de la zone enterrée;
ladite transformation cristalline comprend, après l’amorphisation et avant la recristallisation, un traitement thermique du substrat support;
il comprend, après la recristallisation et avant le collage, un traitement thermique du substrat support;
il comprend, avant la formation de la région de piégeage de charges électriques, la formation d’une couche de matériau diélectrique en surface du substrat support;
le substrat donneur est recouvert d’une couche de matériau diélectrique;
il comprend, avant le collage du substrat support et du substrat donneur, une étape de retrait d’une couche superficielle du substrat support;
il comprend, avant le collage du substrat support et du substrat donneur, une étape d’oxydation d’une couche superficielle du substrat support;
l’étape d’oxydation est précédée d’une étape d’épaississement du substrat support;
le report comprend une fracture du substrat donneur au niveau d’un plan de fragilisation issu d’une implantation ionique;
la zone enterrée du substrat support est une couche pleine plaque.
ladite transformation cristalline comprend une amorphisation de la zone enterrée du substrat support suivie d’une recristallisation sous forme polycristalline de la zone enterrée;
l’amorphisation comprend une implantation ionique;
la recristallisation sous forme polycristalline comprend un recuit laser;
la recristallisation sous forme polycristalline comprend une pluralité de recuits laser venant successivement recristalliser une épaisseur décroissante de la zone enterrée;
ladite transformation cristalline comprend, après l’amorphisation et avant la recristallisation, un traitement thermique du substrat support;
il comprend, après la recristallisation et avant le collage, un traitement thermique du substrat support;
il comprend, avant la formation de la région de piégeage de charges électriques, la formation d’une couche de matériau diélectrique en surface du substrat support;
le substrat donneur est recouvert d’une couche de matériau diélectrique;
il comprend, avant le collage du substrat support et du substrat donneur, une étape de retrait d’une couche superficielle du substrat support;
il comprend, avant le collage du substrat support et du substrat donneur, une étape d’oxydation d’une couche superficielle du substrat support;
l’étape d’oxydation est précédée d’une étape d’épaississement du substrat support;
le report comprend une fracture du substrat donneur au niveau d’un plan de fragilisation issu d’une implantation ionique;
la zone enterrée du substrat support est une couche pleine plaque.
D'autres aspects, buts, avantages et caractéristiques de l’invention apparaîtront mieux à la lecture de la description détaillée suivante de formes de réalisation préférées de celle-ci, donnée à titre d'exemple non limitatif, et faite en référence aux dessins annexés sur lesquels :
L’invention porte sur un procédé de fabrication d’un substrat RF-SOI de type semi-conducteur sur isolant pour applications radiofréquences. Ce procédé comprend une étape de collage d’un substrat support comportant une région de piégeage de charges électriques et d’un substrat donneur comportant une couche mince d’un matériau semi-conducteur, une ou plusieurs couches de matériau diélectrique étant à l’interface.
Cette étape de collage est suivie d’une étape de report de ladite couche mince sur le substrat support. Ce report est réalisé selon une technique de transfert de couches minces basée sur un collage par adhésion moléculaire. Parmi les techniques de transfert de couches minces, on peut notamment citer :
- le procédé Smart Cut™ selon lequel le report comprend une fracture du substrat donneur au niveau d’un plan de fragilisation issu d’une implantation ionique. Ce procédé est plus particulièrement basé sur une implantation d'ions légers d'hydrogène et/ou d'hélium dans le substrat donneur, un assemblage par collage direct (i.e. partout (sans ajout de matière adhésive à l’interface de collage) de ce substrat donneur avec le substrat support et un détachement d’une couche mince superficielle du substrat donneur par séparation au niveau du plan de fragilisation défini par la profondeur d'implantation des ions. Des étapes de finition, pouvant inclure des traitements thermiques à haute température, confèrent enfin la qualité cristalline et de surface requise à la couche transférée.
- les procédés de collage direct et d'amincissement mécanique, chimique et/ou mécano-chimique. Ces procédés consistent à assembler le substrat donneur par adhésion moléculaire avec le substrat support, puis à amincir le substrat donneur jusqu'à l'épaisseur souhaitée de couche active, par exemple par rectification (« grinding » selon la terminologie anglo-saxonne) et par polissage mécano-chimique (CMP pour « chemical mechanical polishing »).
- le procédé Smart Cut™ selon lequel le report comprend une fracture du substrat donneur au niveau d’un plan de fragilisation issu d’une implantation ionique. Ce procédé est plus particulièrement basé sur une implantation d'ions légers d'hydrogène et/ou d'hélium dans le substrat donneur, un assemblage par collage direct (i.e. partout (sans ajout de matière adhésive à l’interface de collage) de ce substrat donneur avec le substrat support et un détachement d’une couche mince superficielle du substrat donneur par séparation au niveau du plan de fragilisation défini par la profondeur d'implantation des ions. Des étapes de finition, pouvant inclure des traitements thermiques à haute température, confèrent enfin la qualité cristalline et de surface requise à la couche transférée.
- les procédés de collage direct et d'amincissement mécanique, chimique et/ou mécano-chimique. Ces procédés consistent à assembler le substrat donneur par adhésion moléculaire avec le substrat support, puis à amincir le substrat donneur jusqu'à l'épaisseur souhaitée de couche active, par exemple par rectification (« grinding » selon la terminologie anglo-saxonne) et par polissage mécano-chimique (CMP pour « chemical mechanical polishing »).
Le substrat support est un substrat en un matériau monocristallin. Il peut être constitué de matériaux utilisés habituellement dans l'industrie de la micro-électronique, de l'optique, de l'optoélectronique, du photovoltaïque. Notamment, le substrat support peut comprendre au moins un matériau sélectionné parmi le silicium, le silicium-germanium et le carbure de silicium. Le substrat support est typiquement un substrat à haute résistivité, à savoir une résistivité typiquement supérieure à 1000 ohm.cm.
La région de piégeage de charges électriques comprend un matériau de type silicium polycristallin, dont la densité de défauts est favorable au piégeage de charges électriques libres aptes à se développer dans le substrat support.
La ou les couches de matériau diélectrique présentes à l’interface vont constituer la couche isolante enterrée du substrat RF-SOI, cette couche isolante enterrée venant isoler électriquement la couche mince du substrat support. Cette couche isolante comprend typiquement au moins l’un des matériaux parmi le dioxyde de silicium, le nitrure de silicium ou l’oxyde d'aluminium.
Le substrat RF-SOI comprend également sur la couche isolante enterrée la couche mince reportée depuis le substrat donneur. Cette couche mince correspond à la couche active du substrat RF-SOI dans et/ou sur laquelle des composants RF peuvent être élaborés. La couche mince peut comprendre au moins l'un des matériaux parmi le silicium, le carbure de silicium ou le silicium-germanium.
Dans le cadre de l’invention, la région de piégeage de charges électriques n’est pas formée au moyen d’un dépôt sur le substrat support mais par transformation d’une zone enterrée du substrat support en un polycristal. Une telle transformation présente l’avantage de laisser la surface du substrat support intacte, prête au collage.
La zone enterrée du substrat support peut être une couche pleine plaque, auquel cas la région de piégeage de charges électriques forme une couche de piégeage de charges électriques. La transformation cristalline peut cependant n’être réalisée qu’en une ou plusieurs zones localisées du substrat support, une ou plusieurs autres zones n’étant pas soumises à une telle transformation.
La transformation cristalline peut notamment comprendre une amorphisation de la zone enterrée du substrat support suivie d’une recristallisation sous forme polycristalline de la zone enterrée.
L’amorphisation de la zone enterrée peut notamment être réalisée au moyen d’une implantation ionique à travers la surface avant du substrat support, par exemple une implantation d’ions silicium, d’ions lithium ou d’ions carbone ou une implantation d’une combinaison de ces ions.
La recristallisation sous forme polycristalline de la zone enterrée peut quant à elle être réalisée, ou à tout le moins initiée, au moyen d’un recuit laser qui vient typiquement induire une cristallisation selon un régime de cristallisation dite explosive. Pour ce faire, la surface avant du substrat support est soumise à une irradiation laser, de préférence une irradiation impulsionnelle, typiquement une irradiation avec une durée inférieure à la microseconde, typiquement de 200 nanosecondes, qui vient initier la recristallisation de la zone enterrée amorphisée depuis sa face agencée côté surface avant du substrat support.
On prend dans ce qui suit l’exemple de la formation d’une couche pleine plaque, étant rappelé que l’invention n’est pas limitée à cet exemple.
Dans un premier mode de réalisation de l’invention illustré sur la figure 2, la couche de piégeage de charges électriques 4 est formée par transformation cristalline d’une couche du substrat support 1 enterrée sous une couche de diélectrique2. Le procédé de fabrication débute par une étape (S1) de fourniture du substrat support en silicium monocristallin et se poursuit par une étape (S2) de formation d’une couche 2 de matériau diélectrique en surface du substrat support 1, par exemple selon une oxydation thermique du substrat support sur une épaisseur pouvant être comprise entre 5nm et 400nm. Cette oxydation est ainsi réalisée avant la formation de la couche de polysilicium et ne présente donc pas les inconvénients précités d’une oxydation d’une telle couche de polysilicium.
Le procédé se poursuit avec une étape (S3) d’amorphisation d’une portion supérieure du substrat support 1 à travers la couche 2 de matériau diélectrique. Cette amorphisation, au moyen d’une implantation ionique dont l’énergie est adaptée à l’épaisseur de la couche diélectrique 2, vient former une couche amorphe enterrée 3 sous la couche 2 de matériau diélectrique. La couche amorphe enterrée 3 peut avoir une épaisseur comprise entre 5nm et 200 nm par exemple À titre d’exemples, une implantation d’ions silicium d’énergie 20 keV et de dose 2,5.1014atomes/cm², respectivement d’énergie 40 keV et de dose 2,5.1014atomes/cm² ou d’énergie 150 keV et de dose 4,25.1014atomes/cm², dans un substrat de silicium monocristallin permet de former une couche amorphe de 30nm d’épaisseur enterrée 10nm sous la surface du substrat, respectivement une couche amorphe de 30nm d’épaisseur enterrée 30nm sous la surface du substrat ou une couche amorphe de 170nm d’épaisseur enterrée 75nm sous la surface du substrat.
Un traitement thermique du substrat support peut ensuite être réalisé afin d’y lisser l’interface amorphe/cristal et ainsi promouvoir la recristallisation en phase solide subséquente de la couche amorphe enterrée.
Un recuit laser est appliqué au cours d’une étape (S4) qui vient transformer (ou à tout le moins initier une telle transformation) la couche amorphe enterrée en une couche polycristalline enterrée 4. Ce recuit par laser peut être effectué à une longueur d’onde comprise entre 200 nm et 400 nm avec une durée d’impulsion relativement courte (inférieure à la microseconde et idéalement de l’ordre de quelques centaines de nanosecondes). Ce recuit laser vise à induire une cristallisation selon un régime de cristallisation dite explosive. Un tel régime peut notamment être détecté au moyen d’une observation de la réflectivité de surface. La figure 1 illustre à cet égard un exemple de réflectivité d’une couche de Si amorphe en fonction de la densité d’énergie DE (en J/cm²) du faisceau laser utilisé et de la durée t (en ns) de l’irradiation laser. L’initiation de la transformation du silicium amorphe y est repérée comme le premier changement important de réflectivité, comme par exemple celui repéré avec une impulsion laser de 150 ns présentant une densité d’énergie de 0,65 J/cm². Une telle détection peut être employée pour déterminer les conditions opératoires appropriées à la zone enterrée à recristalliser sous forme polycristalline.
Un traitement thermique du substrat support peut ensuite être réalisé afin de promouvoir le développement de la microstructure polycristalline. Et le procédé peut également comprendre un retrait de tout ou partie de la couche diélectrique 2, par exemple par gravure sélective.
Le procédé se poursuit avec une étape (S5) de collage du substrat support avec un substrat donneur 5 présentant un plan de fragilisation 6 issue d’une implantation d’hélium et/ou d’hydrogène, la couche diélectrique 2 étant à l’interface dans cet exemple. Un recuit de séparation est ensuite appliqué lors d’une étape (S6) qui conduit à la fracture du substrat donneur au niveau du plan de fragilisation et au transfert d’une couche mince 7 du substrat donneur vers le substrat support. Un traitement de finition de surface peut ensuite être appliqué à la couche mince transférée 7.
Dans un second mode de réalisation de l’invention illustré sur la figure 3, la couche de piégeage de charges électriques 4 est formée par transformation cristalline d’une couche du substrat support 1 enterrée sous la surface du substrat. Le procédé de fabrication débute par une étape (E1) de fourniture du substrat support en silicium monocristallin et se poursuit par une étape (E2) d’amorphisation d’une couche enterrée du substrat support au moyen d’une implantation ionique telle que précédemment décrite. Cette amorphisation vient former une couche amorphe enterrée 3 qui sépare une partie massive du substrat support d’une couche superficielle monocristalline 8.
Un traitement thermique du substrat support peut optionnellement ensuite être réalisé afin d’y lisser les interfaces amorphe/cristal et ainsi promouvoir la recristallisation en phase solide subséquente de la couche amorphe enterrée.
Un recuit laser est appliqué au cours d’une étape (E3) qui vient transformer (ou à tout le moins initier une telle transformation) la couche amorphe enterrée en une couche polycristalline enterrée 4.
Dans une première variante, le procédé se poursuit avec une étape (E4) de collage du substrat support avec un substrat donneur 5 présentant un plan de fragilisation 6 issue d’une implantation d’hélium et/ou d’hydrogène, le substrat donneur 5 étant recouvert d’une couche diélectrique 9, par exemple d’oxyde de silicium. Un recuit de séparation est ensuite appliqué lors d’une étape (E5) qui conduit à la fracture du substrat donneur au niveau du plan de fragilisation et au transfert d’une couche mince 7 du substrat donneur vers le substrat support. Un traitement de finition de surface peut ensuite être appliqué à la couche mince transférée 7.
Dans une seconde variante, le procédé se poursuit après l’étape (E3) avec une étape (E6) de retrait de la couche superficielle monocristalline 8, par exemple par oxydation suivie d’une gravure sélective de l’oxyde créé, puis avec des étapes de collage (E7) et de séparation (E8) similaires aux étapes (E4) et (E5).
Dans une troisième variante, le procédé se poursuit après l’étape (E3) avec une étape (E9) d’oxydation de tout ou partie de la couche superficielle monocristalline 8 pour former une couche d’oxyde 10 puis avec une étape (E10) de collage avec un substrat donneur 5 présentant un plan de fragilisation. Ce substrat donneur peut comporter ou non une couche superficielle pour favoriser le collage (par exemple une couche diélectrique qui peut être en oxyde de silicium). Un recuit de séparation est ensuite appliqué lors d’une étape (E11) qui conduit à la fracture du substrat donneur au niveau du plan de fragilisation et au transfert d’une couche mince 7 du substrat donneur vers le substrat support.
Dans une quatrième variante, le procédé se poursuit après l’étape (E3) par une étape (E12) d’épaississement du substrat support conduisant, par exemple au moyen d’une épitaxie, à une couche superficielle monocristalline épaissie 80. Le procédé se poursuit avec une étape (E11) d’oxydation de tout ou partie de la couche superficielle monocristalline épaissie pour former une couche d’oxyde 11 puis avec une étape (E10) de collage avec un substrat donneur 5 pouvant comporter ou non une couche superficielle pour favoriser le collage (par exemple une couche diélectrique qui peut être en oxyde de silicium) et présentant un plan de fragilisation 6 et une étape (E11) de fracture du substrat donneur au niveau du plan de fragilisation conduisant au transfert d’une couche mince 7 du substrat donneur vers le substrat support. Cette variante permet de répondre à des besoins d’oxyde épais, avec par exemple une couche 11 d’épaisseur supérieure à 400nm.
Dans les différentes variantes, lorsque la couche superficielle monocristalline 8 éventuellement épaissie 80 est oxydée, l’oxydation conjuguée à un nettoyage permet de réduire l’épaisseur de la couche superficielle monocristalline 8 et/ou d’éliminer des contaminants de surface qui auraient été introduits par l’implantation ionique d’amorphisation.
Dans un mode de réalisation représenté sur la figure 4, la recristallisation sous forme polycristalline de la couche enterrée comprend une pluralité de recuits laser venant successivement recristalliser une épaisseur décroissante de la zone enterrée depuis l’interface avec la couche diélectrique 2. Partant lors d’une étape (F1) d’une structure comprenant une couche 4 enterrée recouverte d’une couche d’oxyde 2 et rendue polycristalline par un premier recuit laser, ce mode de réalisation comprend par exemple l’application (F2) d’un second recuit laser venant fondre la couche enterrée 4 sur une épaisseur d2 inférieure à l’épaisseur de la couche 4. Ce second recuit laser conduit (F3) à la formation d’une couche enterrée 4 sous la forme d’une structure polycristalline bi-couche. Un troisième recuit laser (F4) venant fondre la couche enterrée 4 sur une épaisseur d3 inférieure à d2 peut ensuite être réalisé qui conduit (F5) à une couche enterrée 4 sous la forme d’une structure polycristalline tri-couche.
Claims (14)
- Procédé de fabrication d’un substrat de type semi-conducteur sur isolant pour applications radiofréquences, comprenant les étapes de
collage direct d’un substrat support (1) comportant une région de piégeage de charges électriques (4) et d’un substrat donneur (5) comportant une couche mince (7) d’un matériau semi-conducteur, une ou plusieurs couches de matériau diélectrique (2, 9, 10, 11) étant à l’interface; et de
report de ladite couche mince (7) sur le substrat support;
caractérisé en ce qu’il comprend une étape de formation de la région de piégeage de charges électriques par transformation cristalline d’une zone enterrée du substrat support. - Procédé selon la revendication 1, dans lequel ladite transformation cristalline comprend une amorphisation de la zone enterrée du substrat support suivie d’une recristallisation sous forme polycristalline de la zone enterrée.
- Procédé selon la revendication 2, dans lequel l’amorphisation comprend une implantation ionique.
- Procédé selon l’une des revendications 2 et 3, dans lequel la recristallisation sous forme polycristalline comprend un recuit laser.
- Procédé selon la revendication 4, dans lequel la recristallisation sous forme polycristalline comprend une pluralité de recuits laser venant successivement recristalliser une épaisseur décroissante de la zone enterrée.
- Procédé selon l’une des revendications 2 à 5, dans lequel ladite transformation cristalline comprend, après l’amorphisation et avant la recristallisation, un traitement thermique du substrat support.
- Procédé selon l’une des revendications 2 à 6, comprenant, après la recristallisation et avant le collage, un traitement thermique du substrat support.
- Procédé selon l’une des revendications 1 à 7 comprenant, avant la formation de la région de piégeage de charges électriques, la formation d’une couche de matériau diélectrique (2) en surface du substrat support.
- Procédé selon l’une des revendications 1 à 8, dans lequel le substrat donneur est recouvert d’une couche de matériau diélectrique (2, 9).
- Procédé selon la revendication 9 comprenant, avant le collage du substrat support et du substrat donneur, une étape de retrait d’une couche superficielle du substrat support (8).
- Procédé selon l’une des revendications 1 à 9, comprenant, avant le collage du substrat support et du substrat donneur, une étape d’oxydation d’une couche superficielle du substrat support (8).
- Procédé selon la revendication 11, dans lequel l’étape d’oxydation est précédée d’une étape d’épaississement du substrat support.
- Procédé selon l’une des revendications 1 à 12, dans lequel le report comprend une fracture du substrat donneur au niveau d’un plan de fragilisation (6) issu d’une implantation ionique.
- Procédé selon l’une des revendications 1 à 13, dans lequel la zone enterrée du substrat support est une couche pleine plaque.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1914563A FR3104811B1 (fr) | 2019-12-17 | 2019-12-17 | Procédé de fabrication d’un substrat RF-SOI à couche de piégeage issue d’une transformation cristalline d’une couche enterrée |
| EP20214522.3A EP3840033A1 (fr) | 2019-12-17 | 2020-12-16 | Procédé de fabrication d'un substrat rf-soi à couche de piégeage issue d'une transformation cristalline d'une couche enterrée |
| US17/124,184 US11469137B2 (en) | 2019-12-17 | 2020-12-16 | Manufacturing process of an RF-SOI trapping layer substrate resulting from a crystalline transformation of a buried layer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1914563 | 2019-12-17 | ||
| FR1914563A FR3104811B1 (fr) | 2019-12-17 | 2019-12-17 | Procédé de fabrication d’un substrat RF-SOI à couche de piégeage issue d’une transformation cristalline d’une couche enterrée |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3104811A1 true FR3104811A1 (fr) | 2021-06-18 |
| FR3104811B1 FR3104811B1 (fr) | 2023-04-28 |
Family
ID=69903452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1914563A Active FR3104811B1 (fr) | 2019-12-17 | 2019-12-17 | Procédé de fabrication d’un substrat RF-SOI à couche de piégeage issue d’une transformation cristalline d’une couche enterrée |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR3104811B1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210305097A1 (en) * | 2020-03-31 | 2021-09-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Low-temperature method for transfer and healing of a semiconductor layer |
| US20220148908A1 (en) * | 2020-11-10 | 2022-05-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for forming a useful substrate trapping structure |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005031842A2 (fr) | 2003-09-26 | 2005-04-07 | Universite Catholique De Louvain | Procede de fabrication d'une structure semiconductrice multicouche a pertes ohmiques reduites |
| US20100084734A1 (en) * | 2008-10-02 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate and semiconductor device |
| WO2016081313A1 (fr) * | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | Procédé de fabrication de plaquettes de semi-conducteur sur isolant à haute résistivité comprenant couches de piégeage de charges |
| US20180033681A1 (en) * | 2015-03-06 | 2018-02-01 | Shin-Etsu Handotai Co., Ltd. | Bonded semiconductor wafer and method for manufacturing bonded semiconductor wafer |
| FR3067517A1 (fr) * | 2017-06-13 | 2018-12-14 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Substrat soi compatible avec les technologies rfsoi et fdsoi |
-
2019
- 2019-12-17 FR FR1914563A patent/FR3104811B1/fr active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005031842A2 (fr) | 2003-09-26 | 2005-04-07 | Universite Catholique De Louvain | Procede de fabrication d'une structure semiconductrice multicouche a pertes ohmiques reduites |
| US20070032040A1 (en) * | 2003-09-26 | 2007-02-08 | Dimitri Lederer | Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses |
| US20100084734A1 (en) * | 2008-10-02 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate and semiconductor device |
| WO2016081313A1 (fr) * | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | Procédé de fabrication de plaquettes de semi-conducteur sur isolant à haute résistivité comprenant couches de piégeage de charges |
| US20180033681A1 (en) * | 2015-03-06 | 2018-02-01 | Shin-Etsu Handotai Co., Ltd. | Bonded semiconductor wafer and method for manufacturing bonded semiconductor wafer |
| FR3067517A1 (fr) * | 2017-06-13 | 2018-12-14 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Substrat soi compatible avec les technologies rfsoi et fdsoi |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210305097A1 (en) * | 2020-03-31 | 2021-09-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Low-temperature method for transfer and healing of a semiconductor layer |
| US12027421B2 (en) * | 2020-03-31 | 2024-07-02 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Low-temperature method for transfer and healing of a semiconductor layer |
| US20220148908A1 (en) * | 2020-11-10 | 2022-05-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for forming a useful substrate trapping structure |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3104811B1 (fr) | 2023-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3840033A1 (fr) | Procédé de fabrication d'un substrat rf-soi à couche de piégeage issue d'une transformation cristalline d'une couche enterrée | |
| EP0801419A1 (fr) | Procédé d'obtention d'un film mince de matériau semiconducteur comprenant notamment des composants électroniques | |
| FR3067517B1 (fr) | Substrat soi compatible avec les technologies rfsoi et fdsoi | |
| EP1811560A1 (fr) | Procédé de fabrication d'un substrat composite à propriétés électriques améliorées | |
| EP4016588B1 (fr) | Structure améliorée de substrat rf et procédé de réalisation | |
| FR2933234A1 (fr) | Substrat bon marche a structure double et procede de fabrication associe | |
| EP3531444B1 (fr) | Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication | |
| EP3847693B1 (fr) | Procede de fabrication d'un dispositif cfet | |
| FR2821483A1 (fr) | Procede de fabrication d'un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant | |
| WO2003032384A1 (fr) | Procede de fabrication de couches minces contenant des microcomposants | |
| FR2784800A1 (fr) | Procede de realisation de composants passifs et actifs sur un meme substrat isolant | |
| FR3014244A1 (fr) | Procede ameliore de realisation d'un substrat semi-conducteur contraint sur isolant | |
| FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
| FR3104811A1 (fr) | Procédé de fabrication d’un substrat RF-SOI à couche de piégeage issue d’une transformation cristalline d’une couche enterrée | |
| EP1631982B1 (fr) | Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque | |
| FR2813993A1 (fr) | Dispositif de semi-conducteur | |
| FR2860919A1 (fr) | Structures et procedes de fabrication de regions semiconductrices sur isolant | |
| EP4088312B1 (fr) | Procédé de fabrication d'une structure de type semi-conducteur sur isolant pour applications radiofréquences | |
| EP1407486B1 (fr) | Procede de fabrication d'un transistor sur un substrat soi | |
| EP4030467A1 (fr) | Procédé de collage direct hydrophile de substrats | |
| EP2259304B1 (fr) | Procédé de formation d'un niveau d'un circuit intégré par intégration tridimensionnelle séquentielle | |
| FR3063834A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur tridimensionnel | |
| FR2866982A1 (fr) | Procede de fabrication de composants electroniques | |
| EP3890003B1 (fr) | Procédé basse température de transfert et de guérison d'une couche semiconductrice | |
| EP3863041A1 (fr) | Procédé de fabrication d'un substrat structuré |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20210618 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |