JPH06177233A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH06177233A
JPH06177233A JP4322185A JP32218592A JPH06177233A JP H06177233 A JPH06177233 A JP H06177233A JP 4322185 A JP4322185 A JP 4322185A JP 32218592 A JP32218592 A JP 32218592A JP H06177233 A JPH06177233 A JP H06177233A
Authority
JP
Japan
Prior art keywords
semiconductor
integrated circuit
insulating layer
circuit device
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4322185A
Other languages
English (en)
Inventor
Motonori Kawaji
幹規 河路
Hirotaka Nishizawa
裕孝 西沢
Yoshiaki Hanabusa
善明 英
Nobuo Tanba
展雄 丹場
Toshiro Hiramoto
俊郎 平本
Takahide Ikeda
隆英 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4322185A priority Critical patent/JPH06177233A/ja
Priority to KR1019930025386A priority patent/KR940016463A/ko
Publication of JPH06177233A publication Critical patent/JPH06177233A/ja
Pending legal-status Critical Current

Links

Classifications

    • H01L21/205—

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ＳＯＩ構造の半導体集積回路装置において、
陽イオンが素子形成領域に侵入するのを抑制または防止
する。 【構成】 ＳＯＩ構造を有する半導体集積回路装置１に
おいて、支持基板５と半導体層７との間の絶縁層６を、
ＳｉＯ2 からなる絶縁層６ａと、陽イオンが透過するこ
とのできない性質を有するＳｉ3 Ｎ4 からなる絶縁層６
ｂとの積層構造とした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置お
よびその製造技術に関し、特に、絶縁層上に形成された
半導体層に所定の半導体集積回路素子が形成されたＳＯ
Ｉ（SiliconOn Insulator）構造の半導体集積回路装置
およびその製造方法に適用して有効な技術に関するもの
である。
【０００２】
【従来の技術】従来のＳＯＩ構造の半導体集積回路装置
においては、半導体からなる支持基板上に絶縁層を介し
て薄い半導体層が形成されており、その半導体層に所定
の半導体集積回路素子が複数形成されている。
【０００３】半導体集積回路素子は、半導体層に形成さ
れた分離部によって互いに分離されている。分離部は、
半導体層の主面から絶縁層に達する程度に掘られた分離
溝の内部に絶縁膜等が埋め込まれて形成されている。
【０００４】そして、従来は、フォスホシリケートガラ
ス（以下、ＰＳＧという）膜等が半導体集積回路素子を
被覆するように半導体層上に堆積されており、ナトリウ
ムイオン（Ｎａ+ ）等のような陽イオンが半導体集積回
路装置の主面側から素子形成領域に侵入するのを防止す
る構造となっていた。
【０００５】なお、Ｎａ+ の侵入を防止する技術として
は、例えば特開昭５５−３０８０１号、特開昭６２−５
５９４１号または特開昭６０−１７０９７２号公報に記
載がある。
【０００６】特開昭５５−３０８０１号公報には、ＳＯ
Ｉ構造の半導体集積回路装置についてではなく、通常の
半導体基板上に半導体集積回路素子が形成された半導体
集積回路装置について説明されており、Ｎａ+ の侵入を
防止する技術として、半導体基板の主面をＰＳＧ膜によ
って覆う技術が開示されている。
【０００７】また、特開昭６２−５５９４１号公報に
は、同じく通常の半導体基板上に半導体集積回路素子が
形成された半導体集積回路装置について説明されてお
り、Ｎａ+ の侵入を防止する技術として、素子形成領域
と、スクライブ領域との間に、素子領域を取り囲むよう
にガードリングを設ける技術が開示されている。
【０００８】さらに、特開昭６０−１７０９７２号公報
には、ガラス基板やセラミックス基板上に薄い半導体層
を設けたＳＯＩ構造の半導体集積回路装置について説明
されており、絶縁層上に半導体層が形成された基板（以
下、ＳＯＩ基板という）の主面をＰＳＧ膜によって覆う
技術が開示されている。
【０００９】
【発明が解決しようとする課題】ところが、上記従来の
ＳＯＩ構造の半導体集積回路装置においては、以下の問
題があることを本発明者は見い出した。
【００１０】すなわち、従来のＳＯＩ構造の半導体集積
回路装置においては、支持基板と半導体層との間に介在
された絶縁層がＳＯＩ基板の側面から露出しているの
で、その露出部分からＮａ+ 等のような陽イオンが侵入
してしまう問題があった。
【００１１】そして、絶縁層に侵入した陽イオンが、分
離部を通じて素子形成領域に侵入することにより、例え
ば素子の特性を変動させたり、素子間の電気的絶縁性を
劣化させたりする等、半導体集積回路装置の信頼性を低
下させる問題があった。
【００１２】本発明は上記課題に着目してなされたもの
であり、その目的は、ＳＯＩ構造の半導体集積回路装置
において、陽イオンが素子形成領域に侵入するのを抑制
または防止することのできる技術を提供することにあ
る。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１５】すなわち、第１の発明は、半導体からなる
支持基板と、前記支持基板上に絶縁層を介して形成され
た半導体層と、前記半導体層の主面から絶縁層に達する
ようにまたは絶縁層を貫通するように形成された分離部
とを有するＳＯＩ構造の半導体集積回路装置であって、
前記絶縁層の少なくとも一部に、陽イオンの拡散を妨げ
る機能を持たせた半導体集積回路装置構造とするもので
ある。
【００１６】第２の発明は、第１の発明の絶縁層を、前
記陽イオンの拡散を妨げる機能を持たせるために、窒化
ケイ素によって構成した半導体集積回路装置構造とする
ものである。
【００１７】第３の発明は、第１の発明の絶縁層を、前
記陽イオンの拡散を妨げる機能を持たせるために前記半
導体層側に形成された窒化ケイ素膜と、前記支持基板側
に形成された二酸化ケイ素膜との積層構造とした半導体
集積回路装置構造とするものである。
【００１８】第４の発明は、第１の発明の絶縁層の少な
くとも一部を、前記陽イオンの拡散を妨げる機能を持た
せるために、リンの含有された二酸化ケイ素膜によって
構成した半導体集積回路装置構造とするものである。
【００１９】第５の発明は、半導体からなる支持基板
と、前記支持基板上に絶縁層を介して形成された半導体
層と、前記半導体層の主面から絶縁層に達するようにま
たは絶縁層を貫通するように形成された分離部とを有す
るＳＯＩ構造の半導体集積回路装置であって、前記分離
部の少なくとも一部に、陽イオンの拡散を妨げる機能を
持たせた半導体集積回路装置構造とするものである。
【００２０】第６の発明は、第５の発明の分離部が、前
記半導体層の主面から絶縁層に達するようにまたは絶縁
層を貫通するように設けられた分離溝と、前記分離溝内
に前記陽イオンの拡散を妨げる機能を持たせるために埋
め込まれたリンの含有された多結晶シリコンまたはリン
の含有された二酸化ケイ素からなる埋込体と、少なくと
も前記埋込体が前記半導体層に接する部分に設けられた
リンの含有されていない絶縁膜とからなる半導体集積回
路装置構造とするものである。
【００２１】第７の発明は、半導体からなる支持基板
と、前記支持基板上に絶縁層を介して形成された半導体
層と、前記半導体層の主面から絶縁層に達するようにま
たは絶縁層を貫通するように形成された分離部とを半導
体チップ領域内に有するＳＯＩ構造の半導体集積回路装
置であって、前記半導体チップ領域の最外周に、前記半
導体層の主面から前記絶縁層に達するようにまたは前記
絶縁層を貫通するようにガードリング部を設けるととも
に、前記ガードリング部に陽イオンの拡散を妨げる材料
によって構成した半導体集積回路装置構造とするもので
ある。
【００２２】第８の発明は、第７の発明の半導体集積回
路装置を製造する際、前記半導体層上にガードリング部
形成用のマスクパターンを形成する工程と、前記マスク
パターンをエッチングマスクとして、前記半導体層の主
面から絶縁層に達するようにまたは絶縁層を貫通するよ
うに溝を形成する工程と、前記半導体層に所定の半導体
集積回路素子を形成する工程と、前記所定の半導体集積
回路素子を被覆するように陽イオンの拡散を妨げる材料
を前記半導体層上に堆積すると同時に、前記溝内に埋め
込む工程とを有する半導体集積回路装置の製造方法であ
る。
【００２３】
【作用】上記した第１の発明によれば、支持基板と半導
体層との間に介在された絶縁層に陽イオンの拡散を妨げ
る機能を持たせたことにより、ＳＯＩ構造の半導体集積
回路装置において、陽イオンがその絶縁層を通じて素子
形成領域に侵入するのを抑制または防止することが可能
となる。
【００２４】上記した第２の発明によれば、支持基板と
半導体層との間に介在された絶縁層を、陽イオンが透過
することのできない性質を有する窒化ケイ素によって構
成したことにより、ＳＯＩ構造の半導体集積回路装置に
おいて、陽イオンがその絶縁層を通じて素子形成領域に
侵入するのを防止することが可能となる。
【００２５】上記した第３の発明によれば、陽イオンが
支持基板と半導体層との間に介在された絶縁層を通じて
素子形成領域に侵入するのを防止することができる上、
支持基板と窒化ケイ素膜との間に二酸化ケイ素膜を形成
したことにより、支持基板と半導体層との接着性を向上
させることが可能となる。
【００２６】上記した第４の発明によれば、支持基板と
半導体層との間に介在された絶縁層をリンが含有された
二酸化ケイ素によって構成したことにより、その絶縁層
の露出端面から侵入した陽イオンをリンによって捕縛す
ることができるので、ＳＯＩ構造の半導体集積回路装置
において、陽イオンが絶縁層を通じて素子形成領域に侵
入するのを抑制することが可能となる。
【００２７】上記した第５の発明によれば、陽イオンの
侵入経路である分離部に陽イオンの拡散を妨げる機能を
持たせたことにより、ＳＯＩ構造の半導体集積回路装置
において、陽イオンが分離部を通じて素子形成領域に侵
入するのを抑制または防止することが可能となる。
【００２８】上記した第６の発明によれば、支持基板と
半導体層との間に介在された絶縁層の露出端面から侵入
し分離部に移動してきた陽イオンを、分離部の埋込体に
含有されたリンによって捕縛することができるので、Ｓ
ＯＩ構造の半導体集積回路装置において、陽イオンが分
離部を通じて素子形成領域に侵入するのを抑制すること
が可能となる。また、埋込体と半導体層との接触部分に
リンの含有されていない絶縁膜を形成したことにより、
埋込体のリンが半導体層に拡散してしまうのを防止する
ことが可能となる。
【００２９】上記した第７の発明によれば、支持基板と
半導体層との間に介在された絶縁層の露出端面から侵入
した陽イオンがそれ以上内部に移動するのを陽イオンの
拡散を妨げる機能を有するガードリング部によって阻止
することができるので、ＳＯＩ構造の半導体集積回路装
置において、陽イオンが絶縁層を通じて素子形成領域に
侵入するのを防止することが可能となる。
【００３０】上記した第８の発明によれば、陽イオンの
拡散を妨げる材料からなるガードリング部を、工程数を
増やすことなく形成することが可能となる。
【００３１】
【実施例１】図１は本発明の一実施例である半導体集積
回路装置を構成する半導体チップの要部断面図、図２は
パッケージ基板上に実装された図１の半導体チップの斜
視図、図３〜図１３は本実施例１の半導体集積回路装置
の製造工程中におけるＳＯＩ基板の要部断面図である。
【００３２】本実施例１の半導体集積回路装置は、ＳＯ
Ｉ構造を有する。以下、本実施例１の半導体集積回路装
置を図１および図２によって説明する。
【００３３】図２に示すように、半導体集積回路装置１
を構成するパッケージ基板２は、例えばセラミックから
なり、その上面には、半導体チップ３がその主面を上に
向けた状態で実装されている。なお、半導体チップ３
は、図示しないキャップによって気密封止されている。
【００３４】半導体チップ３の主面には、例えばＤＲＡ
Ｍ（Dynamic RAM)やＳＲＡＭ（Static RAM）等のような
半導体メモリ回路またはゲートアレイ等のような論理回
路等、所定の半導体集積回路が形成されている。半導体
チップ３に形成された半導体集積回路は、ボンディング
ワイヤ４を通じてパッケージ基板２上の電極２ａと電気
的に接続されている。
【００３５】半導体チップ３は、図１に示すように、Ｓ
ＯＩ構造を有している。すなわち、半導体チップ３は、
支持基板５上に形成された絶縁層６上に、半導体集積回
路素子を形成するための半導体層７が形成されている。
【００３６】支持基板５は、例えばシリコン（Ｓｉ）単
結晶からなる。絶縁層６は、２つの絶縁層６ａ，６ｂが
積層されて構成されている。絶縁層６ａ，６ｂのうち、
支持基板５上の絶縁層６ａは、例えば二酸化ケイ素（Ｓ
ｉＯ2 ）からなり、支持基板５と絶縁層６ｂとの接着性
を向上させる機能を有する。
【００３７】また、絶縁層６ａ上の絶縁層６ｂは、例え
ば窒化ケイ素（Ｓｉ3 Ｎ4 ）等、Ｎａイオン等のような
陽イオンを透過させない性質を有する絶縁膜からなる。
【００３８】このため、本実施例１においては、半導体
チップ３の側面において露出する絶縁層６ａの端面から
陽イオンが絶縁層６ａ内に侵入したとしても、その陽イ
オンを絶縁層６ｂと支持基板５との間に閉じ込めること
ができるようになっている。
【００３９】すなわち、本実施例１の半導体集積回路装
置１においては、陽イオンが絶縁層６を通じて素子形成
領域に侵入するのを防止することが可能な構造となって
いる。
【００４０】半導体層７は、例えば半導体基板層７ａと
エピタキシャル層７ｂとが積層されて構成されている。
半導体基板層７ａおよびエピタキシャル層７ｂは、共
に、例えばｎ形のＳｉ単結晶からなる。
【００４１】半導体層７には、素子分離部８が形成され
ている。素子分離部８は、半導体層７の主面から絶縁層
６に達する分離溝８ａと、その分離溝８ａ内に埋め込ま
れた埋込体８ｂとから構成されている。埋込体８ｂは、
例えばＳｉＯ2 からなる。
【００４２】半導体層７において、素子分離部８，８の
間には、素子形成領域が配置されている。素子形成領域
において、半導体層７の上部には、第１のｐウエル９ｐ
1 が形成されている。第１のｐウエル９ｐ1 には、例え
ばｐ形不純物のホウ素が導入されている。
【００４３】第１のｐウエル９ｐ1 の上部において、プ
レーナ酸化膜１０，１０に囲まれた部分には、第２のｐ
ウエル９ｐ2,９ｐ2 が形成されている。各々の第２のｐ
ウエル９ｐ2,９ｐ2 上には、例えばｎチャネルＭＯＳ・
ＦＥＴ（以下、単にｎＭＯＳという）１１が形成されて
いる。
【００４４】ｎＭＯＳ１１は、例えば第２のｐウエル９
ｐ2 の上部に形成されたｎ形拡散層１１ａ，１１ａと、
半導体層７上に形成されたゲート酸化膜（図示せず）
と、ゲート酸化膜上に形成されたゲート電極１１ｂとか
ら構成されている。
【００４５】ｎ形拡散層１１ａ，１１ｂには、例えばｎ
形不純物のリンまたはヒ素（Ａｓ）が導入されている。
ゲート酸化膜は、例えばＳｉＯ2 からなる。ゲート電極
１１ｂは、例えばドープトポリシリコン層とタングステ
ンシリサイド（ＷＳｉ2 ）層との積層構造となってい
る。
【００４６】なお、図示はしないが、半導体層７におい
て、図１の左部には、例えばｐチャネルＭＯＳ・ＦＥＴ
（以下、ｐＭＯＳという）が形成されている。
【００４７】したがって、その領域において、半導体層
７の上部には、第１のｎウエル９ｎ1 が形成されてい
る。第１のｎウエル９ｎ1 上には、第２のｎウエル９ｎ
2 が形成されている。第１のｎウエル９ｎ1 および第２
のｎウエル９ｎ2 には、例えばｎ形不純物のリンまたは
Ａｓが導入されている。
【００４８】そして、第２のｎウエル９ｎ2 の上部に
は、例えばｐＭＯＳを構成するｐ形拡散層１２ａが形成
されている。ｐ形拡散層１２ａには、例えばｐ形不純物
のホウ素が導入されている。
【００４９】半導体層７上には、上記したｎＭＯＳ１１
およびｐＭＯＳを被覆するように、絶縁膜１３ａが堆積
されている。絶縁膜１３ａは、例えばＳｉＯ2 からな
り、ＣＶＤ法等によって形成されている。
【００５０】絶縁膜１３ａ上には、絶縁膜１３ａの表面
を完全に被覆するように、例えばＰＳＧからなる絶縁膜
１３ｂが堆積されている。これにより、例えば陽イオン
が半導体チップ３の主面側から侵入しようとしたとして
も、その陽イオンは絶縁膜１３ｂに含有されるリンによ
って捕縛されてしまうようになっている。すなわち、陽
イオンが半導体チップ３の主面側から素子形成領域に侵
入するのを防止することが可能となっている。
【００５１】絶縁膜１３ｂ上には、上記したｎＭＯＳ１
１およびｐＭＯＳの電極１４が形成されている。電極１
４は、絶縁膜１３ａ，１３ｂに穿孔されたコンタクトホ
ール１５を通じて、ｎ形拡散層１１ａおよびｐ形拡散層
１２ａと電気的に接続されている。なお、電極１５は、
例えばアルミニウム（Ａｌ）−Ｓｉ−銅（Ｃｕ）合金か
らなる。
【００５２】さらに、半導体層７上には、絶縁膜１３
ａ，１３ｂおよび電極１４を被覆するように、表面保護
膜１６が堆積されている。
【００５３】次に、このような半導体集積回路装置１の
製造方法の一例を図３〜図１３によって説明する。
【００５４】図３は本実施例１の半導体集積回路装置の
製造工程中におけるＳＯＩ構造を有する半導体ウエハ
（以下、ＳＯＩウエハという）１７の要部断面図であ
る。
【００５５】ＳＯＩウエハ１７を構成する支持基板５上
には絶縁層６が形成されている。絶縁層６は、例えばＳ
ｉＯ2 からなる絶縁層６ａと、その上に形成されたＳｉ
3 Ｎ4 等からなる絶縁層６ｂとから構成されている。絶
縁層６上には、半導体基板層７ａが形成されている。
【００５６】まず、このようなＳＯＩウエハ１７の主面
上に、図４に示すように、例えばｎ形のＳｉ単結晶から
なるエピタキシャル層７ｂを成長させた後、そのエピタ
キシャル層７ｂ上に、例えば厚さ１０nm程度の熱酸化膜
（図示せず）を形成する。
【００５７】続いて、その熱酸化膜上に、例えばＳｉ3
Ｎ4 からなる絶縁膜１８ａをＣＶＤ法等によって堆積す
る。この絶縁膜１８ａの厚さは、例えば１４０nm程度で
ある。
【００５８】その後、その絶縁膜１８ａ上に、半導体素
子の形成される領域のみを被覆するようなフォトレジス
ト（以下、単にレジストという）パターン１９ａを形成
した後、そのレジストパターン１９ａをエッチングマス
クとして絶縁膜１８ａをドライエッチング法等によって
パターニングする。
【００５９】次いで、レジストパターン１９ａを除去し
た後、ＳＯＩウエハ１７に対して熱酸化処理を施すこと
により、図５に示すように、絶縁膜１８ａの開口部分
に、例えば厚さ３５０nm程度のプレーナ酸化膜１０を形
成する。
【００６０】続いて、図６に示すように、ＳＯＩウエハ
１７上に、例えばＳｉ3 Ｎ4 からなる絶縁膜１８ｂと、
例えばＳｉＯ2 からなる絶縁膜１８ｃとを順にＣＶＤ法
等によって堆積した後、ＳＯＩウエハ１７上に素子分離
領域のみが開口されたレジストパターン１９ｂを形成す
る。
【００６１】ここで、絶縁膜１８ｂの厚さは、例えば１
４０nm程度である。絶縁膜１８ｃの厚さは、例えば２０
０nm程度である。また、レジストパターン１９ｂの開口
部分の幅は、例えば６００nm程度である。
【００６２】その後、レジストパターン１９ｂをエッチ
ングマスクとして絶縁膜１８ｂ，１８ｃおよびプレーナ
酸化膜１０をドライエッチング法等によってエッチング
除去することにより、半導体層７が露出する溝２０を形
成する。
【００６３】次いで、レジストパターン１９ｂを除去し
た後、図７に示すように、絶縁膜１８ｃをエッチングマ
スクとして、レジストパターン１９ｂから露出する半導
体層７をエッチング除去することにより、絶縁層６ｂが
露出する分離溝８ａを形成する。
【００６４】続いて、ＳＯＩウエハ１７に対して熱酸化
処理を施すことにより、分離溝８ａの側面に、例えば１
０nm程度の熱酸化膜（図示せず）を形成する。
【００６５】その後、ＳＯＩウエハ１７上に、例えば厚
さ３００nm程度のＳｉＯ2 からなる絶縁膜（図示せず）
をＣＶＤ法等によって堆積した後、その絶縁膜を異方性
のドライエッチング法等によってエッチングすることに
より、図８に示すように、分離溝８ａ内にその絶縁膜か
らなる埋込体８ｂを形成する。
【００６６】次いで、絶縁膜１８ａ，１８ｂを除去した
後、図９に示すように、ＳＯＩウエハ１７上に、ｎＭＯ
Ｓ形成領域のみが露出するようなレジストパターン１９
ｃを形成する。
【００６７】続いて、そのレジストパターン１９ｃをイ
オン打ち込みマスクとして、半導体層７に、例えばフッ
化ホウ素（ＢＦ2 ）をイオン打ち込みすることにより、
半導体層７の上部に第１のｐウエル９ｐ1 および第２の
ｐウエル９ｐ2 を形成する。
【００６８】前記第１のｐウエル９ｐ1 の形成には、前
記酸化膜１０を通す程度の高エネルギのイオン打ち込み
を行い、第２のｐウエル９ｐ2 の形成には、比較的低エ
ネルギのイオン打ち込みを行う。
【００６９】その後、レジストパターン１９ｃを除去し
た後、ｎＭＯＳ領域と同様にして、図１０に示すよう
に、ｐＭＯＳ形成領域に第１のｎウエル９ｎ1 および第
２のｎウエル９ｎ2 をイオン打ち込み法等によって形成
する。ただし、この場合は、例えばリンまたはＡｓ等の
ようなｎ形不純物をイオン打ち込みする。
【００７０】次いで、半導体層７の露出面にゲート酸化
膜（図示せず）を形成した後、図示はしないが、そのゲ
ート酸化膜上に、例えばドープトポリシリコンからなる
導体膜、タングステンシリサイド（ＷＳｉ2 ）からなる
シリサイド膜およびＳｉＯ2からなる絶縁膜を順に堆積
する。
【００７１】続いて、その導体膜、シリサイド膜および
絶縁膜をフォトリソグラフィ技術によってパターニング
することにより、ゲート電極１１ｂおよび絶縁膜２１を
形成する。
【００７２】その後、ゲート電極１１ｂをマスクとして
ｎＭＯＳ形成領域にｎ形不純物のリンまたはＡｓを導入
する。また、ｐＭＯＳ用のゲート電極（図示せず）をマ
スクとしてｐＭＯＳ形成領域にｐ形不純物のホウ素を導
入する。
【００７３】次いで、半導体層７上に、例えば厚さ２０
０nm程度のＳｉＯ2 からなる絶縁膜（図示せず）をＣＶ
Ｄ法等によって堆積した後、その絶縁膜を異方性のドラ
イエッチング法等によってエッチバックすることによ
り、図１１に示すように、ゲートサイドウォール２２を
形成する。
【００７４】次いで、ゲート電極１１ｂおよびゲートサ
イドウォール２２をマスクとしてｎＭＯＳ形成領域に、
例えばｎ形不純物のリンをイオン打ち込みすることによ
り、第２のｐウエル９ｐ2 の上部にｎ形拡散層１１ａ，
１１ａを形成する。
【００７５】また、ｐＭＯＳ用のゲート電極およびゲー
トサイドウォール（図示せず）をマスクとしてｐＭＯＳ
形成領域に、例えばｐ形不純物であるＢＦ2 をイオン打
ち込みすることにより、第２のｎウエル９ｎ2 の上部に
ｐ形拡散層１２ａを形成する。このようにして、半導体
層７上に、例えばＬＤＤ（Lightly Doped Drain)構造の
ｎＭＯＳ１１およびｐＭＯＳを形成する。
【００７６】続いて、半導体層７上に、例えばＳｉＯ2
からなる絶縁膜をＣＶＤ法等によって堆積した後、図１
２に示すように、その絶縁膜上にスクライブ領域のみが
露出するようなレジストパターン１９ｄを形成する。そ
の絶縁膜の厚さは、例えば２００nm程度である。
【００７７】その後、そのレジストパターン１９ｄをエ
ッチングマスクとして、その絶縁膜をパターニングする
ことにより、半導体層７上に絶縁膜１３ａを形成する。
【００７８】次いで、レジストパターン１９ｄを除去し
た後、半導体層７上に、例えばＰＳＧからなる絶縁膜を
ＣＶＤ法等によって堆積する。その絶縁膜の厚さは、例
えば２００nm程度である。
【００７９】続いて、その絶縁膜を、図１３に示すよう
に、スクライブ領域のみが露出するようなレジストパタ
ーン１９ｅをエッチングマスクとしてパターニングする
ことにより、半導体層７上に絶縁膜１３ｂを形成する。
【００８０】この際、絶縁膜１３ｂは、下層の絶縁膜１
３ａの表面を完全に覆うように、その一端が半導体層７
の上面に接触された状態で形成されている。これは、陽
イオンが半導体チップ３の主面側から素子形成領域に侵
入するのを、リンを含有する絶縁膜１３ｂによって阻止
するためである。
【００８１】続いて、レジストパターン１９ｅを除去し
た後、図１に示したように、絶縁膜１３ａ，１３ｂに、
ｎ形拡散層１１ａおよびｐ形拡散層１２ａに達するコン
タクトホール１５をフォトリソグラフィ技術によって穿
孔する。
【００８２】その後、ＳＯＩウエハ１７上に、例えばＡ
ｌ−Ｓｉ−Ｃｕ合金からなる導体膜をスパッタリング法
等よって堆積した後、その導体膜をフォトリソグラフィ
技術によってパターニングすることにより電極１４を形
成する。
【００８３】次いで、ＳＯＩウエハ１７上に、表面保護
用の絶縁膜を堆積した後、表面保護用の絶縁膜のうちス
クライブ領域の部分を除去して表面保護膜１６を形成す
る。
【００８４】続いて、スクライブ領域をダイシングする
ことによりＳＯＩウエハ１７から個々の半導体チップ３
を切り出した後、半導体チップ３を図２に示したパッケ
ージ基板２上に実装する。
【００８５】最後に、半導体チップ３のボンディングパ
ッドと電極２ａとをボンディングワイヤ４によって電気
的に接続した後、半導体チップ３をキャップ（図示せ
ず）によって封止することにより半導体集積回路装置１
を製造する。
【００８６】このように、本実施例１によれば、以下の
効果を得ることが可能となる。
【００８７】(1).支持基板５上に形成された絶縁層６上
に、素子形成用の半導体層７が形成されたＳＯＩ構造を
有する半導体集積回路装置において、支持基板５と半導
体層７との間に、陽イオンが透過することのできない性
質を有するＳｉ3 Ｎ4 からなる絶縁層６ｂを介在させた
ことにより、陽イオンが支持基板５と半導体層７との間
の絶縁層６を通じて素子形成領域に侵入するのを防止す
ることが可能となる。
【００８８】(2).ＳＯＩ構造を有する半導体チップ３の
主面を、ＰＳＧ等からなる絶縁膜１３ｂによって被覆し
たことにより、陽イオンが半導体チップ３の主面から侵
入するのを防止することが可能となる。
【００８９】(3).上記(1),(2) により、陽イオンが素子
形成領域に侵入することに起因する素子特性の変動や素
子間の電気的絶縁性の劣化を防止することができるの
で、ＳＯＩ構造の半導体集積回路装置１の歩留りおよび
信頼性を向上させることが可能となる。
【００９０】
【実施例２】図１４は本発明の他の実施例である半導体
集積回路装置を構成する半導体チップの要部断面図、図
１５〜図１７は本実施例２の半導体集積回路装置を構成
するＳＯＩ基板の製造工程中の要部断面図である。
【００９１】本実施例２においては、図１４に示すよう
に、絶縁層６ｂと半導体層７との間に、例えばＳｉＯ2
からなる絶縁層６ｃが形成されている。
【００９２】絶縁層６ｃは、絶縁層６ｂと半導体層７と
の接着性を向上させる機能を有するとともに、半導体層
７に加わる応力を緩和することにより、その応力に起因
して半導体層７に結晶欠陥等が発生するのを抑制する機
能を有している。
【００９３】絶縁層６ｃの厚さは、接着性および応力緩
和機能を損なわない限りにおいて、上記した陽イオンの
侵入を抑制することを考慮すれば薄い方が良く、例えば
２０nm程度である。
【００９４】ここで、例えば支持基板５と半導体層７と
の接着性、熱抵抗および静電容量等を考慮して絶縁層６
ａの厚さを１μｍ程度とした場合、陽イオンが絶縁層６
ｃを透過して侵入するのは、従来のほぼ１／５０であ
る。すなわち、本実施例２においては、半導体集積回路
装置の寿命を従来の約５０倍に延ばすことが可能であ
る。
【００９５】なお、絶縁層６ｂの厚さは、ピンホールの
ない完全な膜を形成できる厚さで、しかも陽イオンの侵
入防止機能を損なわない程度の厚さが良く、例えば１０
０nm程度である。
【００９６】次に、本実施例２の半導体集積回路装置を
構成するＳＯＩウエハの製造方法の一例を図１５〜図１
７によって説明する。
【００９７】まず、図１５に示すように、例えばＳｉ単
結晶からなる素子形成用の半導体ウエハ２３に対して熱
酸化処理を施すことにより、半導体ウエハ２３の表面
に、例えば厚さ２０nm程度のＳｉＯ2 からなる絶縁膜２
４を形成する。
【００９８】続いて、その半導体ウエハ２３の片側面
に、例えばＳｉ3 Ｎ4 からなる絶縁層６ｂと、例えばＳ
ｉＯ2 からなる絶縁層６ａとをＣＶＤ法等によって順に
堆積する。この際、絶縁層６ａの厚さは、例えば１μｍ
程度である。また、絶縁層６ｂの厚さは、例えば１００
nm程度である。なお、絶縁膜２４のうち、絶縁層６ｂと
接触する部分は上記した絶縁層６ｃとなる。
【００９９】その後、図１６に示すように、半導体ウエ
ハ２３の片側面の絶縁層６ａを、支持基板用の半導体ウ
エハ２５の片側面に接触させた後、これらの半導体ウエ
ハ２３，２５に対して熱処理を施すことにより、素子形
成用の半導体ウエハ２３と支持基板用の半導体ウエハ２
５とを張り合わせる。
【０１００】最後に、絶縁層６上に所定の厚さの半導体
層が残るように半導体ウエハ２３の上部を研削すること
により、図１７に示すように、絶縁層６上に半導体基板
層７ａを形成する。このようにして、ＳＯＩウエハ１７
を製造する。
【０１０１】このように、本実施例２によれば、以下の
効果を得ることが可能となる。
【０１０２】(1).支持基板５上に形成された絶縁層６上
に、素子形成用の半導体層７が形成されたＳＯＩ構造を
有する半導体集積回路装置において、その絶縁層６を、
支持基板５上に形成されたＳｉＯ2 等からなる絶縁層６
ａと、その上に形成されたＳｉ3 Ｎ4 等からなる絶縁層
６ｂと、絶縁層６ｂ上に形成されたＳｉＯ2 等からなる
絶縁層６ｃとによって構成したことにより、陽イオンが
絶縁層６を通じて素子形成領域に侵入するのを抑制する
ことが可能となる。
【０１０３】(2).上記(1) により、陽イオンが素子形成
領域に侵入することに起因する素子特性の変動や素子間
の電気的絶縁性の劣化を抑制することが可能となる。
【０１０４】(3).Ｓｉ3 Ｎ4 等からなる絶縁層６ｂと半
導体層７との間にＳｉＯ2 等からなる絶縁層６ｃを形成
したことにより、絶縁層６ｂと半導体層７との接着性を
向上させることが可能となる。
【０１０５】(4).Ｓｉ3 Ｎ4 等からなる絶縁層６ｂと半
導体層７との間にＳｉＯ2 等からなる絶縁層６ｃを形成
したことにより、半導体層７に加わる応力を緩和するこ
とができるので、その応力に起因して半導体層７に結晶
欠陥等が発生する現象を抑制することが可能となる。
【０１０６】(5).上記(2) 〜(4) により、ＳＯＩ構造の
半導体集積回路装置１の歩留りおよび信頼性を向上させ
ることが可能となる。
【０１０７】
【実施例３】図１８は本発明の他の実施例である半導体
集積回路装置を構成する半導体チップの要部断面図、図
１９〜図２２は本実施例３の半導体集積回路装置を構成
するＳＯＩ基板の製造工程中の要部断面図、図２３およ
び図２４は他の製造方法を用いた場合のＳＯＩ基板の製
造工程中における要部断面図である。
【０１０８】図１８に示す本実施例３の半導体集積回路
装置１においては、支持基板５と半導体層７との間に、
例えばリンの含有されたＳｉＯ2 からなる絶縁層６ｄが
形成されている。リンの濃度は、絶縁層６ｄに侵入する
ことが予想される陽イオンの濃度よりも高くなるよう
に、例えば１×１０20cm-3程度に設定されている。
【０１０９】このため、本実施例３においては、たとえ
陽イオンが絶縁層６ｄの露出端面から絶縁層６ｄ内に侵
入したとしても、その陽イオンを絶縁層６ｄ内のリンに
よって捕縛することができるようになっている。すなわ
ち、本実施例３の半導体集積回路装置１は、陽イオンが
絶縁層６ｄを通じて素子形成領域に侵入するのを抑制す
ることが可能な構造となっている。
【０１１０】次に、本実施例３の半導体集積回路装置を
構成するＳＯＩウエハの製造方法の一例を図１９〜図２
２によって説明する。
【０１１１】まず、図１９に示すように、素子形成用の
半導体ウエハ２３に対して熱酸化処理を施すことによ
り、その表面に、例えば厚さ１μｍ程度の絶縁膜２４を
形成する。
【０１１２】一方、図２０に示すように、別に用意した
支持基板用の半導体ウエハ２５の主面に、例えばリンを
イオン打ち込みする。この際のリンイオンの打ち込み濃
度は、例えば１×１０16cm-2程度である。
【０１１３】続いて、図２１に示すように、熱酸化処理
の施された半導体ウエハ２３の片側面を、支持基板用の
半導体ウエハ２５のイオン打ち込み面に接触させた後、
例えば約１０００℃以上の高温処理雰囲気中において熱
処理を施すことにより双方の半導体ウエハ２３，２５を
接着する。
【０１１４】この際、支持基板用の半導体ウエハ２５に
導入されたリンイオン等を、半導体ウエハ２５に接触す
る絶縁膜２４中に拡散させることにより、素子形成用の
半導体ウエハ２３と支持基板用の半導体ウエハ２５との
間に、例えばリンを含有するＳｉＯ2 からなる絶縁層６
ｄを形成する。
【０１１５】その後、半導体ウェハ２３の上面を研削す
ることにより、図２２に示すように、必要な厚さの半導
体基板層７ａを支持基板用の半導体ウエハ２５上に形成
する。
【０１１６】また、本実施例３のＳＯＩウエハを、例え
ば次のようにして製造しても良い。
【０１１７】まず、図２３に示すように、表面酸化処理
の施された半導体ウエハ２３の片側面に、例えばリンイ
オンをイオン打ち込みした後、例えば約１０００℃以上
の高温処理雰囲気中において熱処理を施しリンを活性化
することにより、半導体ウエハ２３の片側面の絶縁膜２
４をリンを含有するＳｉＯ2 とする。
【０１１８】この際のリンイオンの打ち込み濃度は、例
えば１×１０16cm-2程度である。また、イオン打ち込み
時の加速電圧は、例えば３０ＫＶ〜５０ＫＶ程度であ
る。
【０１１９】続いて、図２４に示すように、半導体ウエ
ハ２３のイオン打ち込み面を、支持基板用の半導体ウエ
ハ２５の片側面に接触させた後、これらの半導体ウエハ
２３，２５に対して熱処理を施すことにより、双方の半
導体ウエハ２３，２５を接合する。なお、支持基板用の
半導体ウエハ２５には特に積極的な不純物導入は行わな
い。
【０１２０】その後、上述の例と同様に、半導体ウェハ
２３の上面を研削することにより、図２２に示したよう
に、必要な厚さの半導体基板層７ａを支持基板用の半導
体ウエハ２５上に形成する。
【０１２１】なお、リンイオンの拡散のための熱処理
は、半導体ウエハ２３，２５同士の張り合わせの後に行
っても良い。
【０１２２】このように、本実施例３によれば、以下の
効果を得ることが可能となる。
【０１２３】(1).支持基板５上に形成された絶縁層６上
に、素子形成用の半導体層７が形成されたＳＯＩ構造を
有する半導体集積回路装置において、支持基板５と半導
体層７との間に、リンを含有するＳｉＯ2 からなる絶縁
層６ｄを介在させたことにより、絶縁層６ｄに侵入した
陽イオンを捕縛することができるので、陽イオンが絶縁
層６ｄを通じて素子形成領域に侵入するのを抑制するこ
とが可能となる。
【０１２４】(2).上記(1) により、陽イオンが素子形成
領域に侵入することに起因する素子特性の変動や素子間
の電気的絶縁性の劣化を抑制することができるので、Ｓ
ＯＩ構造の半導体集積回路装置１の歩留りおよび信頼性
を向上させることが可能となる。
【０１２５】
【実施例４】図２５は本発明の他の実施例である半導体
集積回路装置を構成する半導体チップの要部断面図、図
２６は図２５の半導体チップの平面図、図２７〜図３０
は本実施例４の半導体集積回路装置の製造工程中におけ
るＳＯＩ基板の要部断面図である。
【０１２６】本実施例４においては、支持基板５と半導
体層７との間に介在された絶縁層６ｅにおいて、素子分
離部８が接触する部分に、陽イオン遮蔽領域２６ａが形
成されている。
【０１２７】絶縁層６ｅは、例えばＳｉＯ2 からなる。
陽イオン遮蔽領域２６ａは、絶縁層６ｅに、例えばリン
が導入されてなる。この場合も、リンの濃度は、侵入す
ることが予想される陽イオンの濃度より高くなるよう
に、例えば１×１０20cm-3程度に設定されている。
【０１２８】このため、本実施例４においては、たとえ
陽イオンが絶縁層６ｄの露出端面から絶縁層６ｄ内に侵
入したとしても、その陽イオンを陽イオン遮蔽領域２６
ａ内で捕縛することができるようになっている。これに
より、たとえ陽イオンが絶縁層６ｅ内に侵入したとして
も、その陽イオンを陽イオン遮蔽領域２６ａで捕縛する
ことができるようになっている。すなわち、本実施例４
の半導体集積回路装置１においては、陽イオンが絶縁層
６ｅを通じて素子形成領域２９に侵入するのを抑制する
ことが可能な構造となっている。
【０１２９】また、本実施例４においては、素子分離部
８と、半導体チップ３の端部との間に、ガードリング部
２７が形成されている。ガードリング部２７は、半導体
層７の主面から絶縁層６ｄに達する溝２８の中に、半導
体チップ３の主面を被覆するＰＳＧ等からなる絶縁膜１
３ｂの一部が埋め込まれて形成されている。
【０１３０】そして、絶縁層６ｄにおいて、ガードリン
グ部２７が接触する部分には、陽イオン遮蔽領域２６ｂ
が形成されている。この陽イオン遮蔽領域２６ｂは、ガ
ードリング部２７を形成する絶縁膜１３ｂ内のリンが拡
散され形成されている。
【０１３１】ガードリング部２７は、図２６に示すよう
に、素子形成領域２９を完全に取り囲むように、半導体
チップ３の外周に沿って連続的に延在された状態で形成
されている。したがって、図２５に示した陽イオン遮蔽
領域２６ｂも素子形成領域２９を取り囲むように延在さ
れて形成されている。これにより、陽イオンの侵入を抑
制する能力をさらに向上させることが可能となってい
る。なお、図２６のＢＰは、ボンディングパッドを示し
ている。
【０１３２】次に、本実施例４の半導体集積回路装置１
の製造方法の一例を図２７〜図３０によって説明する。
【０１３３】まず、前記実施例１の説明の際に用いた図
７のＳＯＩウエハ１７に対して熱酸化処理を施すことに
より、図２７に示すように、半導体層７に形成された分
離溝８ａの内壁面に絶縁膜３０を形成する。絶縁膜３０
は、例えばＳｉＯ2 からなり、その厚さは、例えば１０
nm程度である。
【０１３４】続いて、絶縁膜５３をイオン打ち込みマス
クとして、ＳＯＩウエハに対して、例えばリンイオンを
イオン打ち込みすることにより、図２８に示すように、
絶縁層６ｅにおいて分離溝８ａから露出する部分に、例
えばリンを含有するＳｉＯ２からなる陽イオン遮蔽領域
２６ａを形成する。
【０１３５】この際、分離溝８ａの内壁面の半導体層７
には絶縁膜３０が形成されているので、リンイオンが分
離溝８ａを通じて半導体層７に侵入することもない。
【０１３６】なお、イオン打ち込み時のリンイオンの打
ち込み濃度は、例えば１×１０１６ｃｍ−２程度であ
る。また、イオン打ち込み時の加速電圧は、例えば３０
ＫＶ〜５０ＫＶ程度である。
【０１３７】その後、前記実施例１と同様にして、図２
９に示すように、半導体層７にｎＭＯＳ１１等を形成し
た後、半導体層７上に絶縁膜をＣＶＤ法等によって堆積
する。その後、その絶縁膜をフォトリソグラフィ技術に
よってパターニングすることにより、半導体層７上に絶
縁膜１３ａを形成する。
【０１３８】次いで、ＳＯＩウエハ１７上に、ガードリ
ング部２７（図２５参照）を形成するためのレジストパ
ターン１９ｅを形成した後、レジストパターン１９ｅを
エッチングマスクとして、半導体層７に絶縁層６ｅが露
出する溝２８を形成する。溝２８は、素子形成領域の外
周に沿って切れ目なく延在された状態で形成されてい
る。なお、溝の幅は、例えば３００nm程度である。
【０１３９】続いて、レジストパターン１９ｅを除去し
た後、ＳＯＩウエハ１７上に、例えばＰＳＧからなる絶
縁膜をＣＶＤ法等によって堆積する。この際、その絶縁
膜によって溝２８も埋め込まれる。すなわち、本実施例
４においては、その絶縁膜を形成する際にガードリング
部２７（図２５参照）も同時に形成してしまう。
【０１４０】その後、その絶縁膜上にスクライブ領域が
開口された図３０に示すようなレジストパターン１９ｆ
を形成した後、そのレジストパターン１９ｆをエッチン
グマスクとして、その絶縁膜をドライエッチング法等に
よってパターニングすることにより、半導体層７上に絶
縁膜１３ｂを形成する。
【０１４１】以降は、前記実施例１で説明したのと同様
である。ただし、図２５に示したように、絶縁層６ｅに
おいて、ガードリング部２７が接触する部分に形成され
た陽イオン遮蔽領域２６ｂは、ガードリング部２７の形
成後の所定の熱処理において、ガードリング部２７に含
有されたリンを拡散することによって形成される。
【０１４２】このように、本実施例４によれば、以下の
効果を得ることが可能となる。
【０１４３】(1).支持基板５と半導体層７との間の絶縁
層６ｅにおいて、素子分離部８およびガードリング部２
７が接触する部分に、例えばリンを含有するＳｉＯ2 か
らなる陽イオン遮蔽領域２６ａ，２６ｂを形成したこと
により、絶縁層６ｅに侵入した陽イオンを陽イオン遮蔽
領域２６ａ，２６ｂによって捕縛することができるの
で、陽イオンが絶縁層６ｅを通じて素子形成領域に侵入
するのを抑制することが可能となる。
【０１４４】(2).上記(1) により、陽イオンが素子形成
領域に侵入することに起因する素子特性の変動や素子間
の電気的絶縁性の劣化を抑制することができるので、Ｓ
ＯＩ構造の半導体集積回路装置１の歩留りおよび信頼性
を向上させることが可能となる。
【０１４５】(3).陽イオンの侵入を抑制するための絶縁
膜１３ｂを半導体層７上に堆積する際、ガードリング部
２７を同時に形成することにより、工程数を増やすこと
なく、絶縁層６ｄから陽イオンが侵入するのを抑制する
ことのできる構造を有する半導体集積回路装置１を製造
することが可能となる。すなわち、製造コストや製造時
間の増大を招くことなく、信頼性の高いＳＯＩ構造の半
導体集積回路装置１を製造することが可能となる。
【０１４６】
【実施例５】図３１は本発明の他の実施例である半導体
集積回路装置を構成する半導体チップの要部断面図、図
３２〜図３４は本実施例５の半導体集積回路装置の製造
工程中におけるＳＯＩ基板の要部断面図である。
【０１４７】図３１に示す本実施例５の半導体集積回路
装置１においては、素子分離部８の埋込体８ｂが、例え
ばリンの導入されたポリシリコンによって構成されてい
る。
【０１４８】この場合も、リンの濃度は、侵入すること
が予想される陽イオンの濃度より高くなるように、例え
ば１×１０20cm-3程度に設定されている。
【０１４９】埋込体８ｂの側面および上下面には、それ
ぞれ絶縁膜８ｃ，８ｄが形成されている。これは、埋込
体８ｂのリンが半導体層７に拡散してしまうのを防止す
るためである。
【０１５０】また、本実施例５においても絶縁層６ｅに
おいて、素子分離部８が接触する部分およびガードリン
グ部２７が接触する部分に、前記実施例４と同様、陽イ
オン遮蔽領域２６ａ，２６ｂが形成されている。
【０１５１】すなわち、本実施例５においては、陽イオ
ンが絶縁層６ｅに侵入したとしても、その陽イオンを陽
イオン遮蔽領域２６ａ，２６ｂによって捕縛することが
できるようになっている。
【０１５２】しかも、たとえ陽イオンがその陽イオン遮
蔽領域２６ａ，２６ｂを透過して素子分離部８に侵入し
たとしても、その陽イオンを、例えば素子分離部８の絶
縁膜８ｃと埋込体８ｂとの界面近傍において捕縛するこ
とができるようになっている。
【０１５３】したがって、陽イオンが絶縁層６ｅを通じ
て素子形成領域に侵入するのを抑制することが可能とな
っている。
【０１５４】次に、本実施例５の半導体集積回路装置１
の製造方法の一例を図３２〜図３４によって説明する。
【０１５５】まず、前記実施例１において用いた図７の
ＳＯＩウエハ１７上の絶縁膜１８ｃを除去した後、図３
２に示すように、ＳＯＩウエハ１７上に絶縁膜３１をＣ
ＶＤ法等によって堆積する。この絶縁膜３１の厚さは、
例えば５０nm程度である。
【０１５６】続いて、例えばリンを含有するポリシリコ
ンからなる導体膜３２を、ＣＶＤ法等によって絶縁膜３
１上に堆積するとともに、分離溝８ａ内に埋め込む。こ
の時の導体膜３２の膜厚は、例えば３００nm程度であ
る。
【０１５７】その後、導体膜３２を分離溝８ａ内のみに
残るように異方性のドライエッチング法等によってエッ
チバックする。これにより、図３３に示すように、分離
溝８ａ内に導体膜３２からなる埋込体８ｂを形成すると
ともに、ＳＯＩウエハ１７の上面を平坦化する。
【０１５８】次いで、ＳＯＩウエハ１７に対して熱酸化
処理を施すことにより、図３４に示すように、埋込体８
ｂの上面にＳｉＯ2 からなる絶縁膜８ｄを形成する。こ
の絶縁膜８ｄの厚さは、例えば５０nm程度である。
【０１５９】その後、絶縁膜１８ａ，１８ｂを除去した
後、前記実施例１と同様に、半導体層７に半導体集積回
路素子を形成し、半導体集積回路装置１の製造を終了す
る。
【０１６０】このように、本実施例５によれば、以下の
効果を得ることが可能となる。
【０１６１】(1).素子分離部８の埋込体８ｂを、例えば
リンを含有するポリシリコンによって構成したことによ
り、たとえ陽イオンが絶縁層６ｅの陽イオン遮蔽領域２
６ａ，２６ｂを透過して素子分離部８に侵入したとして
も、その陽イオンを素子分離部８の絶縁膜８ｃと埋込体
８ｂとの界面近傍等において捕縛することができるの
で、陽イオンが絶縁層６ｅを通じて素子形成領域に侵入
するのを抑制することが可能となる。
【０１６２】(2).上記(1) により、陽イオンが素子形成
領域に侵入することに起因する素子特性の変動や素子間
の電気的絶縁性の劣化を抑制することができるので、Ｓ
ＯＩ構造の半導体集積回路装置１の歩留りおよび信頼性
を向上させることが可能となる。
【０１６３】
【実施例６】図３５は本発明の他の実施例である半導体
集積回路装置を構成する半導体チップの要部断面図、図
３６〜図３８は本実施例６の半導体集積回路装置の製造
工程中におけるＳＯＩ基板の要部断面図である。
【０１６４】本実施例６においては、図３５に示すよう
に、素子分離部８に、断面Ｕ字状の陽イオン遮蔽膜８ｅ
が形成されている。陽イオン遮蔽膜８ｅは、陽イオンが
透過することができない性質を有する材料からなり、例
えばＳｉ3 Ｎ4 からなる。
【０１６５】素子分離部８の幅は、例えば６００nm程度
である。陽イオン遮蔽膜８ｅと半導体層７との間の絶縁
膜８ｃは、例えばＳｉＯ2 からなり、その厚さは、例え
ば１０nm程度である。また、陽イオン遮蔽膜８ｅの厚さ
は、例えば１４０nm程度である。埋込体８ｂは、例えば
ＳｉＯ2 からなる。
【０１６６】また、本実施例６においても、前記実施例
５と同様に、絶縁層６ｅにおいて、素子分離部８および
ガードリング部２７が接触する部分に陽イオン遮蔽領域
２６ａ，２６ｂが形成されている。
【０１６７】本実施例６においては、前記実施例５と同
様、陽イオンが絶縁層６ｅに侵入したとしても、その陽
イオンを陽イオン遮蔽領域２６ａ，２６ｂによって捕縛
することができるようになっている。
【０１６８】しかも、たとえ陽イオンがその陽イオン遮
蔽領域２６ａ，２６ｂを透過して素子分離部８に侵入し
たとしても、素子分離部８内の陽イオン遮蔽膜８ｅによ
って陽イオンの移動が妨げられるようになっている。
【０１６９】したがって、陽イオンが絶縁層６ｅを通じ
て素子形成領域に侵入するのを抑制することが可能とな
っている。本実施例６の場合、陽イオン遮蔽膜８ｅが無
い場合に比べて、陽イオンの通過量を１／３０に抑制す
ることができる。すなわち、半導体集積回路装置１の寿
命を約３０倍に延ばすことが可能となる。
【０１７０】次に、本実施例６の半導体集積回路装置１
の製造方法の一例を図３６〜図３８によって説明する。
【０１７１】まず、前記実施例１において用いた図７の
ＳＯＩウエハ１７上の絶縁膜１８ｃを除去した後、図３
６に示すように、ＳＯＩウエハ１７上に、例えばＳｉ3
Ｎ4からなる絶縁膜３３をＣＶＤ法等によって堆積す
る。この絶縁膜３３の厚さは、例えば１４０nm程度であ
る。
【０１７２】続いて、例えばＳｉＯ2 からなる絶縁膜３
４を、ＣＶＤ法等によって絶縁膜３３上に堆積するとと
もに、分離溝８ａ内に埋め込む。この時の絶縁膜３４の
膜厚は、例えば４００nm程度である。
【０１７３】その後、絶縁膜３４を分離溝８ａ内のみに
残るように異方性のドライエッチング法等によってエッ
チバックする。これにより、図３７に示すように、分離
溝８ａ内に絶縁膜３４からなる埋込体８ｂを形成すると
ともに、ＳＯＩウエハ１７の上面を平坦化する。
【０１７４】次いで、絶縁膜１８ａ，１８ｂ，３３を除
去する。これにより、図３８に示すように、素子分離部
８に、絶縁膜３３からなる断面Ｕ字状の陽イオン遮蔽膜
８ｅを形成する。
【０１７５】その後、前記実施例１と同様に、半導体層
７に半導体集積回路素子を形成し、半導体集積回路装置
１の製造を終了する。
【０１７６】このように、本実施例６によれば、以下の
効果を得ることが可能となる。
【０１７７】(1).素子分離部８に、例えばＳｉ3 Ｎ4 か
らなる断面Ｕ字状の陽イオン遮蔽膜８ｅを形成したこと
により、たとえ陽イオンが絶縁層６ｅの陽イオン遮蔽領
域２６ａ，２６ｂを透過して素子分離部８に侵入したと
しても、素子分離部８内の陽イオン遮蔽膜８ｅによって
陽イオンの移動を妨げることができるので、陽イオンが
絶縁層６ｅを通じて素子形成領域に侵入するのを抑制す
ることが可能となる。
【０１７８】(2).上記(1) により、陽イオンが素子形成
領域に侵入することに起因する素子特性の変動や素子間
の電気的絶縁性の劣化を抑制することができるので、Ｓ
ＯＩ構造の半導体集積回路装置１の歩留りおよび信頼性
を向上させることが可能となる。
【０１７９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
１〜６に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【０１８０】例えば前記実施例１においては、支持基板
と半導体層との間の絶縁層を、ＳｉＯ2 からなる絶縁膜
と、Ｓｉ3 Ｎ4 からなる絶縁膜との積層構造とした場合
について説明したが、これに限定されるものではなく、
例えば支持基板と半導体層との間の絶縁層をＳｉ3 Ｎ4
からなる絶縁膜のみによって構成しても良い。
【０１８１】また、前記実施例３においては、支持基板
と半導体層との間の絶縁層を、リンを含有したＳｉＯ2
からなる絶縁膜のみで構成した場合について説明した
が、これに限定されるものではなく、例えばリンを含有
したＳｉＯ2 からなる絶縁膜と支持基板との間に、５０
０nm程度の厚さのリンを含有しない絶縁膜を介在させて
も良い。
【０１８２】また、前記実施例４においては、素子分離
部の深さを、支持基板と半導体層との間の絶縁層に達す
る程度とした場合について説明したが、これに限定され
るものではなく、例えばその深さを、支持基板と半導体
層との間の絶縁層を貫通する程度としても良い。
【０１８３】また、前記実施例４〜６においては、ガー
ドリング部の深さを、支持基板と半導体層との間の絶縁
層に達する程度とした場合について説明したが、これに
限定されるものではなく、例えば図３９に示すように、
ガードリング部２７の深さを、支持基板５と半導体層７
との間の絶縁層６ｅを貫通する程度としても良い。この
場合、陽イオンの侵入を抑制する能力をさらに向上させ
ることが可能となる。
【０１８４】また、前記実施例４〜６においては、半導
体チップの上面側から陽イオンが侵入するのを抑制する
ために形成した絶縁膜と、ガードリング部とを一体とし
た場合について説明したが、これに限定されるものでは
なく、例えば図４０に示すように、絶縁膜１３ｂとガー
ドリング部２７とを別々にしても良い。
【０１８５】また、前記実施例５においては、ガードリ
ング部をＰＳＧによって構成した場合について説明した
が、これに限定されるものではなく種々変更可能であ
り、例えばリンを含有するポリシリコンとしても良い。
この場合のリンの濃度は、例えば１×１０20cm-3程度で
ある。
【０１８６】また、前記実施例５においては、素子分離
部の埋込体をリンを含有するポリシリコンとした場合に
ついて説明したが、これに限定されるものではなく種々
変更可能であり、例えば図４１に示すように、素子分離
部８の埋込体８ｂをリンを含有したＳｉＯ2 によって構
成しても良い。リンの濃度は、例えば１×１０20cm-3程
度である。この場合、分離溝８ａの内壁面には、埋込体
８ｂのリンの拡散を防止するために、絶縁膜８ｃが形成
されている。
【０１８７】また、前記実施例５においては、素子分離
部の埋込体をリンを含有する材料とした場合について説
明したが、これに限定されるものではなく種々変更可能
であり、例えば図４２に示すように、素子分離部８の埋
込体８ｂの上部８ｂ1 のみをリンを含有したＳｉＯ2 に
よって構成し、他の部分はリンを含有しないＳｉＯ2に
よって構成しても良い。この場合、分離溝８ａの内壁面
に、リンが半導体層７に拡散するのを防止するための絶
縁膜を形成する必要がなくなる。
【０１８８】また、前記実施例６においては、素子分離
部の深さを、支持基板と半導体層との間の絶縁層に達す
る程度とした場合について説明したが、これに限定され
るものではなく、例えば図４３に示すように、素子分離
部８の深さを、支持基板５と半導体層７との間の絶縁層
６ｅを貫通する程度としても良い。この場合、陽イオン
の侵入を抑制する能力をさらに向上させることが可能と
なる。
【０１８９】また、前記実施例１〜６においては、半導
体層をＳｉ単結晶とした場合について説明したが、これ
に限定されるものではなく種々変更可能であり、例えば
ガリウムヒ素（ＧａＡｓ）としても良い。この場合、支
持基板は、ＳｉでもＧａＡｓでもどちらでも良い。
【０１９０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である気密封
止形の半導体集積回路装置に適用した場合について説明
したが、これに限定されず種々適用可能であり、例えば
本発明の場合、陽イオンの侵入抑制能力を高くすること
ができるので、樹脂封止形の半導体集積回路装置等のよ
うな他の半導体集積回路装置に適用することも可能であ
る。この場合、気密封止形の半導体集積回路装置よりも
製品のコストを低減することが可能となる。
【０１９１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【０１９２】(1).第１の発明によれば、支持基板と半導
体層との間に介在された絶縁層に陽イオンの拡散を妨げ
る機能を持たせたことにより、ＳＯＩ構造の半導体集積
回路装置において、陽イオンがその絶縁層を通じて素子
形成領域に侵入するのを抑制または防止することが可能
となる。
【０１９３】したがって、陽イオンが素子形成領域に侵
入することに起因する素子特性の変動や素子間の電気的
絶縁性の劣化を抑制することができるので、ＳＯＩ構造
の半導体集積回路装置の歩留りおよび信頼性を向上させ
ることが可能となる。
【０１９４】(2).第２の発明によれば、支持基板と半導
体層との間に介在された絶縁層を、陽イオンが透過する
ことのできない性質を有する窒化ケイ素によって構成し
たことにより、ＳＯＩ構造の半導体集積回路装置におい
て、陽イオンがその絶縁層を通じて素子形成領域に侵入
するのを防止することが可能となる。
【０１９５】したがって、陽イオンが素子形成領域に侵
入することに起因する素子特性の変動や素子間の電気的
絶縁性の劣化を抑制することができるので、ＳＯＩ構造
の半導体集積回路装置の歩留りおよび信頼性を向上させ
ることが可能となる。
【０１９６】(3).第３の発明によれば、陽イオンが支持
基板と半導体層との間に介在された絶縁層を通じて素子
形成領域に侵入するのを防止することができる上、支持
基板と窒化ケイ素膜との間に二酸化ケイ素膜を形成した
ことにより、支持基板と半導体層との接着性を向上させ
ることが可能となる。
【０１９７】したがって、陽イオンが素子形成領域に侵
入することに起因する素子特性の変動や素子間の電気的
絶縁性の劣化を抑制することができる上、半導体層と支
持基板との剥離現象を抑制することができるので、ＳＯ
Ｉ構造の半導体集積回路装置の歩留りおよび信頼性をさ
らに向上させることが可能となる。
【０１９８】(4).第４の発明によれば、支持基板と半導
体層との間に介在された絶縁層をリンの含有された二酸
化ケイ素によって構成したことにより、その絶縁層の露
出端面から侵入した陽イオンをリンによって捕縛するこ
とができるので、ＳＯＩ構造の半導体集積回路装置にお
いて、陽イオンが絶縁層を通じて素子形成領域に侵入す
るのを抑制することが可能となる。
【０１９９】したがって、陽イオンが素子形成領域に侵
入することに起因する素子特性の変動や素子間の電気的
絶縁性の劣化を抑制することができるので、ＳＯＩ構造
の半導体集積回路装置の歩留りおよび信頼性を向上させ
ることが可能となる。
【０２００】(5).第５の発明によれば、陽イオンの侵入
経路である分離部に陽イオンの拡散を妨げる機能を持た
せたことにより、ＳＯＩ構造の半導体集積回路装置にお
いて、陽イオンが分離部を通じて素子形成領域に侵入す
るのを抑制または防止することが可能となる。
【０２０１】したがって、陽イオンが素子形成領域に侵
入することに起因する素子特性の変動や素子間の電気的
絶縁性の劣化を抑制することができるので、ＳＯＩ構造
の半導体集積回路装置の歩留りおよび信頼性を向上させ
ることが可能となる。
【０２０２】(6).第６の発明によれば、支持基板と半導
体層との間に介在された絶縁層の露出端面から侵入し分
離部に移動してきた陽イオンを、分離部の埋込体に含有
されたリンによって捕縛することができるので、ＳＯＩ
構造の半導体集積回路装置において、陽イオンが分離部
を通じて素子形成領域に侵入するのを抑制することが可
能となる。
【０２０３】また、埋込体と半導体層との接触部分にリ
ンの含有されていない絶縁膜を形成したことにより、埋
込体のリンが半導体層に拡散してしまうのを防止するこ
とが可能となる。
【０２０４】したがって、陽イオンが素子形成領域に侵
入することに起因する素子特性の変動や素子間の電気的
絶縁性の劣化を抑制することができる上、埋込体のリン
が半導体層に拡散することによる素子特性の変動を抑制
することができるので、ＳＯＩ構造の半導体集積回路装
置の歩留りおよび信頼性を向上させることが可能とな
る。
【０２０５】(7).第７の発明によれば、支持基板と半導
体層との間に介在された絶縁層の露出端面から侵入した
陽イオンがそれ以上内部に移動するのをガードリング部
によって阻止することができるので、ＳＯＩ構造の半導
体集積回路装置において、陽イオンが絶縁層を通じて素
子形成領域に侵入するのを防止することが可能となる。
【０２０６】したがって、陽イオンが素子形成領域に侵
入することに起因する素子特性の変動や素子間の電気的
絶縁性の劣化を抑制することができるので、ＳＯＩ構造
の半導体集積回路装置の歩留りおよび信頼性を向上させ
ることが可能となる。
【０２０７】(8).第８の発明によれば、陽イオンの拡散
を妨げる材料からなるガードリング部を、工程数を増や
すことなく形成することが可能となる。したがって、製
造コストや製造時間の増大を招くことなく、信頼性の高
いＳＯＩ構造の半導体集積回路装置を製造することが可
能となる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体集積回路装置を
構成する半導体チップの要部断面図である。
【図２】パッケージ基板上に実装された図１の半導体チ
ップの斜視図である。
【図３】実施例１の半導体集積回路装置の製造工程中に
おけるＳＯＩ基板の要部断面図である。
【図４】実施例１の半導体集積回路装置の製造工程中に
おけるＳＯＩ基板の要部断面図である。
【図５】実施例１の半導体集積回路装置の製造工程中に
おけるＳＯＩ基板の要部断面図である。
【図６】実施例１の半導体集積回路装置の製造工程中に
おけるＳＯＩ基板の要部断面図である。
【図７】実施例１の半導体集積回路装置の製造工程中に
おけるＳＯＩ基板の要部断面図である。
【図８】実施例１の半導体集積回路装置の製造工程中に
おけるＳＯＩ基板の要部断面図である。
【図９】実施例１の半導体集積回路装置の製造工程中に
おけるＳＯＩ基板の要部断面図である。
【図１０】実施例１の半導体集積回路装置の製造工程中
におけるＳＯＩ基板の要部断面図である。
【図１１】実施例１の半導体集積回路装置の製造工程中
におけるＳＯＩ基板の要部断面図である。
【図１２】実施例１の半導体集積回路装置の製造工程中
におけるＳＯＩ基板の要部断面図である。
【図１３】実施例１の半導体集積回路装置の製造工程中
におけるＳＯＩ基板の要部断面図である。
【図１４】本発明の他の実施例である半導体集積回路装
置を構成する半導体チップの要部断面図である。
【図１５】実施例２の半導体集積回路装置を構成するＳ
ＯＩ基板の製造工程中の要部断面図である。
【図１６】実施例２の半導体集積回路装置を構成するＳ
ＯＩ基板の製造工程中の要部断面図である。
【図１７】実施例２の半導体集積回路装置を構成するＳ
ＯＩ基板の製造工程中の要部断面図である。
【図１８】本発明の他の実施例である半導体集積回路装
置を構成する半導体チップの要部断面図である。
【図１９】実施例３の半導体集積回路装置を構成するＳ
ＯＩ基板の製造工程中の要部断面図である。
【図２０】実施例３の半導体集積回路装置を構成するＳ
ＯＩ基板の製造工程中の要部断面図である。
【図２１】実施例３の半導体集積回路装置を構成するＳ
ＯＩ基板の製造工程中の要部断面図である。
【図２２】実施例３の半導体集積回路装置を構成するＳ
ＯＩ基板の製造工程中の要部断面図である。
【図２３】他の製造方法を用いた場合のＳＯＩ基板の製
造工程中における要部断面図である。
【図２４】他の製造方法を用いた場合のＳＯＩ基板の製
造工程中における要部断面図である。
【図２５】本発明の他の実施例である半導体集積回路装
置を構成する半導体チップの要部断面図である。
【図２６】図２５の半導体チップの平面図である。
【図２７】実施例４の半導体集積回路装置の製造工程中
におけるＳＯＩ基板の要部断面図である。
【図２８】実施例４の半導体集積回路装置の製造工程中
におけるＳＯＩ基板の要部断面図である。
【図２９】実施例４の半導体集積回路装置の製造工程中
におけるＳＯＩ基板の要部断面図である。
【図３０】実施例４の半導体集積回路装置の製造工程中
におけるＳＯＩ基板の要部断面図である。
【図３１】本発明の他の実施例である半導体集積回路装
置を構成する半導体チップの要部断面図である。
【図３２】実施例５の半導体集積回路装置の製造工程中
におけるＳＯＩ基板の要部断面図である。
【図３３】実施例５の半導体集積回路装置の製造工程中
におけるＳＯＩ基板の要部断面図である。
【図３４】実施例５の半導体集積回路装置の製造工程中
におけるＳＯＩ基板の要部断面図である。
【図３５】本発明の他の実施例である半導体集積回路装
置を構成する半導体チップの要部断面図である。
【図３６】実施例６の半導体集積回路装置の製造工程中
におけるＳＯＩ基板の要部断面図である。
【図３７】実施例６の半導体集積回路装置の製造工程中
におけるＳＯＩ基板の要部断面図である。
【図３８】実施例６の半導体集積回路装置の製造工程中
におけるＳＯＩ基板の要部断面図である。
【図３９】本発明の他の実施例である半導体集積回路装
置を構成する半導体チップの要部断面図である。
【図４０】本発明の他の実施例である半導体集積回路装
置を構成する半導体チップの要部断面図である。
【図４１】本発明の他の実施例である半導体集積回路装
置を構成する半導体チップの要部断面図である。
【図４２】本発明の他の実施例である半導体集積回路装
置を構成する半導体チップの要部断面図である。
【図４３】本発明の他の実施例である半導体集積回路装
置を構成する半導体チップの要部断面図である。
【符号の説明】
１ 半導体集積回路装置 ２ パッケージ基板 ２ａ 電極 ３ 半導体チップ ４ ボンディングワイヤ ５ 支持基板 ６ 絶縁層 ６ａ〜６ｅ 絶縁層 ７ 半導体層 ７ａ 半導体基板層 ７ｂ エピタキシャル層 ８ 素子分離部 ８ａ 分離溝 ８ｂ 埋込体 ８ｃ，８ｄ 絶縁膜 ８ｅ 陽イオン遮蔽膜 ９ｐ1 第１のｐウエル ９ｐ2 第２のｐウエル ９ｎ1 第１のｎウエル ９ｎ2 第２のｎウエル １０ プレーナ酸化膜 １１ ｎチャネルＭＯＳ・ＦＥＴ １１ａ ｎ形拡散層 １１ｂ ゲート電極 １２ａ ｐ形拡散層 １３ａ 絶縁膜 １３ｂ 絶縁膜 １４ 電極 １５ コンタクトホール １６ 表面保護膜 １７ ＳＯＩウエハ １８ａ〜１８ｃ 絶縁膜 １９ａ〜１９ｆ フォトレジストパターン ２０ 溝 ２１ 絶縁膜 ２２ ゲートサイドウォール ２３ 半導体ウエハ ２４ 絶縁膜 ２５ 半導体ウエハ ２６ａ，２６ｂ 陽イオン遮蔽領域 ２７ ガードリング部 ２８ 溝 ２９ 素子形成領域 ３０ 絶縁膜 ３１ 絶縁膜 ３２ 導体膜 ３３ 絶縁膜 ３４ 絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丹場 展雄 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 平本 俊郎 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 池田 隆英 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 半導体からなる支持基板と、前記支持基
    板上に絶縁層を介して形成された半導体層と、前記半導
    体層の主面から絶縁層に達するようにまたは絶縁層を貫
    通するように形成された分離部とを有するＳＯＩ構造の
    半導体集積回路装置であって、前記絶縁層の少なくとも
    一部に、陽イオンの拡散を妨げる機能を持たせたことを
    特徴とする半導体集積回路装置。
  2. 【請求項２】 請求項１記載の絶縁層を、前記陽イオン
    の拡散を妨げる機能を持たせるために、窒化ケイ素によ
    って構成したことを特徴とする半導体集積回路装置。
  3. 【請求項３】 請求項１記載の絶縁層を、前記陽イオン
    の拡散を妨げる機能を持たせるために前記半導体層側に
    形成された窒化ケイ素膜と、前記支持基板側に形成され
    た二酸化ケイ素膜との積層構造としたことを特徴とする
    半導体集積回路装置。
  4. 【請求項４】 請求項１記載の絶縁層を、前記陽イオン
    の拡散を妨げる機能を持たせるために前記半導体層側に
    形成され第１の二酸化ケイ素膜と、前記支持基板側に形
    成された第２の二酸化ケイ素膜と、前記第１の二酸化ケ
    イ素膜および前記第２の二酸化ケイ素膜の間に形成され
    窒化ケイ素膜との積層構造としたことを特徴とする半導
    体集積回路装置。
  5. 【請求項５】 請求項４記載の半導体集積回路装置を製
    造する際、シリコンからなる半導体基板に対して熱酸化
    処理を施すことによりその表面に前記第１の二酸化ケイ
    素膜を形成する工程と、前記第１の二酸化ケイ素膜上に
    窒化ケイ素膜をＣＶＤ法によって形成する工程と、前記
    窒化ケイ素膜上に前記第２の二酸化ケイ素膜を形成する
    工程と、前記第２の二酸化ケイ素膜の形成された半導体
    基板を前記支持基板に貼り付ける工程と、前記支持基板
    に貼り付けられた半導体基板の主面を研磨することによ
    り前記半導体層を形成する工程とを有することを特徴と
    する半導体集積回路装置の製造方法。
  6. 【請求項６】 請求項１記載の絶縁層の少なくとも一部
    を、前記陽イオンの拡散を妨げる機能を持たせるため
    に、リンの含有された二酸化ケイ素膜によって構成した
    ことを特徴とする半導体集積回路装置。
  7. 【請求項７】 請求項６記載の半導体集積回路装置を製
    造する際、シリコンからなる第１の半導体基板に対して
    熱酸化処理を施すことによりその表面に二酸化ケイ素か
    らなる絶縁膜を形成する工程と、第２の半導体基板の主
    面の少なくとも一部に高濃度のリンをイオン打ち込みす
    る工程と、前記第１の半導体基板を前記絶縁膜を介して
    前記第２の半導体基板のイオン打ち込み面に貼り付ける
    工程と、貼り付け工程後の第１の半導体基板および第２
    の半導体基板に対して熱処理を施し、前記第２の半導体
    基板に含まれるリンを、前記絶縁膜の少なくとも一部に
    拡散することにより、前記絶縁層を形成する工程とを有
    することを特徴とする半導体集積回路装置の製造方法。
  8. 【請求項８】 請求項６記載の半導体集積回路装置を製
    造する際、シリコンからなる第１の半導体基板に対して
    熱酸化処理を施すことによりその表面に二酸化ケイ素か
    らなる絶縁膜を形成する工程と、前記絶縁膜に高濃度の
    リンをイオン打ち込みする工程と、イオン打ち込み工程
    後の第１の半導体基板を、第２の半導体基板に貼り付け
    る際に前記リンを前記絶縁膜内に拡散させることによ
    り、前記絶縁層を形成する工程とを有することを特徴と
    する半導体集積回路装置の製造方法。
  9. 【請求項９】 半導体からなる支持基板と、前記支持基
    板上に絶縁層を介して形成された半導体層と、前記半導
    体層の主面から絶縁層に達するようにまたは絶縁層を貫
    通するように形成された分離部とを有するＳＯＩ構造の
    半導体集積回路装置であって、前記分離部の少なくとも
    一部に、陽イオンの拡散を妨げる機能を持たせたことを
    特徴とする半導体集積回路装置。
  10. 【請求項１０】 請求項９記載の絶縁層において、前記
    分離部と接する部分を、リンの含有された二酸化ケイ素
    によって構成したことを特徴とする半導体集積回路装
    置。
  11. 【請求項１１】 請求項１０記載の半導体集積回路装置
    を製造する際、半導体層上に分離部形成用のマスクパタ
    ーンを形成する工程と、前記マスクパターンをエッチン
    グマスクとして、半導体層の主面から絶縁層に達するよ
    うに分離溝を形成する工程と、前記マスクパターンをイ
    オン打ち込みマスクとして、前記分離溝から露出する絶
    縁層にリンをイオン打ち込みする工程とを有することを
    特徴とする半導体集積回路装置の製造方法。
  12. 【請求項１２】 請求項９記載の分離部は、前記半導体
    層の主面から絶縁層に達するようにまたは絶縁層を貫通
    するように設けられた分離溝と、前記分離溝内に前記陽
    イオンの拡散を妨げる機能を持たせるために埋め込まれ
    たリンの含有された多結晶シリコンまたはリンの含有さ
    れた二酸化ケイ素からなる埋込体と、少なくとも前記埋
    込体が前記半導体層に接する部分に設けられたリンの含
    有されていない絶縁膜とからなることを特徴とする半導
    体集積回路装置。
  13. 【請求項１３】 請求項９記載の分離部の上部に、前記
    陽イオンの拡散を妨げる機能を持たせるためにリンの含
    有された二酸化ケイ素膜を形成したことを特徴とする半
    導体集積回路装置。
  14. 【請求項１４】 請求項１２または１３記載の半導体集
    積回路装置を製造する際、前記半導体層上に分離部形成
    用のマスクパターンを形成する工程と、前記マスクパタ
    ーンをエッチングマスクとして、前記半導体層の主面か
    ら絶縁層に達するようにまたは絶縁層を貫通するように
    分離溝を形成する工程と、前記分離溝の内面に絶縁膜を
    形成した後、リンの含有された多結晶シリコン膜または
    リンの含有された二酸化ケイ素膜を、前記分離溝の形成
    された半導体層上に堆積する工程と、前記リンの含有さ
    れた多結晶シリコン膜またはリンの含有された二酸化ケ
    イ素膜を前記半導体層が露出するようにエッチバックす
    ることにより、前記分離溝内に前記リンの含有された多
    結晶シリコン膜またはリンの含有された二酸化ケイ素膜
    からなる埋込体を設ける工程とを有することを特徴とす
    る半導体集積回路装置の製造方法。
  15. 【請求項１５】 請求項９記載の分離部は、前記半導体
    層の主面から絶縁層に達するようにまたは絶縁層を貫通
    するように設けられた分離溝と、前記陽イオンの拡散を
    妨げる機能を持たせるために前記分離溝の内面に沿って
    形成された窒化ケイ素膜と、少なくとも前記窒化ケイ素
    膜が前記半導体層に接する部分に設けられた絶縁膜とか
    らなることを特徴とする半導体集積回路装置。
  16. 【請求項１６】 請求項１５記載の半導体集積回路装置
    を製造する際、前記半導体層上に分離部形成用のマスク
    パターンを形成する工程と、前記マスクパターンをエッ
    チングマスクとして、前記半導体層の主面から絶縁層に
    達するようにまたは絶縁層を貫通するように分離溝を形
    成する工程と、前記分離溝の内面に絶縁膜を形成した
    後、その絶縁膜の表面に窒化ケイ素膜を形成する工程
    と、前記分離溝を所定の絶縁膜によって埋め込んだ後、
    エッチバックすることにより、その埋め込み部分の上部
    を平坦化することを特徴とする半導体集積回路装置の製
    造方法。
  17. 【請求項１７】 半導体からなる支持基板と、前記支持
    基板上に絶縁層を介して形成された半導体層と、前記半
    導体層の主面から絶縁層に達するようにまたは絶縁層を
    貫通するように形成された分離部とを半導体チップ領域
    内に有するＳＯＩ構造の半導体集積回路装置であって、
    前記半導体チップ領域の最外周に、前記半導体層の主面
    から前記絶縁層に達するようにまたは前記絶縁層を貫通
    するようにガードリング部を設けるとともに、前記ガー
    ドリング部を陽イオンの拡散を妨げる材料によって構成
    したことを特徴とする半導体集積回路装置。
  18. 【請求項１８】 請求項１７記載のガードリング部を、
    前記陽イオンの拡散を妨げる機能を持たせるためにリン
    の含有された多結晶シリコンまたはリンの含有された二
    酸化ケイ素によって構成したことを特徴とする半導体集
    積回路装置。
  19. 【請求項１９】 請求項１７記載の半導体集積回路装置
    を製造する際、前記半導体層上にガードリング部形成用
    のマスクパターンを形成する工程と、前記マスクパター
    ンをエッチングマスクとして、前記半導体層の主面から
    絶縁層に達するようにまたは絶縁層を貫通するように溝
    を形成する工程と、前記半導体層に所定の半導体集積回
    路素子を形成する工程と、前記所定の半導体集積回路素
    子を被覆するように陽イオンの拡散を妨げる材料を前記
    半導体層上に堆積すると同時に、前記溝内に埋め込む工
    程とを有することを特徴とする半導体集積回路装置。
JP4322185A 1992-12-02 1992-12-02 半導体集積回路装置およびその製造方法 Pending JPH06177233A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4322185A JPH06177233A (ja) 1992-12-02 1992-12-02 半導体集積回路装置およびその製造方法
KR1019930025386A KR940016463A (ko) 1992-12-02 1993-11-26 반도체집적회로장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4322185A JPH06177233A (ja) 1992-12-02 1992-12-02 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06177233A true JPH06177233A (ja) 1994-06-24

Family

ID=18140897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4322185A Pending JPH06177233A (ja) 1992-12-02 1992-12-02 半導体集積回路装置およびその製造方法

Country Status (2)

Country Link
JP (1) JPH06177233A (ja)
KR (1) KR940016463A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1049172A2 (en) * 1999-04-26 2000-11-02 Oki Electric Industry Co., Ltd. A SOI structure semiconductor device and a fabrication method thereof
KR100398305B1 (ko) * 2000-09-01 2003-09-19 미쓰비시덴키 가부시키가이샤 반도체 장치 및 ｓｏｉ 기판
EP1950808A2 (en) 2004-01-21 2008-07-30 Hitachi, Ltd. Examination apparatus for biological sample and chemical sample

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1049172A2 (en) * 1999-04-26 2000-11-02 Oki Electric Industry Co., Ltd. A SOI structure semiconductor device and a fabrication method thereof
EP1049172A3 (en) * 1999-04-26 2003-05-07 Oki Electric Industry Co., Ltd. A SOI structure semiconductor device and a fabrication method thereof
US6566712B2 (en) 1999-04-26 2003-05-20 Oki Electric Industry Co., Ltd. SOI structure semiconductor device and a fabrication method thereof
KR100740815B1 (ko) * 1999-04-26 2007-07-19 오끼 덴끼 고오교 가부시끼가이샤 Ｓｏｉ 구조 반도체장치 및 그 제조방법
KR100398305B1 (ko) * 2000-09-01 2003-09-19 미쓰비시덴키 가부시키가이샤 반도체 장치 및 ｓｏｉ 기판
EP1950808A2 (en) 2004-01-21 2008-07-30 Hitachi, Ltd. Examination apparatus for biological sample and chemical sample
US7888708B2 (en) 2004-01-21 2011-02-15 Hitachi, Ltd. Examination apparatus for biological sample and chemical sample

Also Published As

Publication number Publication date
KR940016463A (ko) 1994-07-23

Similar Documents

Publication Publication Date Title
TWI416702B (zh) 獨立夾緊ｎ通道及ｐ通道電晶體
KR101287670B1 (ko) 다중 시일 링 구조체
US5306942A (en) Semiconductor device having a shield which is maintained at a reference potential
JP4066574B2 (ja) 半導体装置の製造方法
US4476475A (en) Stacked MOS transistor
TWI430372B (zh) 半導體裝置以及其製造方法
JPH0355984B2 (ja)
JP2001110911A (ja) Ｓｏｉ構造を有する半導体素子及びその製造方法
US20090224387A1 (en) Semiconductor chip and method for manufacturing the same and semiconductor device
JPH1074921A (ja) 半導体デバイスおよびその製造方法
US6114730A (en) Semiconductor device and its manufacturing method
US20080318393A1 (en) Method for Manufacturing Semiconductor Device
JPH06177233A (ja) 半導体集積回路装置およびその製造方法
US6268268B1 (en) Method of manufacturing semiconductor device
JPH06177242A (ja) 半導体集積回路装置
JPH07321327A (ja) 半導体装置及びその製造方法
KR940008026B1 (ko) Mos 트랜지스터를 갖는 반도체 장치 및 그 제조방법
JP2839088B2 (ja) 半導体装置
JPH09306920A (ja) 半導体集積回路装置およびその製造方法
JPH065795B2 (ja) 半導体装置
JPH08139316A (ja) 半導体装置およびその製造方法
JP4807310B2 (ja) 半導体装置の製造方法
JPH1093101A (ja) 半導体装置及びその製造方法
JP2000077548A (ja) 半導体装置及びその製造方法
JP2819808B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term