DE1931149A1 - Triac-Halbleiteranordnung und Verfahren zu ihrer Herstellung - Google Patents

Triac-Halbleiteranordnung und Verfahren zu ihrer Herstellung

Info

Publication number
DE1931149A1
DE1931149A1 DE19691931149 DE1931149A DE1931149A1 DE 1931149 A1 DE1931149 A1 DE 1931149A1 DE 19691931149 DE19691931149 DE 19691931149 DE 1931149 A DE1931149 A DE 1931149A DE 1931149 A1 DE1931149 A1 DE 1931149A1
Authority
DE
Germany
Prior art keywords
region
semiconductor
cathode
conductivity type
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19691931149
Other languages
English (en)
Other versions
DE1931149B2 (de
Inventor
Gault John M
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE1931149A1 publication Critical patent/DE1931149A1/de
Publication of DE1931149B2 publication Critical patent/DE1931149B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747Bidirectional devices, e.g. triacs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Description

1 9 3 11
PATENTANWÄLTE w ^ ι ■
DIPL.-1NQ. CURT WALLACH · J^^i** 1 8. JUJII WB DIPL-INQ-QaNTHERKOCH τ, t Q ,
Telefon-Sammelnummer 240275 DR. TINO HAIBACH Vorwahl-Nummer«!!
12060 - H/tte
INTERNATIONAL REGTIPIER CORPORATION, Los Angeles, Calif./USA
Triao-Halbleiteranordnung und Verfahren zu ihrer Herstellung
Die Erfindung betrifft eine Bidirektional-Halbleiteranordnung vom Triac-Typ und ein Verfahren zur Herstellung einer derartigen Halbleiteranordnung; im besonderen betrifft die Erfindung eine für hohe Leistung bestimmte Bidirektional-Halbleiteranordnung, die mittels Gate-Steuerung zur Leitung in einer oder beiden Richtungen steuerbar ist.
Bidirektionale Halbleiteranordnungen (im folgenden als "Triac" bezeichnet) sind bekannt und werden zur Weehselstromsteuerung verwendet. Derartige Anordnungen werden häufig als Thyristoren in Anti-Parallelschaltung in einem gemeinsamen Halbleiterkörper aufgefaßt, mit einer geringfügigen Gate-Modifikation. Eine Halbleiteranordnung dieser Art ist in der US-Patentschrift 3 275 909 beschrieben. Die bekannten Anordnungen dieser Art haben nur eine begrenzte . Leistungskapazität und werden durch ein negatives Gate-Signal gezündet, das an einer gemeinsamen, mit jedem der
90988 1/10-58
Gate-Bereiche verbundenen Zuleitung zugeführt wird, Die derzeit verfügbaren Triag-Anordnungen sin.dja.uch in ihrer Spannungsauslegung und in ihrem Stromführungsvermögen begrenzt»
Der Erfindung liegt die.Erkenntnis zugrunde, daß die in dem US-Patent 3 .278 31VJ der Anmelderin beschriebenen Verfahren für eine durch Epitaxialabscheidung hergestellte Kathodenschicht auf einem diffusionsbehandelten Plättchen für die Anwendung bei einer Triac-Plättehenkonfiguration angepaßt werden xmm». Demgemäß können gemäß der Erfindung die mittleren oder inneren Grenzschichten durch einen Diffusionsvorgang erzeugt und sodann die Kathodenschichtbereiohe sowie der n-Gate-Bereieh durch Epitaxialabscheidung hergestellt werden. Derartige Anordnungen besitzen eine Durchlaßspannungsfestigkeit (in jeder Richtung) von mehr als 1000 Volt bei Auslegung für Ströme von 200
Gemäß einem weiteren Aspekt der Erfindung ist eine Grenzschichtanordnung vorgesehen, welche eine Steuerung tier Vorwärts- oder Rückwärts-Sperreigenschaften der Anordnung, oder beider, gestattet. Bei den bekannten Triacs hat die Zufuhr eines Gate-Signals an eines der Gates eine symmetrische Zündung der Anordnung sowohl in der Vorwärts- als auch in der Rückwärtsrichtung zur Folge. Das heißt, eine Steuerung der.Zündung in der einen Richtung unabhängig von der Zündung in der entgegengesetzten Richtung läßt sich beijden bekannten Anordnungen praktisch nicht verwirklichen. Die Gründe hierfür werden verständlich, wenn man zunächst einen typischen Thyristor (auch als SCR = silicon controlled rectifier , = steuerbarer Siliziunigleichriehter bezeichnet) betrachtet. Im normalen Betrieb steht bei einem SCR eine volle Halbperiode zur Abschaltung zur Verfügung, bevor wieder eine Vorwärts- oder Durchlaßspannung angelegt wird. Falls während dieser Zeit eine hinreichend große Anzahl von Minoritäts-.
. -A
909881/106 8
BAD ORlGfNAt,
Ladungsträgern in dem mittleren oder inneren η-Bereich verbleiben, werden diese Ladungsträger beim Wiederanlegen der Vorwärtsspannung durch die Kollektorgrenzschicht gesammelt, was seinerseits Injektionsströme an den Kathoden- und Anodengrenzschichten zur Folge hat. Falls diese Ströme genügend groß sind, wird die Anordnung ohne ein Gate-Signal wieder eingeschaltet. Bei den bekannten Triac-Anordnungen ist die Halbperiode zur Abschaltung nicht vorhanden, da die Anordnung in beiden Richtungen leitet. Daher haben die während der Leitung der einen Hälfte der Anordnung erzeugten Minoritätsladungsträger eine Leitung der anderen Hälfte der Anordnung zur Folge, sobald die Hauptelektrodenspannung sich umkehrtj, und zwar wegen der seitlichen Nähe der beiden Kathodengrenzschichten.
Durch die Erfindung soll daher eine Triac-Halbleiteranordnung geschaffen werden, deren Zündung nach Art eines Thyristors oder Triacs durch Gatesteuerung steuerbar istj durch die Erfindung soll ein Triac mit höherer Leistungskapazität geschaffen werden, insbesondere ein Triac mit einer Stromauslegung für Ströme von mehr als 40 A6^. Durch eine neuartige Gate-Konfiguration soll dabei einem Triac gemäß der Erfindung der Gate-Strombedarf verringert werdenj das Triac gemäß der Erfindung soll auch, einen größeren Betriebsfrequenzbereich besitzen.
Gemäß der Erfindung ist eine horizontale Trennung der gegenüberliegenden Umfangsbegrenzungen der an den beiden Oberflächen des Plättchens vorgesehenen Kathodenschichten um eine Entfernung vorgesehen, die etwa mehreren Minoritätsladungsträger-Diffusionslängen entspricht. Außerdem ist gemäß der Erfindung der Schieht- bzw. Folienwiderstand der inneren Schicht genügend hoch gewählt, um seitliche Ströme, welche eine Ladungsträgerinjektion in die Mittelschicht derjenigen Hälfte der Anordnung, die gerade nicht-
909881/1068 bad
leitend ist, hervorrufen könnten, zu vermeiden» Auf diese . Weise steht genügend Zeit für eine Sammlung von Minoritätsladungsträgern in der Mittelschicht jeder Anordnungshälfte zur Verfügung, ohne daß es zu einer Ladungsträgerinjektion in die andere Hälfte der Anordnung kommt, was eine Zündung ohne Gate-Signal zur Folge hätte. Indem man die beiden Anordnungshälften auf diese Weise gemäß der Erfindung isoliert, hat sich ergeben, daß beispielsweise, für eine bestimmte Aufeinanderfolge von Leitfähigkeitstypen in eine Anordnung, ein nagatives Gate-Signal bezüglich dem Potential einer der Hauptanschlüsse eine symmetrische " Zündung in beiden Richtungen der Vorrichtung bewirkt. Ein positives Gate-Signal bezüglich dem gleichen Hauptanschluß hingegen bewirkt eine Zündung nur, wenn dieser Hauptanschluß negativ gegenüber dem anderen Hauptanschluß ist, während keine Zündung auftritt, wenn der erwähnte erste Hauptanschluß positiv gegenüber dem anderen Hauptanschluß ist. Auf diese Weise wird es möglich, mittels geeigneter Gate-Signale die erfindungsgemäße Halbleiteranordnung entweder als einen SCR (steuerbaren Siliziumgleichrichter, Thyristor) oder als Triac zu betreiben. Geeignete Wechsdlstrom-Gatesignale können offensichtlich in der üblichen Weise verwendet werden«
> " '■■*■■' " ■'-'■■■■ ■■■■■
Ein weiterer Vorteil der erfindungßgernäßen Anordnung besteht darin, daß jede Anordnungshälfte unter der Steuerwirkung ihres eigenen Gauesignals gezündet wird). Auf diese Weise wird ,bei Verwendung der· Anordnung sie reiner Wechselstromschalter eine höhere Betriebsfrequenz erzielbar, da die eine Anordnungshälfte nicht durch die Minoritäte·* , ladungsträger der anderen Hälfte gezündet wird, bevor die andere Anordnungshälite vollständig abgeschaltet ist.
Die Kombination von dureb Epitaxialabscheidung erzeugten · Kathodensehlchten und Gate^kichteji alt se$fcl£c$eia:
abstand zwischen den Kathodenschichten hat überraschenderweise noch zu weiteren vorteilhaften Eigenschaften der Gesamtanordnung im Vergleich zu den derzeit verfügbaren Anordnungen geführt. So hat sich beispielsweise ergeben, daß die erfindungsgemäße Halbleiteranordnung bei verhältnismäßig hohen Temperaturen eine hohe Widerstandsfähigkeit gegen Zündung in Abwesenheit eines Gate-Signals durch hohe dv/dt-Werte besitzt.
Ein weiterer wesentlicher Vorteil der Erfindung liegt in der Verwendung einer gemeinsamen Gateelektrode, welche sich über die durch Epitaxialabscheidung aufgebrachte Gate-Schicht hinaus auf den unmittelbar angrenzenden Bereich des Plättchens mit entgegengesetztem Leitfähigkeitstyp erstreckt. Durch diese Anordnung vereinfacht sich die Herstellung der Vorrichtung, da nur ein Gate-Zuleitungsanschluß zu der Vorrichtung hergestellt zu werden braucht. Falls erwünscht, können jedoch die beiden Gates in neuartiger Welse getrennt sein, indem das Gate für die eine Anordnungshälfte (die Vorwärtshälfte) in seitlichem Abstand von der Kathodenschicht der anderen Anordnungshälfte angeordnet wird· Auf diese Weise definiert das Vorwärts-Gate zusammen mit den übrigen darunter befindlidüen Grenzschichten eine p-n-p-Änordnung, während das Rückwärts-Gate, das sich über der zugeordneten Kathodenschicht befindet, ein n-p-n-p-n-Gebilde definiert. Dabei kann keine dieser äquivalenten Anordnungen nach Art einer Vierschiht-Anordnung sohalten, was eine hohe Strombelastung für den Oate-Kreis mit sich bringen würde.
Die Erfindung betrifft auch das Verfahren zur Herstellung der Triac-Halbleiteranordnung.
909881/1068
. BAO OFJiGiNAL
- 6 -· 4931149
Im folgenden werden Ausführungsbeispiele der Erfindung anhand ri der Zeichnung beschriebenj in dieser zeigen
Fig. 1 in Draufsicht ein Siliziumplättohen, aus welchem die Halbleiteranordnung gemäß der Erfindung hergestellt wirdi
Pig, 2 eine Schnittansicht gemäß der Schnittlinie 2-2 in Flg. U
* Fig. 3 das Plättchen aus Flg. 2 nach einer ersten anfänglichen Diffusionsbehandlungj
Fig. 4 eine Draufsicht auf das Plättchen aus Fig» 3 nach
der Erzeugung von Ausnehmungen für durch Epitaxialabscheidung aufzubringendes Silizium;
Fig. 5 eine Schnittansicht gem. der Linie 5-5 aus Fig. 4j
Fig. 6 das Plättchen aus Fig. 5 nach der Epitaxialabscheidung von Silizium an der Ober- und Unterseite des Plättehensj
) Fig. 7 das Plättchen aus Fig. 6 nach einer Läpp-Behandlung »
der Ober- und Unterseitej
Fig. 8 in Draufsicht das Plättchen aus Fig. 7 nach dem Anschluß der Elektroden;
Fig. 9 eine Schnittansicht zu Fig. 8 entlang der Schnittlinie 9-9 in Flg. 8;
Fig.10 eine Draufsicht auf das Gebilde gem. Fig. 9 nach der Erzeugung einer Nut bzw. Ausnehmung zur Kontrolle der Metallionen-Wanderung und zur Konturbegrenzung der Ränder der pn-Schichten innerhalb des Plättehensj
909881/1068
BAD0RK3?NAj_
"7 " 1931U9
Pig. 11 ej.ne Schnitfcansiöht zu Fig. 10 mit Schnitt längs der Linie 11-11 in Fig. 10;
Fig. 12 eine schematische Ansicht der Anordnung gemäß den Figg. 10 und 11 zur Erläuterung ihrer Wirkungsweise;
Fig. 13 in*Draufsicht eine Halbleiteranordnung gemäß einer zweiten AusfUhrungsform der Erfindung unter Verwendung eines zur Gänze diffusiorisbehandelten Plättchens mit getrennten Gate-Bereichen;
Fig. lh eine Schnittansicht zu Fig. 13 mit Schnitt längs der Linie 14-14 in Fig. 1.3.
In dsn Figg. 1 und 2 ist ein Plättchen 20 aus monokristallinem Silizium mit einem Durchmesser von etwa 1 Zoll und einer Dicke von 12 bis 13/IOOO Zoll gezeigt. Der Durchmesser des Plättchens 20 hängt von der Strom-Auslegung eier Anordnung ab; ein 1 ZoIl-Plättchen dient für Anordnungen mit einer Auslegung für Ströme bis zu 200 Aeff. Das Plättchen 20 ist vom n-Leitfähigkeitstyp und besitzt einen spezifischen Widerstand von etwa jJO- Ohm-cm; vor der weiteren Behandlung wird das Plättchen in geeigneter Weise gereinigt, beispielsweise durch eine übliche Ätzbehandlung.
Das Plättchen 20 wird sodann in einen Diffusionsofen gebracht und nach bekannten Verfahren einer Diffusionsbenandiung unterworfen, durch welche eine p-HÜlle 21 um den n-Kernbereich des Plättchens 20 herum erzeugt wird, wie aus Fig. 3 ersichtlich. Beispielsweise kann eine Gallium-Diffusionsbehandlung in einer Argon-Atmosphäre vorgenommen werden, wobei das Argon mit einem Druck von 450 mm Hg vorliegt. Die Diffusiohstemperatur und -dauer sind so koordiniert, daß die Diffusion des p-Dotierungsmaterials bis zü einer ii^e von eVviä 4/iÖÖÖ, Zoll erfolgt. Die gegenüberliegenden Oberflichen<äeis fiSfctotiens
BAD ORiSHNAL
werden sodann durch eine -Läppung soweit abgeschliffen, daß die oberen und unteren p-Bereiche eine Dicke von etwa«3 bis 3*5/1000 Zoll besitzen, während der mittlere, innere n-Bereicn eine Dicke von etwa 5/1000 Zoll aufweist.
Sodann wird das Plättchen 20 nach einem Verfahren ähnlicher Art wie in US-Patent 3 278 347 beschrieben zur Aufbringung von Epitäxialschichten an seinen gegenüberliegenden Oberflächen vorbehandelt. Hierzu wird das Plättchen geeignet maskiert ,V und zum Herausätzen von Ausnehmungen 20 und 23 an seiner Oberseite und einer Ausnehmung 24 an seiner Unterseite in ein Säureätzbad getaucht. Als Ätzmittel eignet sich ein Gemisch .-von HF und HNOjj und Essigsäure. Die Tiefe der Ausnehmungen22, 23 und 24 kann 1 bis 2/1000 Zoll beträgenj vorzugsweise wird bis zu einer solchen Tiefe geätzt, daß der Oberflächenwiderstand der Ausnehmungen etwa 20 Ohm beträgt. .■■ ,-■■;■■■ ■.■■■...■ : ,■ ".■■..- ; -;.■■.. ' ■. ■■,-. ; ■ ■--
Die Ausnehmungen 23 und 24 sind halbkreisförmig mit Radien von etwa 350/1000 Zoll bzw., 45O/IOOÖ Zoll. Die Ausnehmung kann im ganzen kreisförmig mit einem Durchmesser von etwa 100/1000 Zoll sein. . \ '
Gemäß einem wesentlichen, kritischen Merkmal der vorliegenden Erfindung befinden sich die Ausnehmungen 22 und 24 in einem zeitlichen Abstand voneinander, der wenigstens drei Minoritäts-Ladungsträger-Diffusionslängen entspricht. Für das bei dem beschriebenen AusfUhrungsbeispiel verwendete Material entspricht dies einem Abstand von etwa 15/IÖOO Zoll. Offensichtlich ist dieser Mindestabstand verschieden je nach den Eigenschaften des verwendeten Siliziums, da die Diffusions"-. ."'".-■■■ länge der Minioritatsladungstrager von den physikalischen Eigenschaften des Siliziums und der darin enthaltenen Unreinheiten bzw. Dotierungen abhängt. Unter "seitlichem- Abstand" ist .der Abstand zwischen den benachbarten Begrenzungen der Ausnehmungen 22 und 24 in einer ilichtung senkrecht zur Plättchenebene zu verstehen. >'
- :■■■ ■■■.■■ '''^'-.. '.-.: - ■·.,. - y ■■■-■■■■■-: ■■■":-- ■-.. .v;- ■,/. -
9Ö9081/1Ö6Ö
'. ■ -: ./, . V , ' .: :· BAD .OR)GtNAL V :
Danach werden in der aus Fig. 6 ersicht3.ichen Weise die gegenüberliegenden Cberflachen des Pläfctchens 20 durch Epitaxialabscheidung mifc n-SiliziUiii überzogen, welches die Ausnehmungen 22, 23 und 24 aus füllt;. Als Abscheidungsverfahren kann das in US-Patent. 3 278 ,347 beschriebene Verfahren verwendet werden, x*obel jedoch das Plättchen auf eine Halterung gelegt wird, um die Abscheidung; auf beiden Seiten εα ermöglichen. Alternativ könnendia beiden Seiten aufeinanderfolgend nacheinander überzogen werden. Typischerweise wird bei der Abscheidung das Plättchen, in eine geeignete Abseheidungsapparatur eingebracht und seine Oberflächen einem Gasgemisch aus Siliziumtrichlorsllani Wasserstoff und einem ein geeignetes n-Dotierungselament enthaltenden Gas, wie beispielsweise PH- ausgesetzt. Der Wasserstoff reduziert das Siliziumtrichlorsilan zur Abscheidung von monokristallinen Siliziumschichten 25 und 26 auf den gegenüberliegenden Oberflächen des Plattchens 20 in Big. 6 und in den Ausnehmungen 22, 23 und 24.
Man läßt die Schichten 25 und 26 bis zu einer Dicke Λοη etwa 1 bis 2/1000 Zoll über die Plattchenoberflache wachsen. Diese Schichten werden sodann durch Läpplung abgeschliffen, derart, daß die die Ausnehmungen 22, 23 und 24 umgebenden p-Oberflachen, wie aus Fig. 7 ersiehtIieh* freigelegt werden und in den Ausnehmungen 22, 23 bzw. 24 Epitaxialschichten 27, 28 bzw. 29 verbleiben,. Das Plättchen kann ferner zur Entfernung jeglicher Epifcaxialabscheidung von seinem Hand auch geätzt werden.
Danach werden, wie aus den Flgg. 8 und 9 ersichtlich. Elektroden mit dem Plättchen verbunden, und zwar die Haupteiektroden 30 und JX sowie die Gate-Elektroden 32 und 33. Es ist zu beachte», daß die Hauptelektrode 30 mit der Schicht 27 und mit der Oberfläche des oberen p-Bereichs unter Bildung einer kurzgeschlossenen Emitter*-Anordnung verbunden ist. Die
- ·■■■■■■.■■■ - ;■■·■ ■'■"■■-;-■.
903881/1060
BAD ORIGINAL
Elektrode 3> ist mit der Schicht 28 und die Gatfe^Elektrodev32 mit dem oberen p-Bereich verbunden. Die Elektrode'32 kann' in Gestalt eines durch Ultraschail-Schwelfiüng mit der oberen p-Oberflache verbundenen Aluminiumdrahts ausgeführt seinV " Der Kontakt 33 kann aus Blattgold mit einer Dicke von t/1000 Zoll mit etwa 10 % Antimon-Dotierungbestehen^oder in Gestalt eines durch XJltraschall-Schweißüng mit der Schicht 28 verbundenen Aluminiumdrahts ausgebildet sein. Die Kontakte und 31 können aus Molybdän bestehen und sind an dem Plättchen mittels einer Äluminium-Silissiüm-Legierung befestigt.
Sodann wird an der Oberseite der Anordnung eine Ringnut 34 (Pigg. iOund 11) geätzt, um den p-Bereich 21 in gesonderte Grenzsehichten aufzutrennen, welche sich über das Plättchen 20 erstrecken und an der"innenwandung der Nut 34 münden. " " Die Nut 34 soll eine Metailiöhenwanderung zu den Grenzschicht-Rändern verhindern und tenn, wie in US-Pätent 3" 278 34f beschrieben, geformt^ sein, um^ die RUckwärtsspannunga-Pestigkeit der Grenzschichten zu erhöhen. Das Plättchen 20 wird aodahci5 gereinigt und die Nut 34 mit einer Silastic-Vergußmasae/ausgefüilt/ ■"'■ ■■■■ ^- ■ v ■'.'■' ' -"■■' ν - "■'■■ " -' ' :-■■■■■;. ν. ;:; ;/■: : "'"*':' ' ';
Die Anordnung ist nun fertig zur Kapselung uöd zum Anschluß in einem geeigneten Gehäuse, wobei Zuleitungen mit- den Kontakten 30, 31, 32 und 33 verbunden werden* Die Gate-Kontakte 32 und 33 sind mit einer gemeinsamen-..Pate-Zuleitung: verbunden.
Die Wirkungswelse der Anordnung ist am besten aus Pig» 12 verständlich, welche eine schematische Darstellung der Anordnung aus den Pigg. 10 und 11 zeigt. In Pig. 12 sind mit den Bezugsziffern 27 bis 33 die gleichen Teile wie in den Pigg. IO und il bezeichnet. Die Grenz- bzw. pn-Schicht zwischen der Epitaxialschlcht 27 und dem unteren p-Bereioh ist als J-I bezeichnet. Die Grenz- bzw» pn-Schichten cwIschen dem mittleren oder inneren η-Bereich und den oberen und
909881/10M
unteren p>-BereJchen sind als Grenz- bzw. pn-Schichten J-2 bzw. J-3-bezeichnet. Die Grenz- bzw. pn-Sehicht zwischen dem Epitaxialbereich 29 und dem angrenzenden p-BerejLch ist als Grenzschicht J-4- bezeichnet.
Im folgenden wird nun die Wirkungsweise der Anordnung beschrieben. Den Zünd-Betrieb für Wechselstrom-Steuerung erhält man durch positive Vorspannung der Gate-Elektioden 32 und 33, falls der Anschluß 30 negativ ist, und durch negative Vorspannung der Gate-Elektroden 32 und 33# falls der Anschluß 30 positiv ist. Eine Triggerung für Wechselstrom-Steuerung ist auch möglich mit negativer Vorspannung an den Gate-Elektroden während beiden Halbperioden. Bei Gleichstromsteuerung ergibt eine positive Vorspannung eine Betriebsart ähnlich der eines SCR ("silicon controlled rectifier" = steuerbarer Siliziumgleichrichter » Thyristor). Diese Betriebsart wird möglich, weil eine positive Gate-Vorspannung die Anordnung nicht zündet, so lange der Anschluß 30 positiv ist.
Ist der Anschluß 30 negativ, so findet eine Triggerung in gleicher Weise wie in einem SCR (Thyristor) statt. Die positive Vorspannung an der Gate-Elektrode 32, bezüglich der oberen n-Käthodenschicht 27, bewirkt eine Elektronen-Injektion aus der Kathode27 in den angrenzenden p-Berelch. Ein hoher Prozentsatz dieser injizierten Elektronen wird von der in Sperrichtung vorgespannten Grenz- bzw. pn-Schicht J-2 gesammelt. Dieser Kollektorstrom induziert seinerseits eine Vorwärts- oder Durchlaßspannung über der Grenzschicht J-3* was eine Löcher-Injektion in den mittleren oder inneren η-Bereich hinein zur Folge hat. Von diesen Löchern rekombinieren einige mit Elektronen, ein kleiner Prozentsatz dieser , Löcher wird jedoch von der in Sperrichtung vorgespannten Grenz- bzw. pn-Schicht J-2 aufgenommen. Diese Löcher-Injektion, findet über eine größere Fläche der Grenzschicht J-3 hin statt als die Fläche der anfängliehen Elektrönenlnjektion aus
909881/1068
BAD ORIGINAL
J-I. Das Verhältnis dieser Flächenbereiche ist eine Funktion der Diffusionslänge von Elektronen in dem oberen p-Berelch und des spezifischen Widerstands in dem mittleren oder inneren η-Bereich. Typischerweise kann dieser spezifische Widerstand im Bereich von 5 Ohm-cm bis 50 Ohm-cm liegen, je nach der Spannungsauslegung der Anordnung.
Die gesammelten Löcher induzieren eine zusätzliche Elektroneninjektion aus J-I über einen noch größeren Bereich als die Fläche der Löcherinjektion. Diese Gegen-Injektion hält an, bis die gesamte Fläche unter dem oberen n-Kathodenbereich 27 leitend Ist und die Sperrvorspannung über J-2 zusammengebrochen ist ν Es sei betont, daß die Gegeninjektion vorstehend als ein stufenweiser Prozeß beschrieben ist, da die Ladungsträgersammlung nicht abrupt vor sich geht; jedoch erfolgt die Zunahme der leitenden Fläche gemäß einem ziemlich stetigen, kontinuierlichen Verlauf.
Da der Anschluß 30 ebenfalls mit dem oberen p-Bereich verbunden 1st, kommt es zu einem gewissen Nebenschluß des Gate-Signals. Dieser Nebenschlußstrom wird jedoch durch geeignete Plazierung der Gateelektrode 32 so gering wie möglich gehalten, wie weiter unten noch beschrieben. Die gleiche Nebenschlußerschelnung tritt in einem SCR (steuerbaren Siliziumgleichrichter, Thyrister) mit einem kurzgeschlossenen Emitteraufbau auf. -":"..
1st der Anschluß 30 positiv, so hat eine negattvejVorspannung an der Gate-Elektrode 33 eine Injektion aus dem η-Gate-Bereich 28 zur Folge. Von diesen injizierten Elektronen werden viele mit Löchern rekombinieren. Dieser Strom kann als ein parasitärer Diodenstrom zwischen der Gate-Efektrode 33 und dem Anschluß 30 aufgefaßt werden, da er keine nutzbringende Funktion besitzt. Einige von den injizierten Elektronen werden jedoch von der Grenzschicht J-2 in der Nachbarschaft der Gateelektrode 33 aufgesammelt und bewirken, daß die Grenzschicht
909881/1068
J-2 in Durchlaßrichtung vorgespannt wird. Da der Anschluß positiv bezüglich dem Gate ;5> ist, wird die Grenzschicht J-2 im Bereich 40 eine größere Vorwärts- bzw. Durchlaßvorspannung als im Bereich 1U besitzen. Diese Vorwärts-Vorspannung bewirkt eine Löcherinjektion hauptsächlich im Bereich 40 in den mittleren oder inneren n-Eereich hinein. Von diesen injizierten Löchern werden einige von der Grenzschicht J-3 aufgenommen, die nunmehr in Sperrichtung vorgespannt ist. Dies hat eine Elektroneninjektion aus der Grenzsicht J-4 in den unteren p-Bereich zur Folge, die ihrerseits von der Grenzschicht J-> aufgesammelt werden. Hier setzt sich nun wieder die Gegeninjektion fort, bis die gesamte"Fläche über dem unteren n-oder Kathodenbereich in den leitenden Zustand eingeschaltet ist. Solange der Strom durch die Anordnung oberhalb einem bestimmten Mindestwert (Haltestrom ) gehalten wird, wird diese positive Rückkopplung aufrechterhalten, und die Anordnung leitend bleiben.
Mit Ausnahme des Gating ist die erfindungsgeraäße Halbleiteranordnung eine symmetrische Vorrichtung. Der Mechanismus der Abschaltung bzw. Sperrung, nachdem die Anordnung in einer Richtung geleitet hat, ist praktisch der gleiche wie die Abschaltung bzw. Sperrung in 4er anderen Richtung.
Betrachtet man den Fall, wo der Anschluß JO negativ bezüglich dem Anschluß 31 ist und der linke Teil der Vorrichtung leitet. Der obere p-Bereich und der mittlere oder innere n-Bereict* in dem linken Teil sind 4Bi t Minoritätsiadungsträgern überflutet.
Sobald die Polung der Anordnung umgekehrt wird, werden von diesen Minoritätsladungsträgern einige mit Majoritätsladungs*· trägern refcorabinieren, die meisten übrigen Minoritätsladungsträger jedoch von den Grenzschichten J-1 und J-3 aufgesammelt« Die Sammlung dieser gespeicherten Minoritätsladungsträger
90988t/tÖi8
führt zu einem Sperr-Erholungsstrora (reverse recovery current, Rückviärts-Erholungsstrom). Dieser Strom bewirkt eine zusätzliche Minoritätsladungsträgerinjelction aus der Grenzschicht J-2. Somit werden von der Grenzschicht J-2 sowohl Elektronen in den oberen p-Bereich als auch Löcher in den mittleren oder inneren η-Bereich injiziert. Der Haupteffekt ist die Löcherinjektion in den mittleren oder inneren n-Bereich. Diese zusätzliche Injektion verlängert den Erholungsprozeß, da jedoch das Alpha des oberen p-Bereichs, des mittleren n-Bereiohs und des unteren p-Bereiohs bei diesen Stromdichten ziemlich niedrig ist, erreicht nur ein kleiner Bruchteil der injizierten Ladungsträger jemals die Grenzschicht J->.
Wenn und sobald eine ausreichende Anzahl Löcher im rechten Teil der Grenzschicht J-3 aufgesammelt sind, um eine Elektroneninjektion von J-1I- in den rechten Teil des unteren p-Bereichs zu induzieren, wird die Anordnung leitend. Dies kann nur auftreten, wenn eine große Anzahl Löcher aus dem rechten Teil des mittleren η-Bereichs in dessen linken Teil diffundiert ist, oder wenn eine ausreichende Anzahl Löcher durch J-2 während der Erholungsphase des linken Teils in den rechten Teil injiziert wird. .
Uas Problem wird dadurch weitgehend verringert, daß gemäß der Erfindung die Anordnung mit einem horizontalen Abstand zwischen den Bereichen 27 und 29 entsprechend mehreren Minoritätsladungsträger-Diffusionslängen ausbildet und für den mittleren n-Berelcfc" einen genügend hohen Schicht- bzw. Folienwiderstand vorsieht, um eine Ladungsträgerinjektion aus J-2 in den rechten Teil des mittleren n-Bereiehs so klein als möglich zu halten.
Aus dem Vorstehenden ergibt sich, daß die Trennung der Kathodenbereiche eine neue Art der Gate-Steuerung ergibt und den Frequenzbereich, innerhalb welchem die Anordnung verwendbar ist, erhöht. Offensichtlich würde man die gleiche Wirkungsweise erhalten, wenn für die Anordnung eine umgekehrte Aufeinanderfolge der Leitfähigkeitstypen verwendet würde, d.h. wenn das Ausgangsplättehen in Fig. 1 vom p-Typ statt vom η-Typ wäre. Außerdem ist auch ohne weiteres einaehbar, daß, soweit gemäß der Erfindung die Trennung der Kathodenbereiche vorgesehen ist, sich für eine durch und durch diffundierte Anordnung die gleiche Wirkungsweise, wie zuvor beschrieben, ergibt. 909 881/1068
■ ; : V
In den Figg« 13 und l4 1st die Anwendung der Erfindung bei einer durch und durch diiSindierten Halbleiteranordnung ("all diffused device") gezeigt. Die Anordnung weist ein Siliziumplättchen 50 mit einem mittleren n-Bereich 51* äußeren p-Bereichen 52 und 53,n-Kathodenbereichen 54 und 55, Hauptelektroden 56 und 57, Vorwärts- bzw. Durchlaßgate 58 und Sperr- bzw. Rückwärtsgate 59 sowie mit einem n-Bereich 60 unter dem Gate 59 auf. Zu beachten ist, daß die benachbarten Begrenzungen der Kathodenbereiche 54 und 55 wiederum in seitlichem Abstand voneinander angeordnet sind. Bei der Anordnung gemäß den Figg. 13 und 1*1 sind sämtliche erwähnten Bereiche durch entsprechende Diffusionsbehandlungen hergestellt.
Bei den Ausführungsbeispielen in den Figg. 10 und 11 sowie in den Figg. I3 und 14 sind die Vorwärts- und Rückwärtsgate-Elektroden jeweils in Abstand voneinander angeordnet dargestellt, wobei das p-Gate 58 in seitlichem Abstand von dem Kathodenbereieh 55 und das η-Gate direkt über dem Kathodenbereich 55 angeordnet sind. Durch diese Anordnung wird verhindert, daß sich von dem einen oder anderen Gate aus eine Vierschichtanordnung bildet, welche "zündet" und so einei verhältnismäßig hohen Gatestrom führen könnte. Bei der Ausführung nach Fig. 14 definiert das Gate 58 im wesentlichen eine p-n-p-Anordnung. (die Schichten 53, 51 und 52), welche mit der Schicht 55 über den verhältnismäßig hohen seitliehen oder Querwiderstand der Schicht 52 verbunden ist. Das Gate 59 bildet eine n-p-n-p-n-Anordnung durch die Schichten 60, 53, 51, 52 und 55; der die Schicht 55 überbrückende Strompfad aus der Schicht 52 enthält den relativ hohen seitlichen oder Querwiderstand durch die Schicht 52. Der verhältnismäßig hohe Widerstand reicht in jedem Falle aus, um eine Schaltwirkung von dem einen oder anderen Gatter her zu verhindern, und verringert so die Möglichkeit einer Überlastung des Gatekreises. Falls erwünscht, kann das Gate in einen Bereich außerhalb des Umfangs der Grenzschicht 54
909881/106 8
- i6 - 19311A9
verschoben werden, um ausreichend Platz für die Herstellung des Gatekontakts mit der Oberseite des Plattchens zu gewinnen.
Die Erfindung wurde vorstehend anhand spezieller Ausführungsbeispiele beschrieben^ die jedoch, wie für den Fachmann ohne weiteres ersichtlich, in mannigfachen Einzelheiten abgewandelt werden können, und denen daher keine einschränkende-Bedeutung zukommen soll.
-■ Patentatisprüche -
909881AlO68

Claims (3)

1931H9
- 17 -
Pat e nt ans pr tion e
Triac-Halbleiteranordnung, bei welcher in einem Halbleiterplättchen ein sich über das Plättchen erstreckender mittlerer Bereich eines ersten Leitfähigkeitstyps und an diesen mittleren Bereich oben und unten angrenzend obere und untere Bereiche eines zweiten Leitfähigkeitstyps vorgesehen sind, sowie an der Oberseite bzw. Unterseite dieses oberen bzw. unteren Bereichs angrenzende erste und zweite Kathodenbereiche vom ersten Leitfähigkeitstyp, einen an der Oberseite des oberen Bereichs des zweiten Leitfähigkeitstyps und in seitlichem Abstand von dem ersten Kathodenbereich angeordnet®!Gate-Bereich vom ersten Leitfähigkeitstyp, mit dem ersten bzw. zweiten Kathodenbereich verbundene erste und zweite Elektroden sowie eine Gateelektroden-Anordnung mit einem ersten, mit dem Gatebereich verbundenen Teil und einem zweiten, mit. der Oberseite des oberen Bereichs vom zweiten Leitfähigkejästyp verbundenen Teil, dadurch gekennzeichnet, daß der erste (27, Figg. 1 bis 12j 5^» Figg. IJ und Ik) und der zweite (29i 55) Kathodenbereich jeweils eine kleinere Fläche als die volle Fläche der Ober- bzw. Unterseite des Plättchens besitzen und daß die beiden Kathodenbereiche (27 bzw. 29j 54 bzw. 55) voneinander in seitlicher Richtung einon Abstand von wenigstens drei Diffusionslängen für MinoritMtsladungsträger in dem mittleren Halbleiterbereieii besitzen.
2. Halbleiteranordnung nach Ansiruch I5 dadurch gekennzeichnet, daß der mittlere Halbleiterbereich vom ersten LeitfMhigkeitstyp in dem Halbleiterplättchen einen spezifischen Widerstand im Bereich von etwa 5 Ohm-ons bis etwa 50 Ohm-cm besitzt.
3. Halbleiteranordnung ssaeh Anspruch 1 ö4©j? 2-, dadurch g e -
. ■ . - . ·- .A-909881/1068
k e η η ζ ei c-h-.n et/ daß die beiden Elektrodenvorrichtungen (30, 31» Figg. 1 bis 12; 56, 57, Figg. 13» 1*0 für die beiden Kathodenbereiche sich über die Ober- bzw. Unterseite des Halbleiterplättchens erstrecken und jeweils den zugeordneten ersten bzw, zweiten Kathodenbereich (27 bzw. 29; 54 bzw. 55) elektrisch wenigstens mit Teilen der Ober- bzw. Unterseite der benachbarten oberen bzw. unteren Halbleiterbereiche (21ι 53, 52) des zweiten Leitfähigkeitstyps verbinden.
Halbleiteranordnung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch ge ken η ze i c h η e t , daß die beiden Kathodenbereiche (27 bzw. 29, Figg. 1 bis 12) aus monokristallinem Silizium mit einer konstanten Dotierungskonzentration über ihreJDicke bestehen und daß die an den mittleren Halbleiterbereich beidseits angrenzenden oberen bzw. unteren HalbleiterbereiGhe (21, Pigg. 1 bis 12j 53i 52, Figg. 13 und l4) einen Gradienten der Dotierungskonzentration in Richtung ihrer Dicke aufweisen.
909881/1068 BAD
Lee rs ei te
DE19691931149 1968-06-19 1969-06-19 Triac-Halbleiteranordnung und Verfahren zu ihrer Herstellung Withdrawn DE1931149A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US73822368A 1968-06-19 1968-06-19

Publications (2)

Publication Number Publication Date
DE1931149A1 true DE1931149A1 (de) 1970-01-02
DE1931149B2 DE1931149B2 (de) 1975-11-27

Family

ID=24967098

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691931149 Withdrawn DE1931149A1 (de) 1968-06-19 1969-06-19 Triac-Halbleiteranordnung und Verfahren zu ihrer Herstellung

Country Status (4)

Country Link
US (1) US3549961A (de)
DE (1) DE1931149A1 (de)
GB (1) GB1220306A (de)
SE (1) SE372659B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700982A (en) * 1968-08-12 1972-10-24 Int Rectifier Corp Controlled rectifier having gate electrode which extends across the gate and cathode layers
DE2141627C3 (de) * 1971-08-19 1979-06-13 Siemens Ag, 1000 Berlin Und 8000 Muenchen Thyristor
DE2146178C3 (de) * 1971-09-15 1979-09-27 Brown, Boveri & Cie Ag, 6800 Mannheim Thyristor mit Steuerstromverstärkung
US3967308A (en) * 1971-10-01 1976-06-29 Hitachi, Ltd. Semiconductor controlled rectifier
US3725750A (en) * 1972-02-15 1973-04-03 Bbc Brown Boveri & Cie Semiconductor disc having tapered edge recess filled with insulation compound and upstanding cylindrical insulating ring embedded in compound to increase avalanche breakdown voltage
US3881179A (en) * 1972-08-23 1975-04-29 Motorola Inc Zener diode structure having three terminals
US3787719A (en) * 1972-11-10 1974-01-22 Westinghouse Brake & Signal Triac
FR2274140A1 (fr) * 1974-06-04 1976-01-02 Alsthom Cgee Thyristor a conduction inverse
US4021837A (en) * 1975-04-21 1977-05-03 Hutson Jearld L Symmetrical semiconductor switch having carrier lifetime degrading structure
US4238761A (en) * 1975-05-27 1980-12-09 Westinghouse Electric Corp. Integrated gate assisted turn-off, amplifying gate thyristor with narrow lipped turn-off diode
JPS52146570A (en) * 1976-05-31 1977-12-06 Toshiba Corp Reverse conducting thyristor
DE2805813C3 (de) * 1978-02-11 1984-02-23 Semikron Gesellschaft Fuer Gleichrichterbau U. Elektronik Mbh, 8500 Nuernberg l.PT 23.02.84 Halbleiteranordnung SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg, DE
US4638342A (en) * 1982-09-17 1987-01-20 International Business Machines Corporation Space charge modulation device
FR2956923A1 (fr) * 2010-03-01 2011-09-02 St Microelectronics Tours Sas Composant de puissance vertical haute tension
WO2018195698A1 (en) 2017-04-24 2018-11-01 Littelfuse Semiconductor (Wuxi) Co., Ltd. Advanced field stop thyristor structure and manufacture methods

Also Published As

Publication number Publication date
SE372659B (de) 1974-12-23
DE1931149B2 (de) 1975-11-27
US3549961A (en) 1970-12-22
GB1220306A (en) 1971-01-27

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE1789206C3 (de) Feldeffekt-Transistor
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE2932043C2 (de) Feldgesteuerter Thyristor und Verfahren zu seiner Herstellung
CH623959A5 (de)
DE1931149A1 (de) Triac-Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2610828A1 (de) Thyristor mit passivierter oberflaeche
DE19632077A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2757762A1 (de) Monolithische kombination zweier komplementaerer bipolartransistoren
DE3737790A1 (de) Quer-doppelgate-thyristor und verfahren zu seiner herstellung
DE1437435B2 (de) Hochfrequenzverstärker mit Feldeffekttransistor
DE1489894B2 (de) In zwei richtungen schaltbares halbleiterbauelement
DE2849373A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE1810322A1 (de) Halbleiterbauelement mit einer Vielzahl von streifenfoermigen zueinander parallelen Emitterbereichen und mit mehreren Kontaktierungsebenen und Verfahren zu seiner Herstellung
DE1163459B (de) Doppel-Halbleiterdiode mit teilweise negativer Stromspannungskennlinie und Verfahren zum Herstellen
DE2448015A1 (de) Bidirektionale thyristortriode mit gold-diffundierter grenzschicht
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2800363C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2209534A1 (de) Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung
DE1805261A1 (de) Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben
DE2406866A1 (de) Halbleitersteuergleichrichter
DE1240590C2 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE3003911A1 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
BHN Withdrawal