JPS61206269A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61206269A JPS61206269A JP4770385A JP4770385A JPS61206269A JP S61206269 A JPS61206269 A JP S61206269A JP 4770385 A JP4770385 A JP 4770385A JP 4770385 A JP4770385 A JP 4770385A JP S61206269 A JPS61206269 A JP S61206269A
- Authority
- JP
- Japan
- Prior art keywords
- diodes
- voltage diode
- constant
- cathode
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、特に複数のダイオードが一つの半導体チップ
上に形成された半導体装置に関する。
上に形成された半導体装置に関する。
電子回路において、複数の信号ラインを介して伝わるサ
ージ電圧から電子装置を保護するため、あるいは各信号
ラインにおける信号電圧のリミッタのために、第４図（
ａｌにその等価回路を示すように、各ライン１３ａ〜１
３ｃに１本ずつ定電圧ダイオード１２ａ〜１２Ｃｔ取シ
付けている。ここで、各ダイオード１２３〜１２ｃとし
ては、第４図（ｂｌのように別々の製品１２ａ′〜１２
ｃ’ｔ−用いている。
ージ電圧から電子装置を保護するため、あるいは各信号
ラインにおける信号電圧のリミッタのために、第４図（
ａｌにその等価回路を示すように、各ライン１３ａ〜１
３ｃに１本ずつ定電圧ダイオード１２ａ〜１２Ｃｔ取シ
付けている。ここで、各ダイオード１２３〜１２ｃとし
ては、第４図（ｂｌのように別々の製品１２ａ′〜１２
ｃ’ｔ−用いている。
前述の従来方式では、各ライン１３ａ〜１３ｃ毎に定電
圧ダイオード１２ａ′〜１２Ｃ′１！：１本ずつ取り付
ける必要があるため、広い実装面積を必要とし、さらに
は各ライン１３ａ〜１３ｃの制限電圧は、堰り付ける各
定電圧ダイオード１２ａ′〜１２０′のツェナー電圧の
バラツキによって異なるという欠点もあった＠ 〔問題点を解決するための手段〕 本発明は、単一チップ内に単一の定電圧ダイオードと複
数のダイオードをカソードが共通となるように施してあ
り、さらに、単一の定電圧ダイオードと複数のダイオー
ドの各々とがシリーズになるように定電圧ダイオードの
アノードと複数のダイオードの各アノードとが外部電極
に接続されていることｌｅ徴とする。
圧ダイオード１２ａ′〜１２Ｃ′１！：１本ずつ取り付
ける必要があるため、広い実装面積を必要とし、さらに
は各ライン１３ａ〜１３ｃの制限電圧は、堰り付ける各
定電圧ダイオード１２ａ′〜１２０′のツェナー電圧の
バラツキによって異なるという欠点もあった＠ 〔問題点を解決するための手段〕 本発明は、単一チップ内に単一の定電圧ダイオードと複
数のダイオードをカソードが共通となるように施してあ
り、さらに、単一の定電圧ダイオードと複数のダイオー
ドの各々とがシリーズになるように定電圧ダイオードの
アノードと複数のダイオードの各アノードとが外部電極
に接続されていることｌｅ徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すチップの断面図である
。カソード共通領域としてのＮ型半導体基板５に定電圧
ダイオードとしてのＰ型領域３及びダイオードとしての
Ｐ型領域２ａ、２ｂ、２ｃ。
。カソード共通領域としてのＮ型半導体基板５に定電圧
ダイオードとしてのＰ型領域３及びダイオードとしての
Ｐ型領域２ａ、２ｂ、２ｃ。
・・・２ｎが形成され、定電圧ダイオード領域３及びダ
イオード領域２ａ 、２ｂ 、２ｃ・・・２ｎには、そ
れぞれ電極６，７ａ、７ｂ、７ｃ・・・７ｎが施こされ
ており、それぞれのダイオードの電極間は絶縁のため酸
化膜８が形成され、裏面にはカソード共通電極９が施さ
れている。
イオード領域２ａ 、２ｂ 、２ｃ・・・２ｎには、そ
れぞれ電極６，７ａ、７ｂ、７ｃ・・・７ｎが施こされ
ており、それぞれのダイオードの電極間は絶縁のため酸
化膜８が形成され、裏面にはカソード共通電極９が施さ
れている。
＠２図は第１図の等価回路であって、端子１ａ。
ｌｂ、ｌｃ・・・１ｎにはそれぞれ対応するダイオード
２ａ、２ｂ、２ｃ・・・２ｎのアノードを接続し、該ダ
イオード２ａ、２ｂ、２ｃ・・・２ｎのカソードは定電
圧ダイオード３のカソードに基板５として接続されてい
る。さらに定電圧ダイオード３のアノードは端子４に接
続されている。
２ａ、２ｂ、２ｃ・・・２ｎのアノードを接続し、該ダ
イオード２ａ、２ｂ、２ｃ・・・２ｎのカソードは定電
圧ダイオード３のカソードに基板５として接続されてい
る。さらに定電圧ダイオード３のアノードは端子４に接
続されている。
＠３図は第１図のチップとリードフレームとの接続状態
全示し、ダイオードが５つの場合にＤＩＰ（デュアル・
インライン・パッケージ）ヘマウントした図である。定
電圧ダイオードの電極６とダイオードそれぞれの電極７
ａ、７ｂ、７ｃ、７ｄ、７ｅとは外部端子４．ｌａ、ｌ
ｂ、ｌｃ、１ｄ、ｌｅにポンディングワイヤー１０．ｌ
ｌａ。
全示し、ダイオードが５つの場合にＤＩＰ（デュアル・
インライン・パッケージ）ヘマウントした図である。定
電圧ダイオードの電極６とダイオードそれぞれの電極７
ａ、７ｂ、７ｃ、７ｄ、７ｅとは外部端子４．ｌａ、ｌ
ｂ、ｌｃ、１ｄ、ｌｅにポンディングワイヤー１０．ｌ
ｌａ。
１１ｂ、ｌｌｃ、ｌｉｄ、ｌｉｅにて接続している。
以上説明したように本発明によれば１チツプ構造で単一
の定電圧ダイオードと複数のダイオードにより互いに分
離したサージ吸収用尺はリミッタのアレーを構成できる
ので各端子間の制限（リミット）電圧が均一でかつ実装
時には実装面積が小さくてすむ効果がある。又ダイオー
ド数を増すことにより容易にアレーの回路数金増やすこ
とができる効果がある。さらに、ダイオードの働きによ
り、信号ライン間での信号もれが防止される。
の定電圧ダイオードと複数のダイオードにより互いに分
離したサージ吸収用尺はリミッタのアレーを構成できる
ので各端子間の制限（リミット）電圧が均一でかつ実装
時には実装面積が小さくてすむ効果がある。又ダイオー
ド数を増すことにより容易にアレーの回路数金増やすこ
とができる効果がある。さらに、ダイオードの働きによ
り、信号ライン間での信号もれが防止される。
第１図は本発明の一実施例金示すチップの断面図、第２
図はその等価回路図、第３図はリードフレームへのマウ
ント状態を示す平面図、！４図（ａｌ。 （ｂｌは夫々従来例の等価回路図および実装図である。 １ ａ 、 １ ｂ 、 Ｉ Ｃ−１ｎ 、 ４・−・
・−・端子、２ａ、２ｂ、２ｃ・・・２ｎ・・・・・・
ダイオード、３・・・・・・定電圧ダイオード、５・・
・・・・チップ、６，７ａ、７ｂ、７ｃ・・・７ｎ・・
・・・・電極、８・・・・・・酸化膜、９・・・・・・
裏面電極、１０ 、ｌｌａ 、ｌｌｂ 、ｌＩＣ−１１
ｎ・・・・・−ポンディングワイヤー、１２ａ、１２ｂ
、１２ｃ・・・・・・定電圧ダイオード、１３ａ 、１
３ｂ 、１３ｃ・・・・・・信号ライン。 代理人 弁理士 内 原 晋−。
図はその等価回路図、第３図はリードフレームへのマウ
ント状態を示す平面図、！４図（ａｌ。 （ｂｌは夫々従来例の等価回路図および実装図である。 １ ａ 、 １ ｂ 、 Ｉ Ｃ−１ｎ 、 ４・−・
・−・端子、２ａ、２ｂ、２ｃ・・・２ｎ・・・・・・
ダイオード、３・・・・・・定電圧ダイオード、５・・
・・・・チップ、６，７ａ、７ｂ、７ｃ・・・７ｎ・・
・・・・電極、８・・・・・・酸化膜、９・・・・・・
裏面電極、１０ 、ｌｌａ 、ｌｌｂ 、ｌＩＣ−１１
ｎ・・・・・−ポンディングワイヤー、１２ａ、１２ｂ
、１２ｃ・・・・・・定電圧ダイオード、１３ａ 、１
３ｂ 、１３ｃ・・・・・・信号ライン。 代理人 弁理士 内 原 晋−。
Claims (1)
- 一つの半導体基板が単一の定電圧ダイオードおよび複
数のダイオードの夫々の一方の領域として設けられ、こ
れらの他方の領域は前記半導体基板にそれぞれ形成され
ると共に外部導出端子に接続されていることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4770385A JPS61206269A (ja) | 1985-03-11 | 1985-03-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4770385A JPS61206269A (ja) | 1985-03-11 | 1985-03-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61206269A true JPS61206269A (ja) | 1986-09-12 |
Family
ID=12782657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4770385A Pending JPS61206269A (ja) | 1985-03-11 | 1985-03-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61206269A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290588A (ja) * | 1986-06-11 | 1987-12-17 | 株式会社東芝 | 携帯可能記憶媒体 |
| JPH01222624A (ja) * | 1987-11-24 | 1989-09-05 | Sgs Thomson Microelectron Sa | モノリシック過電圧保護集合体 |
| US5293063A (en) * | 1991-02-12 | 1994-03-08 | Sgs-Thomson Microelectronics S.A. | Monolithic structure comprising two sets of bidirectional protection diodes |
| KR100445775B1 (ko) * | 2001-01-18 | 2004-08-25 | 가부시끼가이샤 도시바 | 복수의 다이오드를 케스케이드 접속하여 이루어진 반도체장치 |
| JP2018098485A (ja) * | 2016-12-07 | 2018-06-21 | 株式会社村田製作所 | Ｅｓｄ保護デバイス |
| US10153267B2 (en) | 2014-07-23 | 2018-12-11 | Murata Manufacturing Co., Ltd. | ESD-protective-function-equipped composite electronic component |
-
1985
- 1985-03-11 JP JP4770385A patent/JPS61206269A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290588A (ja) * | 1986-06-11 | 1987-12-17 | 株式会社東芝 | 携帯可能記憶媒体 |
| JPH06104394B2 (ja) * | 1986-06-11 | 1994-12-21 | 株式会社東芝 | 携帯可能記憶媒体 |
| JPH01222624A (ja) * | 1987-11-24 | 1989-09-05 | Sgs Thomson Microelectron Sa | モノリシック過電圧保護集合体 |
| US5293063A (en) * | 1991-02-12 | 1994-03-08 | Sgs-Thomson Microelectronics S.A. | Monolithic structure comprising two sets of bidirectional protection diodes |
| KR100445775B1 (ko) * | 2001-01-18 | 2004-08-25 | 가부시끼가이샤 도시바 | 복수의 다이오드를 케스케이드 접속하여 이루어진 반도체장치 |
| US10153267B2 (en) | 2014-07-23 | 2018-12-11 | Murata Manufacturing Co., Ltd. | ESD-protective-function-equipped composite electronic component |
| JP2018098485A (ja) * | 2016-12-07 | 2018-06-21 | 株式会社村田製作所 | Ｅｓｄ保護デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4578697A (en) | Semiconductor device encapsulating a multi-chip array | |
| JP4369230B2 (ja) | サージ防護半導体装置 | |
| US5475264A (en) | Arrangement having multilevel wiring structure used for electronic component module | |
| US20030205802A1 (en) | Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby | |
| US4241360A (en) | Series capacitor voltage multiplier circuit with top connected rectifiers | |
| EP0378209A3 (en) | Hybrid resin-sealed semiconductor device | |
| TWI405319B (zh) | 堆疊之積體電路晶片組成件 | |
| JPS61206269A (ja) | 半導体装置 | |
| US20050023674A1 (en) | Multi-chip module having bonding wires and method of fabricating the same | |
| JP2987088B2 (ja) | Ｍｏｓ技術電力デバイスチィップ及びパッケージ組立体 | |
| US10950528B2 (en) | Chip package assembly and method for manufacturing the same | |
| US4288912A (en) | Method of constructing and processing a diode capacitor assembly | |
| JP2526800B2 (ja) | ダイオ―ドモジュ―ル | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JPH07230733A (ja) | 半導体アレスタ | |
| KR100722322B1 (ko) | 반도체 패키지 | |
| JPS63104434A (ja) | 半導体装置 | |
| JPS58110063A (ja) | 集積回路装置 | |
| JPH10321742A (ja) | 半導体集積回路装置 | |
| JP3824806B2 (ja) | 電力制御用半導体モジュール | |
| JPH04162682A (ja) | 複合ダイオード | |
| JP2674073B2 (ja) | 集積回路装置 | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| US20030183922A1 (en) | Arrangement for back-biasing multiple integrated circuit substrates at maximum supply voltage among all circuits | |
| JPS60224256A (ja) | 複合形半導体装置 |