JP2007258627A

JP2007258627A - 半導体装置

Info

Publication number: JP2007258627A
Application number: JP2006084443A
Authority: JP
Inventors: Takeya Ikeda; 岳也池田; Junichi Aizawa; 淳一相沢
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2006-03-27
Filing date: 2006-03-27
Publication date: 2007-10-04
Anticipated expiration: 2026-03-27
Also published as: JP5023529B2

Abstract

【課題】半導体基板に搭載した他のデバイスの影響を受けずに、デバイス単体の電気特性を高い精度で測定できる半導体装置を提供すること。
【解決手段】本発明の半導体装置は、半導体基板上で、アナログスイッチとブリーダー抵抗とを電気的に切り離し、それぞれの端部に電気的に接続することを可能とするパッドを設ける。ウエハレベルでの電気的特性測定時には、前記パッドを介して測定することにより、他のデバイスの影響を受けずに、測定するデバイス単体としての電気的特性を測定する。ウエハレベルの電気的特性測定後に、それぞれのパッド同士をワイヤーボンディングで接続して回路を形成する。
【選択図】図１

Description

本発明は半導体装置に係わり、半導体基板に形成された内部回路を構成する各デバイスの電気的特性を精度良く測定できる半導体装置に関する。

アナログスイッチ素子とブリーダー抵抗とを備えた半導体装置では、図２に示すように、半導体基板上にアナログスイッチ素子３とブリーダー抵抗７、６とを形成し、それぞれをＡｌ配線またはＣｕ配線によって接続して回路を形成している。回路の入力部、出力部には電気的に接続可能なパッド４、５、８を設け、そのパッド４、５、８を介して図２に示していないパッケージに接続される。実用上、半導体装置はパッドを介して半導体基板上の回路と接続されたパッケージの端子を用いて使用される。

特許文献１には、測定用パッドを備えた、半導体装置の設計シミュレーション用素子が開示されている。

特開２００２−２７０６５９号公報（図１、図２、図３、図５の記載と、（００２４）段落から（００２６）段落の記載。）

図２に示す従来技術の半導体装置では、アナログスイッチ素子３とブリーダー抵抗６、７の電気的特性を半導体チップの上でパッド４、５、８を介して測定する際に、配線が接続している他のデバイスの影響を受けるため、測定対象のデバイスの電気的特性を高い精度で測定することが困難である。

本発明の目的は、半導体基板に搭載した他のデバイスの影響を受けずに、デバイス単体の電気特性を高い精度で測定できる半導体装置を提供することである。

本発明の半導体装置は、アナログスイッチとブリーダー抵抗とを電気的に切り離し、それぞれの端部に電気的に接続することを可能とするパッドを半導体基板の上に配置し、デバイス間に設けたパッドを用いて電気的特性を測定し、電気的特性の測定後にそれぞれの端部に設けたパッド同士をワイヤーボンディングで接続して、回路を形成する。

本発明の半導体装置は、アナログスイッチとブリーダー抵抗の電気的特性を、それぞれのデバイスが他のデバイスの影響を受けずに精度よく測定できる。

本発明の半導体装置は、アナログスイッチとブリーダー抵抗とを電気的に切り離し、それぞれの端部に電気的に接続することを可能とするパッドを設けた。以下、本発明の詳細を図面を用いながら説明する。

図１に本実施例の半導体装置を示す。図１で、符号１は、シリコン半導体基板のＩＣチップ、２はアナログスイッチの駆動回路、３はアナログスイッチ素子、４、５はアナログスイッチのパッド、６、７はブリーダー抵抗、８はＧＮＤのパッド、９、１０はブリーダー抵抗のパッドを示す。本実施例では、アナログスイッチの駆動回路２や、アナログスイッチ素子３は、シリコン支持基板の上に誘電体で絶縁分離したシリコン単結晶島を備えた誘電体分離基板や、ＳＯＩ基板のシリコン単結晶島に形成してある。

本実施例では、図１に示すように、半導体基板上に、アナログスイッチの駆動回路２と、出力部であるアナログスイッチ素子３と、ブリーダー抵抗６、７と、パッド４、５、８、９とを備える。アナログスイッチは、図１に示すように２つのＭＯＳデバイスであるＭＯＳＦＥＴを直列に接続した。本実施例の半導体装置では、図２に示した従来技術の半導体装置とは異なり、アナログスイッチ素子３とブリーダー抵抗６、７とを電気的に切り離し、それぞれの両端にパッドを備えている。このように、シリコン半導体基板上で、アナログスイッチ素子３とブリーダー抵抗６、７とがそれぞれ電気的に分離しているので、ウエハレベルでデバイスの電気的特性を測定する場合に、他のデバイスの影響を受けずに測定でき、デバイスの特性を精度よく測定できる。ウエハレベルのデバイス特性を測定した後で、所定の範囲の特性値を満たせば、図１のパッド４とパッド９、パッド５とパッド１０とをそれぞれワイヤボンディングで接続して回路を形成し、ＩＣチップ１をエポキシ樹脂組成物などで樹脂封止する。

図３、図４に本実施例の半導体装置を示す。本実施例の半導体装置は、アナログスイッチである。図３は、実施例１の図２に示す半導体装置を、誘電体分離基板あるいはＳＯＩ基板に形成した場合の平面模式図である。図４は、図３のアナログスイッチ出力部分１２を拡大した平面模式図である。

図３で、符号１はＩＣチップ、２はアナログスイッチの駆動回路、８はＧＮＤのパッド、１１はＡｌやＣｕなどの金属の配線、１２はアナログスイッチ出力部分、１９は入力のパッドである。図４で、符号３はアナログスイッチ素子、４、５、９、１０はパッド、６、７はブリーダー抵抗、１１はＡｌやＣｕなどの金属の配線、１２はアナログスイッチ出力部分、１３、１６はアナログスイッチ素子であるＭＯＳＦＥＴのソース、１４、１７はアナログスイッチ素子であるＭＯＳＦＥＴのドレイン、１５、１８はアナログスイッチ素子であるＭＯＳＦＥＴのゲート、２０は誘電体分離基板の誘電体層を示す。

本実施例のアナログスイッチＩＣは図３に示すように、半導体基板上に、アナログスイッチの駆動回路２と出力部であるアナログスイッチを８チャンネル備える。図４に示すように、出力部であるアナログスイッチにはそれぞれ、アナログスイッチ素子３のパッド４、５のすぐ近くにパッド９、１０を配置したブリーダー抵抗６、７を備え、全チャンネルのブリーダー抵抗のＧＮＤの配線１１を共通にして、ＧＮＤの配線１１でチップ外周部を囲んだ。

なお、本実施例では図４に示すように、アナログスイッチを構成する２つのＭＳＯＦＥＴのソース１３、１６やドレイン１４、１７を線対称に配置し、アナログスイッチ素子３のパッド４、５と、ブリーダー抵抗６、７のパッド９、１０とが１つの直線の上に並ぶように配置した。また、アナログスイッチ出力部分１２は、それぞれ図３に示すようにＩＣチップ１の対向する辺に沿って各１列に配置され、入力のパッド１９と、ＧＮＤのパッド８とは、ＩＣチップ１の別の対向する辺に沿って配置してある。アナログスイッチ出力部分１２や入力のパッド１９やＧＮＤのパッド８をこのような位置に配置した。このように各パッド４、５、９、１０を配置したので、半導体チップ上でアナログスイッチ出力部分１２電気的特性を測定する際に他のデバイスの影響をより受けにくくなる。

本実施例では、アナログスイッチ素子を実施例１、実施例２のＭＯＳＦＥＴの替わりに、バイポーラトランジスタを用いた。本実施例でも実施例１、実施例２と同様の効果が得られる。

実施例１における半導体装置の説明図である。従来技術の半導体装置の説明図である。実施例２の半導体装置のＩＣチップ上の配置の説明図である。図３におけるアナログスイッチ出力部分を拡大した説明図である。

符号の説明

１…ＩＣチップ、２…アナログスイッチの駆動回路、３…アナログスイッチ素子、４、５、８、９、１０、１９…パッド、６、７…ブリーダー抵抗、１１…配線、１２…アナログスイッチ出力部分、１３、１６…ソース、１４、１７…ドレイン、１５、１８…ゲート、２０…誘電体層。

Claims

アナログスイッチとブリーダー抵抗を備えた半導体装置において、
出力アナログスイッチ部とブリーダー抵抗とを電気的に切り離し、それぞれの端部に電気的に接続可能なパッドを設けたことを特徴とする半導体装置。
半導体基板に、複数のアナログスイッチ素子と、該アナログスイッチ素子のブリーダー抵抗と、前記アナログスイッチ素子の駆動回路とを備えた半導体装置において、
前記アナログスイッチ素子と、前記ブリーダー抵抗と、前記アナログスイッチ素子の駆動回路とが、誘電体分離基板に形成したシリコン単結晶に形成し、
前記アナログスイッチ素子と前記ブリーダー抵抗とが前記シリコン単結晶上に形成したパッドを介してワイヤボンディングによって接続していることを特徴とする半導体装置。
請求項２に記載の半導体装置において、
前記半導体基板の対向する辺に沿って、前記アナログスイッチ素子を配置したことを特徴とする半導体装置。
請求項３に記載の半導体装置において、
前記アナログスイッチ素子のパッドと、前記ブリーダー抵抗のパッドとを同じ直線の上に配置したことを特徴とする半導体装置。
請求項２に記載の半導体装置において、
前記アナログスイッチ素子が、ＭＯＳＦＥＴの直列接続体であることを特徴とする半導体装置。
請求項２に記載の半導体装置において、
前記アナログスイッチ素子が、バイポーラトランジスタの直列接続体であることを特徴とする半導体装置。
半導体基板に、複数のアナログスイッチ素子と、該アナログスイッチ素子のブリーダー抵抗と、前記アナログスイッチ素子の駆動回路とを備えた半導体装置において、
前記アナログスイッチ素子と、前記ブリーダー抵抗と、前記アナログスイッチ素子の駆動回路とが、ＳＯＩ基板に形成したシリコン単結晶に形成し、
前記アナログスイッチ素子と前記ブリーダー抵抗とが前記シリコン単結晶上に形成したパッドを介してワイヤボンディングによって接続していることを特徴とする半導体装置。
請求項７に記載の半導体装置において、
前記半導体基板の対向する辺に沿って、前記アナログスイッチ素子を配置したことを特徴とする半導体装置。
請求項８に記載の半導体装置において、
前記アナログスイッチ素子のパッドと、前記ブリーダー抵抗のパッドとを同じ直線の上に配置したことを特徴とする半導体装置。
請求項７に記載の半導体装置において、
前記アナログスイッチ素子が、ＭＯＳＦＥＴの直列接続体であることを特徴とする半導体装置。
請求項７に記載の半導体装置において、
前記アナログスイッチ素子が、バイポーラトランジスタの直列接続体であることを特徴とする半導体装置。