JP2012038925A - 素子実装基板の組み立て方法 - Google Patents

Abstract

【課題】回路基板にベアチップ実装されたスイッチング素子を精度よく検査することのできる、素子実装基板の組み立て方法を提供すること。
【解決手段】素子実装基板１は、基板本体２と、基板本体２にベアチップ実装されたスイッチング素子７と、基板本体２に配置されスイッチング素子７と並列に接続された並列接続部２６と、を備える。素子実装基板１の組み立て方法は、基板本体２にスイッチング素子７をベアチップ実装する実装工程と、ベアチップ実装されたスイッチング素子７を検査する検査工程と、検査工程で検査されたスイッチング素子７に並列接続部２６を電気的に接続する接続工程と、を含む。
【選択図】図１

Description

本発明は、素子実装基板の組み立て方法に関する。

例えば、電動パワーステアリング装置の電動モータを駆動する駆動回路基板には、ＭＯＳＦＥＴ等のスイッチング素子が実装される。このスイッチング素子として、パッケージ品が用いられることがある（例えば、特許文献１参照）。特許文献１のパッケージ品は、スイッチング素子を含むダイ（チップ）と、このダイに接合されたボンディングワイヤとを、射出成形樹脂でモールドしたものである。

上記パッケージ品内のスイッチング素子（ＭＯＳＦＥＴ）は、パッケージ品の製造時に導通検査が行われるようになっている。ＭＯＳＦＥＴには、導通検査の後に、ＥＳＤ（静電気放電）保護回路のダイオードが接続される。このように、パッケージ品をその製造時に検査することで、パッケージ品の不良品が出荷されることを抑制する。これにより、不良なパッケージ品が回路基板に実装されることが抑制される。

特表２００６−５１３５８５号公報

ところで、上記駆動回路基板には、スイッチング素子を含むダイ（チップ）が直接回路基板に実装されることがある。このようなベアチップ実装では、チップを回路基板に半田等で固定し、さらに、チップの電極にボンディングワイヤを接合する。すなわち、ベアチップ実装では、回路基板に実装されたチップの電極に、直接、ボンディングワイヤが接合される。このため、チップが回路基板に実装された後、チップへの半田付けやワイヤボンディングに起因するチップの品質不良（例えば導通不良）が生じているか否かを精度良く検査する必要がある。

ここで、チップのスイッチング素子が、回路基板に実装された他の部品（コンデンサや抵抗等）と並列に接続されることがある。この場合、回路基板に実装されたスイッチング素子を電流計等で検査する際に、スイッチング素子に並列接続された部品が、検査結果に影響を与えてしまう。このため、回路基板に実装されたスイッチング素子の検査を精度良く行うことができない。

本発明は、かかる背景のもとでなされたもので、回路基板にベアチップ実装されたスイッチング素子を精度よく検査することのできる、素子実装基板の組み立て方法を提供することを目的とする。

上記目的を達成するため、本発明は、基板本体（２）と、前記基板本体にベアチップ実装されたスイッチング素子（７）と、前記基板本体に配置され前記スイッチング素子と並列に接続された並列接続部（２６）と、を備える素子実装基板（１）の組み立て方法において、前記基板本体に前記スイッチング素子をベアチップ実装する実装工程と、前記ベアチップ実装された前記スイッチング素子を検査する検査工程と、前記検査工程で検査された前記スイッチング素子に前記並列接続部を電気的に接続する接続工程と、を含むことを特徴とする（請求項１）。

本発明によれば、スイッチング素子を基板本体に実装した後で、且つ、スイッチング素子に並列接続部が電気的に接続される前の時点で（スイッチング素子と並列接続部とが互いに電流を流すことが可能に接続される前の時点で）、スイッチング素子を検査できる。これにより、スイッチング素子を検査する際に、並列接続部の電気素子等がスイッチング素子の検査結果に影響を及ぼすことを抑制できる。これにより、基板本体にベアチップ実装されたスイッチング素子を精度良く検査できる。また、実装工程に起因するスイッチング素子の不良を確実に発見できる。

また、本発明において、前記スイッチング素子は、ドレイン電極（９）と、ソース電極（８）と、ゲート電極（１０）とを含み、前記並列接続部の一端（１４）および他端（２８）は、それぞれ、前記ドレイン電極および前記ソース電極に接続されるように構成されており、前記検査工程では、前記ドレイン電極とソース電極との間の導通状態が検査される場合がある（請求項２）。

例えば、ドレイン電極とソース電極との間の導通状態の検査に際し、ゲート電極に制御電圧を印加しない場合、ドレイン電極とソース電極との間を流れることのできる電流は微弱であり、この微弱電流を検出し難い。けれども、並列接続部の影響がない状態でドレイン電極とソース電極との間の電流を検出できるので、この電流を精度良く検出することができる。

また、本発明において、前記スイッチング素子は、前記基板本体にボンディングワイヤ（２１）を介して接続される第１電極（８）を含み、前記実装工程では、前記第１電極と前記基板本体とを、前記ボンディングワイヤによって接続し、前記検査工程では、前記第１電極の導通状態を検査する場合がある（請求項３）。
この場合、ボンディングワイヤが接合された第１電極の導通状態を精度良く検出できる。ワイヤボンディングは、電極に押圧したボンディングワイヤを超音波振動させることで電極とボンディングワイヤとを接合する接合方法である。したがって、超音波振動に起因して第１電極が損傷する可能性があるけれども、そのような第１電極の損傷に起因するスイッチング素子の導通不良を確実に検出できる。

また、本発明において、前記基板本体は、前記実装工程において前記スイッチング素子の第２電極（９）に接続されたパッド（１５）を含み、前記並列接続部は、パッド（１４）を含み、前記接続工程では、各前記パッドがボンディングワイヤ（２３）で互いに接続される場合がある（請求項４）。
この場合、接続工程において、ボンディングワイヤを直接スイッチング素子の電極に接合する構成ではない。したがって、スイッチング素子を検査した後に、スイッチング素子にワイヤボンディングを行う必要がない。これにより、検査工程の後で、ワイヤボンディングに起因するスイッチング素子の導通不良が生じることを確実に抑制できる。

なお、上記において、括弧内の数字等は、後述する実施形態における対応構成要素の参照符号を表すものであるが、これらの参照符号により特許請求の範囲を限定する趣旨ではない。

（Ａ）は、本発明の一実施形態に係る製造方法で製造された素子実装基板の模式的な平面図であり、（Ｂ）は、素子実装基板の主要部の回路図である。 （Ａ）および（Ｂ）は、素子実装基板の組み立て方法を説明するための平面図および回路図であり、第１製造用中間体および第２製造用中間体を用意する工程を示している。 （Ａ）および（Ｂ）は、実装工程を示す図である。 （Ａ）および（Ｂ）は、実装工程を示す図である。 （Ａ）および（Ｂ）は、検査工程を示す図である。 （Ａ）および（Ｂ）は、接続工程を示す図である。

本発明の好ましい実施の形態を添付図面を参照しつつ説明する。
図１（Ａ）は、本発明の一実施形態に係る製造方法で製造された素子実装基板１の主要部の模式的な平面図である。図１（Ｂ）は、素子実装基板１の主要部の回路図である。
図１（Ａ）および図１（Ｂ）を参照して、素子実装基板１は、例えば、電動パワーステアリング装置のブラシレスモータからなる操舵補助用モータを駆動するパワー基板である。素子実装基板１は、基板本体２と、基板本体２に実装された金属板（ヒートスプレッダ）３、スイッチング素子７、コンデンサ５および第１抵抗６とを含んでいる。

基板本体２は、例えば複数の絶縁層の間のそれぞれに導体層が形成された多層回路基板である。素子実装基板１のうち、図１（Ａ）には示されていないけれども図１（Ｂ）には示されている部材は、基板本体２の内部、または基板本体２の表面のうち、図１（Ａ）には図示されていない箇所に配置されている。基板本体２の表面には、例えば矩形の第１パッド１１が形成されている。第１パッド１１上に金属板３が実装されている。第１パッド１１と金属板３とは、例えば半田部材（図示せず）によって半田接合されている。これにより、第１パッド１１と金属板３とは、電気的に接続され且つ機械的に固定されている。

金属板３上には、スイッチング素子７が実装されている。スイッチング素子７は、半導体チップであり、基板本体２上にベアチップ実装されている。スイッチング素子７として、ＭＯＳＦＥＴを例示することができる。スイッチング素子７は、第１電極としてのソース電極８と、第２電極としてのドレイン電極９と、ゲート電極１０とを含んでいる。
ドレイン電極９は、スイッチング素子７の裏面に露出している。ドレイン電極９と金属板３とは、図示しない半田部材（図示せず）によって半田接合されている。これにより、ドレイン電極９と第１パッド１１とは、電気的に接続されている。ドレイン電極９は、金属板３および第１パッド１１を介して第５パッド１５に接続されている。

ソース電極８は、スイッチング素子７の表面に露出している。このソース電極８には、複数の第１ボンディングワイヤ２１の一端が接合されている。各第１ボンディングワイヤ２１の他端は、基板本体２の表面に形成された第２パッド１２に接合されている。これにより、ソース電極８は、第１ボンディングワイヤ２１を介して基板本体２に電気的に接続されている。第２パッド１２は、スイッチング素子７に隣接して配置された矩形形状のパッドであり、複数の第１ボンディングワイヤ２１の横並び方向（図１（Ａ）の左右方向）に沿って細長く延びている。

ゲート電極１０は、スイッチング素子７の表面に露出しており、ソース電極８とは離隔してスイッチング素子７の表面に配置されている。このゲート電極１０には、第２ボンディングワイヤ２２の一端が接合されている。第２ボンディングワイヤ２２の他端は、基板本体２の表面に形成された第３パッド１３に接合されている。これにより、ゲート電極１０は、第２ボンディングワイヤ２２を介して基板本体２の第３パッド１３に接続されている。

第３パッド１３には、第２抵抗２７の一端およびツェナーダイオード１８の陽極が接続されている。第２抵抗２７およびツェナーダイオード１８は、基板本体２内に配置されている。ツェナーダイオード１８の負極は、第２パッド１２に接続されている。
素子実装基板１は、スイッチング素子７の保護回路としてのスナバ回路２４を含んでいる。具体的には、スイッチング素子７のドレイン電極９とソース電極８との間の電極間経路２５と並列接続される並列接続部２６が、基板本体２に設けられている。

並列接続部２６は、直列に配置された第４パッド１４、コンデンサ５および第１抵抗６を含んでいる。第４パッド１４、コンデンサ５および第１抵抗６は、基板本体２の表面に配置されている。
第４パッド１４には、第３ボンディングワイヤ２３の一端が接合されている。第３ボンディングワイヤ２３の他端は、基板本体２の表面に形成された第５パッド１５に接合されている。第５パッド１５は、第１パッド１１に接続されている。

第４パッド１４には、コンデンサ５の一端が接続されている。コンデンサ５の他端は、第１抵抗６の一端に接続されている。第１抵抗６の他端は、端子２８を介して第２パッド１２に接続されている。
上記の構成により、並列接続部２６の一端としての第４パッド１４は、第３ボンディングワイヤ２３、第５パッド１５、第１パッド１１および金属板３を介してドレイン電極９に接続されている。また、第１抵抗６に接続された端子２８は、並列接続部２６の他端として設けられており、第２パッド１２および第１ボンディングワイヤ２１を介してソース電極８に接続されている。

一方、図５（Ａ）および図５（Ｂ）に示すように、第３ボンディングワイヤ２３が基板本体２に接合されていないとき、並列接続部２６と電極間経路２５とは、電気的に接続されていない状態（並列接続部２６と電極間経路２５との間で電流が流れない導通不能状態）となる。この状態で、電極間経路２５における通電状態を検査することで、この検査を、並列接続部２６の影響を受けずに精度良く行うことができる。

次に、素子実装基板１の製造方法の要点について説明する。
素子実装基板１の製造時には、図２（Ａ）および図２（Ｂ）に示すように、第１製造用中間体３１および第２製造用中間体３２を用意する。第１製造用中間体３１は、基板本体２に、金属板３、コンデンサ５、第１抵抗６，スイッチング素子７および第１〜第３ボンディングワイヤ２１〜２３が取り付けられていない点以外は、素子実装基板１と同じ構成である。第２製造用中間体３２は、スイッチング素子７のドレイン電極９に金属板３が半田接合等により接合されたものである。

次に、図３（Ａ）および図３（Ｂ）に示すように、スイッチング素子７を基板本体２にベアチップ実装する実装工程を行う。具体的には、第２製造用中間体３２を第１製造用中間体３１の基板本体２の表面に実装する。このとき、金属板３と第１パッド１１とは、半田接合等により接合される。これにより、ドレイン電極９は、金属板３および第１パッド１１を介して第５パッド１５に接続される。また、コンデンサ５および第１抵抗６がそれぞれ基板本体２に実装される。これにより、スイッチング素子７を基板本体２にベアチップ実装し、且つコンデンサ５および第１抵抗６を基板本体２に実装した第３製造用中間体３３が形成される。

さらに、図４（Ａ）および図４（Ｂ）に示すように、スイッチング素子７にワイヤボンディングを行う。具体的には、ワイヤボンディング装置３４を用いて、スイッチング素子７のソース電極８および基板本体２の第２パッド１２に第１ボンディングワイヤ２１を接合する。また、スイッチング素子７のゲート電極１０および第３パッド１３に第２ボンディングワイヤ２２を接合する。このとき、第４パッド１４と第５パッド１５とは、まだ接続されていない。したがって、電極間経路２５と並列接続部２６とは、まだ、電気的に（導通可能に）接続されていない。

次に、図５（Ａ）および図５（Ｂ）に示すように、スイッチング素子７の特性を検査するための導通検査を行う（検査工程）。具体的には、金属板３（ドレイン電極９）およびソース電極８のそれぞれに、検査装置３５の電極等の接触部３６，３７を接触させる。この状態で、ドレイン電極９とソース電極８との間に所定の電圧（例えば、数十Ｖ）を印加する。このときのドレイン電極９およびソース電極８間の漏れ電流（例えば、数μＡ）を測定する。漏れ電流が所定範囲内に入っていなければ、不合格とし、第３製造用中間体３３を廃棄する。一方、漏れ電流が所定範囲内に入っていれば、第３製造用中間体３３を合格とし、次のステップに進む。

導通検査に合格した第３製造用中間体３３は、図６（Ａ）および図６（Ｂ）に示すように、ワイヤボンディングを行う接続工程に進む。具体的には、ワイヤボンディング装置３４を用いて、第３ボンディングワイヤ２３を、第４パッド１４および第５パッド１５に接合する。これにより、図１（Ａ）および図１（Ｂ）に示すように、スイッチング素子７と並列接続部２６とが電気的に接続され、スイッチング素子７と並列接続部２６との間で電流を流すことが可能となり、素子実装基板１が完成する。

以上説明したように、本実施形態によれば、実装工程と接続工程との間の検査工程で、すなわち、スイッチング素子７を基板本体２に実装した後で、且つ、スイッチング素子７の電極間経路２５に並列接続部２６が電気的に接続される前の時点（スイッチング素子７と並列接続部２６とが互いに電流を流すことが可能に接続される前の時点）で、スイッチング素子７を検査できる。これにより、スイッチング素子７を検査する際に、並列接続部２６のコンデンサ５や第１抵抗６等がスイッチング素子７の検査結果に影響を及ぼすことを抑制できる。これにより、基板本体２にベアチップ実装されたスイッチング素子７の電極間経路２５の導通状態を精度良く検査できる。また、実装工程に起因するスイッチング素子７の導通不良を確実に発見できる。

さらに、検査工程では、ゲート電極１０に制御電圧を印加しないので、ドレイン電極９とソース電極８との間の電極間経路２５を流れることのできる電流は微弱であり、この電流を検出し難い。けれども、検査工程では、並列接続部２６と電極間経路２５とは電気的に接続されていない。これにより、並列接続部２６の影響がない状態で、ドレイン電極９とソース電極８との間の電流を検出できるので、この微弱電流を精度良く検出することができる。

さらに、検査工程では、第１ボンディングワイヤ２１が直接接合されたソース電極８の導通状態を検査するようになっている。これにより、ソース電極８の導通状態を精度良く検出できる。ワイヤボンディングは、電極に押圧したボンディングワイヤを超音波振動させることで電極とボンディングワイヤとを接合する接合方法である。したがって、超音波振動に起因してソース電極８（スイッチング素子７）が損傷する可能性があるけれども、そのようなソース電極８の損傷に起因するスイッチング素子７の導通不良を確実に検出できる。

また、実装工程において、第５パッド１５は、スイッチング素子７のドレイン電極９に第１パッド１１および金属板３を介して接続される。この第５パッド１５と並列接続部２６の第４パッド１４とが、接続工程で第３ボンディングワイヤ２３によって互いに接続される。このように、接続工程において、第３ボンディングワイヤ２３を直接スイッチング素子７の各電極８，９，１０に接合する構成ではない。したがって、スイッチング素子７を検査した後に、スイッチング素子７の各電極８，９，１０にワイヤボンディングを行う必要がない。これにより、検査工程の後で、ワイヤボンディングに起因するスイッチング素子７の導通不良が生じることを確実に抑制できる。

本発明は、以上の実施形態の内容に限定されるものではなく、請求項記載の範囲内において種々の変更が可能である。
例えば、スイッチング素子７を実装するときに、並列接続部２６のコンデンサ５および第１抵抗６を基板本体２に実装する方法を説明したけれども、これに限定されない。スイッチング素子７を基板本体２に実装する前またはスイッチング素子７を基板本体２に実装した後に、コンデンサ５および第１抵抗６を基板本体２に実装してもよい。

また、並列接続部２６には、コンデンサ５および第１抵抗６を配置したけれども、これに限定されない。並列接続部２６には、他の電気素子を配置してもよい。
さらに、スイッチング素子としてＭＯＳＦＥＴを例示したけれども、他のＦＥＴ等、一般のスイッチング素子を用いてもよい。
また、スイッチング素子７のドレイン電極９を、金属板３を介して第１パッド１１に接合する構成を説明したけれども、これに限定されない。ドレイン電極９を、直接第１パッド１１に接合してもよいし、ボンディングワイヤを介して第１パッド１１に接合してもよい。

１…素子実装基板、２…基板本体、７…スイッチング素子、８…ソース電極（第１電極）、９…ドレイン電極（第２電極）、１０…ゲート電極、１４…第４パッド（並列接続部の一端、並列接続部のパッド）、１５…第５パッド（第２電極に接続されたパッド）、２１…第１ボンディングワイヤ（第１電極に接続されるボンディングワイヤ）、２３…第３ボンディングワイヤ（接続工程で接続されるパッド）、２６…並列接続部、２８…端子（並列接続部の他端）。

Claims (4)

1. 基板本体と、前記基板本体にベアチップ実装されたスイッチング素子と、前記基板本体に配置され前記スイッチング素子と並列に接続された並列接続部と、を備える素子実装基板の組み立て方法において、
   前記基板本体に前記スイッチング素子をベアチップ実装する実装工程と、
   前記ベアチップ実装された前記スイッチング素子を検査する検査工程と、
   前記検査工程で検査された前記スイッチング素子に前記並列接続部を電気的に接続する接続工程と、を含むことを特徴とする素子実装基板の組み立て方法。
2. 請求項１において、前記スイッチング素子は、ドレイン電極と、ソース電極と、ゲート電極とを含み、
   前記並列接続部の一端および他端は、それぞれ、前記ドレイン電極および前記ソース電極に接続されるように構成されており、
   前記検査工程では、前記ドレイン電極とソース電極との間の導通状態が検査されることを特徴とする素子実装基板の組み立て方法。
3. 請求項１または２において、前記スイッチング素子は、前記基板本体にボンディングワイヤを介して接続される第１電極を含み、
   前記実装工程では、前記第１電極と前記基板本体とを、前記ボンディングワイヤによって接続し、
   前記検査工程では、前記第１電極の導通状態を検査することを特徴とする素子実装基板の組み立て方法。
4. 請求項１〜３の何れか１項において、前記基板本体は、前記実装工程において前記スイッチング素子の第２電極に接続されたパッドを含み、
   前記並列接続部は、パッドを含み、
   前記接続工程では、各前記パッドがボンディングワイヤで互いに接続されることを特徴とする素子実装基板の組み立て方法。

Images