TW201539686A - 半導體晶片及半導體封裝 - Google Patents

半導體晶片及半導體封裝 Download PDF

Info

Publication number
TW201539686A
TW201539686A TW104105669A TW104105669A TW201539686A TW 201539686 A TW201539686 A TW 201539686A TW 104105669 A TW104105669 A TW 104105669A TW 104105669 A TW104105669 A TW 104105669A TW 201539686 A TW201539686 A TW 201539686A
Authority
TW
Taiwan
Prior art keywords
pad electrode
semiconductor wafer
inversion
inverting
finger
Prior art date
Application number
TW104105669A
Other languages
English (en)
Other versions
TWI562305B (zh
Inventor
Shohei Fukuda
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201539686A publication Critical patent/TW201539686A/zh
Application granted granted Critical
Publication of TWI562305B publication Critical patent/TWI562305B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/17744—Structural details of routing resources for input/output signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06137—Square or rectangular array with specially adapted redistribution layers [RDL]
    • H01L2224/06139—Square or rectangular array with specially adapted redistribution layers [RDL] being disposed in different wiring levels, i.e. resurf layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

實施形態的半導體封裝是具備：基底基板、及被裝載於基底基板上的半導體晶片。半導體晶片是具備：被電性連接至差動電路的非反轉端子，配置在IO元件領域的上方的非反轉用焊墊電極。半導體晶片是具備：被連接至差動電路的反轉端子，配置在IO元件領域的上方的反轉用焊墊電極。

Description

半導體晶片及半導體封裝 關聯申請案的引用
本案是以2014年3月12日申請之日本專利申請案第2014-049393號所主張的優先權為基礎，且引用其全體內容。
實施形態是有關半導體晶片及半導體封裝。
例如，在半導體封裝中，使差動訊號輸出入至被配置在半導體晶片的IO元件領域上的焊墊電極時，需要使反轉訊號及非反轉訊號輸出入至IO元件領域上的不同的焊墊電極。
所欲從半導體晶片將差動訊號対的焊墊電極以接合線連接至半導體封裝基板時，從半導體晶片的焊墊電極到封裝球的配線的距離會在反轉訊號與非反轉訊號間不同，差動訊號的特性會劣化。
實施形態是在於提供一種可提升差動訊號的差動特性之半導體晶片、及半導體封裝。
實施形態係提供一種半導體封裝，其係具備：基底基板；及被裝載於前述基底基板上的半導體晶片，前述半導體晶片係具備：複數的IO元件領域，其係沿著前述半導體晶片的邊而配置成一列，設有差動電路；非反轉用焊墊電極，其係被電性連接至前述差動電路的非反轉端子，被配置在前述IO元件領域的上方；及反轉用焊墊電極，其係被連接至前述差動電路的反轉端子，被配置在前述IO元件領域的上方，前述IO元件領域之中被配置在第1IO元件領域的上方的第1非反轉用焊墊電極與第1反轉用焊墊電極的第1組係以前述第1非反轉用焊墊電極及前述第1反轉用焊墊電極能夠按照沿著前述半導體晶片的前述邊的第1列而位置的方式配置，前述IO元件領域之中被配置在第2IO元件領域的上方的第2非反轉用焊墊電極與第2反轉用焊墊電極的第2組係以前述第2非反轉用焊墊電極及前述第2反轉用焊墊電極能夠按照沿著前述半導體晶片的前述邊的第2列而位置的方式配置。
又，實施形態係提供一種半導體晶片，係被裝載於基底基板上的半導體晶片，其係具備： 複數的IO元件領域，其係沿著前述半導體晶片的邊而配置成一列，設有差動電路；非反轉用焊墊電極，其係被電性連接至前述差動電路的非反轉端子，被配置在前述IO元件領域的上方；及反轉用焊墊電極，其係被連接至前述差動電路的反轉端子，被配置在前述IO元件領域的上方，前述IO元件領域之中被配置在第1IO元件領域的上方的第1非反轉用焊墊電極與第1反轉用焊墊電極的第1組係以前述第1非反轉用焊墊電極及前述第1反轉用焊墊電極能夠按照沿著前述半導體晶片的前述邊的第1列而位置的方式配置，前述IO元件領域之中被配置在第2IO元件領域的上方的第2非反轉用焊墊電極與第2反轉用焊墊電極的第2組係以前述第2非反轉用焊墊電極及前述第2反轉用焊墊電極能夠按照沿著前述半導體晶片的前述邊的第2列而位置的方式配置。
若根據實施形態，則可提供一種能夠提升差動訊號的差動特性之半導體晶片、及半導體封裝。
1‧‧‧半導體晶片
2‧‧‧基底基板
100‧‧‧半導體封裝
A1‧‧‧第1差動放大電路
R1‧‧‧第1電阻
R2‧‧‧第2電阻
R3‧‧‧第3電阻
T1‧‧‧第1nMOS電晶體
T2‧‧‧第2nMOS電晶體
IN‧‧‧反相器
P1‧‧‧第1非反轉用焊墊電極
P2‧‧‧第2非反轉用焊墊電極
P3‧‧‧第3非反轉用焊墊電極
IO1‧‧‧第1IO元件領域
IO2‧‧‧第2IO元件領域
IO3‧‧‧第3IO元件領域
N1‧‧‧第1反轉用焊墊電極
N2‧‧‧第2反轉用焊墊電極
N3‧‧‧第3反轉用焊墊電極
圖1是表示第1實施形態的半導體封裝100的構成的一例的上面圖。
圖2是表示對於圖1所示的半導體封裝100的領域F注目的構成的一例的上面圖。
圖3是表示圖2所示的各IO元件領域的差動放大電路與焊墊電極的連接關係的一例的上面圖。
圖4是表示圖3所示的第1差動放大電路A1的電路構成的一例的電路圖。
圖5是表示對於圖2的IO元件領域上的金屬層及焊墊電極注目的構成的一例的上面圖。
圖6是以沿著圖5的第1列Y1的線來切斷的領域的剖面圖。
圖7是以沿著圖5的第2列Y2的線來切斷的領域的剖面圖。
圖8是對於圖1所示的半導體封裝100的領域F注目的構成的其他例的上面圖。
圖9是表示圖8所示的各IO元件領域的差動放大電路與焊墊電極的連接關係的一例的上面圖。
圖10是表示對於圖8的IO元件領域上的金屬層及焊墊電極注目的構成的一例的上面圖。
圖11是以沿著圖10的第2列Y2的線來切斷的領域的剖面圖。
按照實施形態的半導體封裝是具備基底基板。半導體封裝是具備被裝載於前述基底基板上的半導體晶片。
前述半導體晶片是具備：配置於中央部，設有內部電路的核心領域。半導體晶片是具備：沿著前述半導體晶片 的邊而配置成一列，設有差動電路的複數的IO元件領域。半導體晶片是具備：電性連接至前述差動電路的非反轉端子，配置於前述IO元件領域的上方的非反轉用焊墊電極。半導體晶片是具備：連接至前述差動電路的反轉端子，配置於前述IO元件領域的上方的反轉用焊墊電極。
前述IO元件領域之中配置於第1IO元件領域的上方的第1非反轉用焊墊電極及第1反轉用焊墊電極的第1組是以前述第1非反轉用焊墊電極及前述第1反轉用焊墊電極能夠按照沿著前述半導體晶片的前述邊的第1列而位置的方式配置。
前述IO元件領域之中配置於第2IO元件領域的上方的第2非反轉用焊墊電極及第2反轉用焊墊電極的第2組是以前述第2非反轉用焊墊電極及前述第2反轉用焊墊電極能夠按照沿著前述半導體晶片的前述邊的第2列而位置的方式配置。
以下，根據圖面來說明有關實施形態。
〔第1實施形態〕
圖1是表示第1實施形態的半導體封裝100的構成的一例的上面圖。又，圖2是表示對圖1所示的半導體封裝100的領域F注目的構成的一例的上面圖。又，圖3是表示圖2所示的各IO元件領域的差動放大電路與焊墊電極的連接關係的一例的上面圖。
另外，在圖1中，密封樹脂、焊墊電極、接合線、接 合指(Bonding Finger)是被省略。
如圖1所示般，半導體封裝100是具備半導體晶片1及基底基板2。
基底基板2是例如以絕緣性的材料所構成，在其上面，可裝載半導體晶片1。另外，在此基底基板2上，半導體晶片1是藉由密封樹脂(未圖示)來密封。並且，在此基底基板2的下面是配置有作為半導體封裝100的外部端子機能的焊錫球(未圖示)。
此焊錫球是藉由設於基底基板2內的內部配線或設於基底基板2的表面的基板配線等來電性連接至後述的接合指(未圖示)。
並且，半導體晶片1是被裝載於基底基板2上的中央部。此半導體晶片1是例如藉由樹脂等來接著於基底基板2。
此半導體晶片1是例如圖1、圖2所示般，具備：核心領域1x、複數的IO元件領域(第1~第3IO元件領域IO1、IO2、IO3)、非反轉用焊墊電極(第1~第3非反轉用焊墊電極P1、P2、P3)、及反轉用焊墊電極(第1~第3反轉用焊墊電極N1、N2、N3)。核心領域1x是配置於半導體晶片1的中央部，設有內部電路(圖1)。
又，複數的IO元件領域(第1~第3IO元件領域IO1、IO2、IO3)是在核心領域1x的周邊，沿著半導體晶片1的邊1a來配置成一列(圖1、圖2)。
例如圖2所示般，第2IO元件領域IO2是隔著境界 Z1來與第1IO元件領域IO1鄰接。
又，第3IO元件領域IO3是隔著境界Z2來與第2IO元件領域IO2鄰接。
又，如後述般，複數的IO元件領域IO1、IO2、IO3是分別設有差動放大電路(差動電路)(圖3)。另外，複數的IO元件領域IO1、IO2、IO3是包含差動放大電路具有類似的電路構成。在此所謂的類似性是意指各IO元件領域除了配線層以外，持有同一電路構成的特徴。
在此，如圖2所示般，在基底基板2上是設有複數的接合指(第1~第6指P1x、N1x、P2x、N2x、P3x、N3x)。此複數的接合指是以金屬所形成的電極。此複數的接合指是在基底基板2上，以能夠包圍半導體晶片1的搭載領域之方式配置。
特別是第1指P1x、第2指N1x、第5指P3x、及第6指N3x是沿著半導體晶片1的邊1a在基底基板2上配置成一列(在列G1上)。
又，第3指P2x及第4指N2x是沿著半導體晶片1的邊1a在基底基板2上配置成一列(在與列G1不同的列G2上)。
另外，如圖2所示般，列G1是位於比列G2更近半導體晶片1的邊1a。
又，如圖2所示般，非反轉用焊墊電極與反轉用焊墊電極的組(第1非反轉用焊墊電極P1與第1反轉用焊墊電極N1的第1組、第2非反轉用焊墊電極P2與第2反 轉用焊墊電極N2的第2組、第3非反轉用焊墊電極P3與第3反轉用焊墊電極N3的第3組)是沿著半導體晶片1的邊1a來配置成2列(Y1、Y2)。
特別是第1組的第1非反轉用焊墊電極P1及第1反轉用焊墊電極N1是位於上述2列之中半導體晶片1的外周側的第1列Y1。又，第2組的第2非反轉用焊墊電極P2及第2反轉用焊墊電極N2是位於上述2列之中半導體晶片1的中央側的第2列Y2。又，第3組的第3非反轉用焊墊電極P3及第3反轉用焊墊電極N3是位於上述2列之中半導體晶片1的外周側的第1列Y1。
又，第1反轉用焊墊電極N1及第2非反轉用焊墊電極P2是在垂直於半導體晶片1的邊1a的方向排列配置。特別是第1反轉用焊墊電極N1及第2非反轉用焊墊電極P2是配置於第1IO元件領域IO1與第2IO元件領域IO2的境界Z1上。
又，第2反轉用焊墊電極N2及第3非反轉用焊墊電極P3是在垂直於半導體晶片1的邊1a的方向排列配置。特別是第2反轉用焊墊電極N2及第3非反轉用焊墊電極P3是配置於第2IO元件領域IO2與第3IO元件領域IO3的境界Z2上。
又，如圖2所示般，半導體封裝100是具備複數的接合線(第1~第6接線W1、W2、W3、W4、W5、W6)。
第1接線W1是電性連接第1組的第1非反轉用焊墊電極P1與設在基底基板2上的第1指P1x。
第2接線W2是電性連接第1組的第1反轉用焊墊電極N1與設在基底基板2上的第2指N1x。
另外，第1接線W1的長度是設定成與第2接線W2的長度相等。亦即，第1非反轉用焊墊電極P1與第1指P1x之間的配線長和第1反轉用焊墊電極N1與第2指N1x之間的配線長相等。
又，第3接線W3是電性連接第2組的第2非反轉用焊墊電極P2與設在基底基板2上的第3指P2x。
第4接線W4是電性連接第2組的第2反轉用焊墊電極N2與設在基底基板2上的第4指N2x。
另外，第3接線W3的長度是設定成與第4接線W4的長度相等。
亦即，第2非反轉用焊墊電極P2與第3指P2x之間的配線長和第2反轉用焊墊電極N2與第4指N2x之間的配線長相等。
又，第5接線W5是電性連接第3組的第3非反轉用焊墊電極P3與設在基底基板2上的第5指P3x。
第6接線W6是電性連接第3組的第3反轉用焊墊電極N3與設在基底基板2上的第6指N3x。
另外，第5接線W5的長度是設定成與第6接線W6的長度相等。亦即，第3非反轉用焊墊電極P3與第5指P3x之間的配線長和第3反轉用焊墊電極N3與第6指N3x之間的配線長相等。
如以上般，被連接至半導體晶片1的1個差動放大電 路之非反轉用焊墊電極及從反轉用焊墊電極到各個接合指的配線的距離是形成相同。
又，如圖3所示般，在第1IO元件領域IO1是設有第1差動放大電路A1。並且，在與第1IO元件領域IO1鄰接的第2IO元件領域IO2是設有第2差動放大電路A2。在與第2IO元件領域IO2鄰接的第3IO元件領域IO3是設有第3差動放大電路A3。
而且，第1反轉用焊墊電極N1是被電性連接至第1IO元件領域IO1中所設的第1差動放大電路A1的反轉輸出端子(反轉端子)。
又，第1非反轉用焊墊電極P1是被電性連接至第1IO元件領域IO1中所設的第1差動放大電路A1的非反轉輸出端子(非反轉端子)。
而且，第2反轉用焊墊電極N2是被電性連接至第2IO元件領域IO2中所設的第2差動放大電路A2的反轉輸出端子(反轉端子)。
又，第2非反轉用焊墊電極P2是被電性連接至第2IO元件領域IO2中所設的第2差動放大電路A2的非反轉輸出端子(非反轉端子)。
而且，第3反轉用焊墊電極N3是被電性連接至第3IO元件領域IO3中所設的第3差動放大電路A3的反轉輸出端子(反轉端子)。
又，第3非反轉用焊墊電極P3是被電性連接至第3IO元件領域IO3中所設的第3差動放大電路A3的非反 轉輸出端子(非反轉端子)。
如此，在反轉用焊墊電極及非反轉用焊墊電極會被供給差動放大電路所輸出的差動訊號。而且，如已述般，被連接至半導體晶片1的1個差動放大電路之非反轉用焊墊電極及從反轉用焊墊電極到各個接合指的配線的距離是形成相同。因此，可提升各差動放大電路的差動訊號的特性。
另外，如上述般，在圖3的例子是記載有關差動放大電路差動輸出的電路構成的一例。但，亦可為差動放大電路差動輸入的電路構成。此情況，差動放大電路的反轉輸入端子(反轉端子)是被連接至反轉用焊墊電極，非反轉輸入端子(非反轉端子)是被連接至非反轉用焊墊電極。
在此，圖4是表示圖3所示的第1差動放大電路A1的電路構成的一例的電路圖。
如圖4所示般，第1差動放大電路A1是例如具有：第1電阻R1、第2電阻R2、第3電阻R3、第1nMOS電晶體T1、第2nMOS電晶體T2、及反相器IN。
第1電阻R1是一端被連接至電源，另一端被連接至第1非反轉用焊墊電極P1。
第1nMOS電晶體T1是汲極被連接至第1非反轉用焊墊電極P1。
反相器IN是輸入被連接至輸入端子TIN，輸出被連接至第1nMOS電晶體T1的閘極。另外，第1差動放大電路A1的輸入端子TIN是與核心領域1x的邏輯電路的輸 出電性連接。
第2電阻R2是一端被連接至電源，另一端被連接至第1反轉用焊墊電極N1。
第2nMOS電晶體T2是汲極被連接至第1反轉用焊墊電極N1。
第3電阻R3是一端被連接至第1nMOS電晶體T1及第2nMOS電晶體T2的源極，另一端被連接至地線。
另外，此圖4是記載第1差動放大電路A1的電路構成，作為一例，包含第2、第3差動放大電路A2、A3的其他的IO元件領域的差動放大電路也具有同樣的電路構成。
在此，圖5是表示對於圖2的IO元件領域上的金屬層及焊墊電極注目的構成的一例的上面圖。又，圖6是以沿著圖5的第1列Y1的線來切斷的領域的剖面圖。又，圖7是以沿著圖5的第2列Y2的線來切斷的領域的剖面圖。另外，為了簡化圖示，在圖5中，圖6、圖7所示的通孔是被省略。並且，在圖6、圖7中，絕緣層是被省略。
如圖5~圖7所示般，半導體晶片1是具備：第1金屬層MP1、MP2、MP3、及第2金屬層MN1、MN2、MN3、及通孔BP1a、BP1b、BP2a、BP2b、BP3a、BP3b、BN1a、BN1b、BN2a、BN2b、BN3a、BN3b。
而且，如圖6、圖7所示般，第1~第3非反轉用焊墊電極P1、P2、P3是分別配置在第1~第3IO元件領域 IO1、IO2、IO3的上方。又，第1~第3反轉用焊墊電極N1、N2、N3是分別配置在第1~第3IO元件領域IO1、IO2、IO3的上方。
又，如圖5~圖7所示般，第1金屬層MP1是配置在第1IO元件領域IO1與第1非反轉用焊墊電極P1之間。此第1金屬層MP1是在第1IO元件領域IO1的上方，沿著垂直於半導體晶片1的邊1a的方向而延伸(圖5)。
此第1金屬層MP1是經由通孔BP1a、BP1b來電性連接第1差動放大電路A1的非反轉輸出端子及第1非反轉用焊墊電極P1。
另一方面，第2金屬層MN1是被配置於第1IO元件領域IO1與第1反轉用焊墊電極N1之間。此第2金屬層MN1是在第1IO元件領域IO1的上方，沿著垂直於半導體晶片1的邊1a的方向而延伸(圖5)。
此第2金屬層MN1是經由通孔BN1a、BN1b來電性連接第1差動放大電路A1的反轉輸出端子及第1反轉用焊墊電極N1。
又，如圖5~圖7所示般，第1金屬層MP2是被配置於第2IO元件領域IO2與第2非反轉用焊墊電極P2之間。此第1金屬層MP2是在第2IO元件領域IO2的上方，沿著垂直於半導體晶片1的邊1a的方向而延伸(圖5)。
此第1金屬層MP2是經由通孔BP2a、BP2b來電性連接第2差動放大電路A2的非反轉輸出端子及第2非反轉 用焊墊電極P2。
另一方面，第2金屬層MN2是被配置在第2IO元件領域IO2與第2反轉用焊墊電極N2之間。此第2金屬層MN2是在第2IO元件領域IO2的上方，沿著垂直於半導體晶片1的邊1a的方向而延伸(圖5)。
此第2金屬層MN2是經由通孔BN2a、BN2b來電性連接第2差動放大電路A2的反轉輸出端子及第2反轉用焊墊電極N2。
又，如圖5~圖7所示般，第1金屬層MP3是被配置在第3IO元件領域IO3與第3非反轉用焊墊電極P3之間。此第1金屬層MP3是在第3IO元件領域IO3的上方，沿著垂直於半導體晶片1的邊1a的方向而延伸(圖5)。
此第1金屬層MP3是經由通孔BP3a、BP3b來電性連接第3差動放大電路A3的非反轉輸出端子及第3非反轉用焊墊電極P3。
另一方面，第2金屬層MN3是被配置在第3IO元件領域IO3與第3反轉用焊墊電極N3之間。此第2金屬層MN3是在第3IO元件領域IO3的上方，沿著垂直於半導體晶片1的邊1a的方向而延伸(圖5)。
此第2金屬層MN3是經由通孔BN3a、BN3b來電性連接第3差動放大電路A3的反轉輸出端子及第3反轉用焊墊電極N3。
另外，垂直於半導體晶片1的邊1a的方向之第1金 屬層MP1、MP2、MP3的長度是例如圖5所示般，設定成與垂直於半導體晶片1的邊1a的方向之第2金屬層MN1、MN2、MN3的長度相等。
例如，藉由此圖5~圖7所示的金屬層的配置，可使焊墊電極沿著半導體晶片的邊來配置成2列。
如以上般，藉由使從被連接至半導體晶片1的1個差動放大電路之非反轉用焊墊電極及反轉用焊墊電極到各個接合指的配線的距離形成相同，可提升各差動放大電路的差動訊號的特性。
亦即，若根據本實施形態的半導體晶片，則可提升差動訊號的特性。
〔第2實施形態〕
圖8是對於圖1所示的半導體封裝100的領域F注目的構成的其他例的上面圖。又，圖9是表示圖8所示的各IO元件領域的差動放大電路與焊墊電極的連接關係的一例的上面圖。
又，如圖8所示般，非反轉用焊墊電極與反轉用焊墊電極的組(第1非反轉用焊墊電極P1與第1反轉用焊墊電極N1的第1組、第2非反轉用焊墊電極P2與第2反轉用焊墊電極N2的第2組、第3非反轉用焊墊電極P3與第3反轉用焊墊電極N3的第3組)是沿著半導體晶片1的邊1a來配置成2列(Y1、Y2)。
特別是第1組的第1非反轉用焊墊電極P1及第1反 轉用焊墊電極N1是位於上述2列之中半導體晶片1的外周側的第1列Y1。又，第2組的第2非反轉用焊墊電極P2及第2反轉用焊墊電極N2是位於上述2列之中半導體晶片1的中央側的第2列Y2。又，第3組的第3非反轉用焊墊電極P3及第3反轉用焊墊電極N3是位於上述2列之中半導體晶片1的外周側的第1列Y1。
又，第2非反轉用焊墊電極P2是配置在第IIO元件領域IO1與第2IO元件領域IO2的境界Z1及第2IO元件領域IO2與第3IO元件領域IO3的境界Z2之間。
又，第2反轉用焊墊電極N2是配置在第2IO元件領域IO2與第3IO元件領域IO3的境界Z2及第3IO元件領域IO3與其他IO元件領域的境界Z3之間。
又，如圖8、圖9所示般，第2非反轉用焊墊電極P2是包含從矩形的本體部延伸的延伸部P2b。又，第2反轉用焊墊電極N2是包含從矩形的本體部延伸的延伸部N2b。
如此，在此第2實施形態中，第2非反轉用焊墊電極P2及第2反轉用焊墊電極N2的構成及配置不同。
又，如圖9所示般，在與第1IO元件領域IO1鄰接的第2IO元件領域IO2是設有第2差動放大電路A2。
而且，第2反轉用焊墊電極N2的延伸部N2b是被電性連接至第2IO元件領域IO2中所設的第2差動放大電路A2的反轉輸出端子(反轉端子)。
又，第2非反轉用焊墊電極P2的延伸部P2b是被電 性連接至第2IO元件領域IO2中所設的第2差動放大電路A2的非反轉輸出端子(非反轉端子)。
如此，與第1實施形態同樣，在反轉用焊墊電極及非反轉用焊墊電極會被供給差動放大電路所輸出的差動訊號。而且，如已述般，從被連接至半導體晶片1的1個差動放大電路的非反轉用焊墊電極及反轉用焊墊電極到各個接合指的配線的距離是形成相同。因此，可提升各差動放大電路的差動訊號的特性。
另外，如上述般，圖9的例子是記載有關差動放大電路差動輸出的電路構成的一例。但，亦可為差動放大電路差動輸入的電路構成。此情況，差動放大電路的反轉輸入端子(反轉端子)是被連接至反轉用焊墊電極，非反轉輸入端子(非反轉端子)是被連接至非反轉用焊墊電極。
在此，圖10是對於圖8的IO元件領域上的金屬層及焊墊電極注目的構成的一例的上面圖。又，圖11是以沿著圖10的第2列Y2的線來切斷的領域的剖面圖。另外，以沿著圖10的第1列Y1的線來切斷的領域的剖面圖是與已述的圖6同樣。並且，為了簡化圖示，在圖10中，通孔是被省略。並且，在圖11中，絕緣層是被省略。
如圖6、圖10~圖11所示般，半導體晶片1是具備：第1金屬層MP1、MP2、MP3、及第2金屬層MN1、MN2、MN3、及通孔BP1a、BP1b、BP2a、BP2b、BP3a、BP3b、BN1a、BN1b、BN2a、BN2b、BN3a、BN3b。
又，如圖6、圖10、圖11所示般，第1~第3非反 轉用焊墊電極P1、P2、P3是分別配置於第1~第3IO元件領域IO1、IO2、IO3的上方。又，第1~第3反轉用焊墊電極N1、N2、N3是分別配置於第1~第3IO元件領域IO1、IO2、IO3的上方。
又，如圖10~圖11所示般，第1金屬層MP2是配置在第2IO元件領域IO2與第2非反轉用焊墊電極P2(延伸部P2b)之間。此第1金屬層MP2是在第2IO元件領域IO2的上方，沿著垂直於半導體晶片1的邊1a的方向而延伸(圖10)。
此第1金屬層MP2是經由通孔BP2a、BP2b來電性連接第2差動放大電路A2的非反轉輸出端子及第2非反轉用焊墊電極P2的延伸部P2b。
另一方面，第2金屬層MN2是配置在第2IO元件領域IO2與第2反轉用焊墊電極N2(延伸部N2b)之間。此第2金屬層MN2是在第2IO元件領域IO2的上方，沿著垂直於半導體晶片1的邊1a的方向而延伸(圖10)。
此第2金屬層MN2是經由通孔BN2a、BN2b來電性連接第2差動放大電路A2的反轉輸出端子及第2反轉用焊墊電極N2的延伸部N2b。
其他的構成是與第1實施形態同樣。亦即，藉由使從被連接至半導體晶片的1個差動放大電路之非反轉用焊墊電極及反轉用焊墊電極到各個接合指的配線的距離形成相同，可提升各差動放大電路的差動訊號的特性。
如以上般，若根據本實施形態的半導體晶片，則與第 1實施形態同樣，可提升差動訊號的特性。
以上說明了本發明的幾個實施形態，但該等的實施形態是舉例提示者，非意圖限定發明的範圍。該等新穎的實施形態是可在其他各種的形態下被實施，可在不脫離發明的要旨的範圍內進行各種的省略、置換、變更。該等實施形態或其變形是為發明的範圍或要旨所包含，且為申請專利範圍記載的發明及其均等的範圍所包含。
1‧‧‧半導體晶片
1a‧‧‧邊
1x‧‧‧核心領域
2‧‧‧基底基板
100‧‧‧半導體封裝
IO1‧‧‧第1IO元件領域
IO2‧‧‧第2IO元件領域
IO3‧‧‧第3IO元件領域
F‧‧‧領域

Claims (20)

  1. 一種半導體封裝，其特徵係具備：基底基板；及被裝載於前述基底基板上的半導體晶片，前述半導體晶片係具備：複數的IO元件領域，其係沿著前述半導體晶片的邊而配置成一列，設有差動電路；非反轉用焊墊電極，其係被電性連接至前述差動電路的非反轉端子，被配置在前述IO元件領域的上方；及反轉用焊墊電極，其係被連接至前述差動電路的反轉端子，被配置在前述IO元件領域的上方，前述IO元件領域之中被配置在第1IO元件領域的上方的第1非反轉用焊墊電極與第1反轉用焊墊電極的第1組係以前述第1非反轉用焊墊電極及前述第1反轉用焊墊電極能夠按照沿著前述半導體晶片的前述邊的第1列而位置的方式配置，前述IO元件領域之中被配置在第2IO元件領域的上方的第2非反轉用焊墊電極與第2反轉用焊墊電極的第2組係以前述第2非反轉用焊墊電極及前述第2反轉用焊墊電極能夠按照沿著前述半導體晶片的前述邊的第2列而位置的方式配置。
  2. 如申請專利範圍第1項之半導體封裝，其中，具備：第1接線，其係電性連接前述第1列及前述第2列之 中位於前述半導體晶片的外周側的前述第1列之前述第1組的前述第1非反轉用焊墊電極與設在前述基底基板上的第1指；及第2接線，其係電性連接前述第1組的前述第1反轉用焊墊電極與設在前述基底基板上的第2指，前述第1接線的長度係與前述第2接線的長度相等。
  3. 如申請專利範圍第2項之半導體封裝，其中，具備：第3接線，其係電性連接前述第1列及前述第2列之中位於前述半導體晶片的中央側的前述第2列之前述第2組的前述第2非反轉用焊墊電極與設在前述基底基板上的第3指；及第4接線，其係電性連接前述第2組的前述第2反轉用焊墊電極與設在前述基底基板上的第4指，前述第3接線的長度係與前述第4接線的長度相等。
  4. 如申請專利範圍第3項之半導體封裝，其中，前述第1指與前述第2指係沿著前述半導體晶片的前述邊來一列配置於前述基底基板上，前述第3指與前述第4指係沿著前述半導體晶片的前述邊來一列配置於前述基底基板上。
  5. 如申請專利範圍第1項之半導體封裝，其中，前述複數的IO元件領域係除了配線層以外具有同一電路構成。
  6. 如申請專利範圍第3項之半導體封裝，其中， 前述第1反轉用焊墊電極係連接至前述複數的IO元件領域之中設在前述第1IO元件領域的第1差動電路的反轉端子，前述第2非反轉用焊墊電極係連接至前述複數的IO元件領域之中設在與前述第1IO元件領域鄰接的前述第2IO元件領域之第2差動電路的非反轉端子，前述第1反轉用焊墊電極及前述第2非反轉用焊墊電極係在垂直於前述半導體晶片的前述邊的方向排列配置。
  7. 如申請專利範圍第6項之半導體封裝，其中，前述第1反轉用焊墊電極及前述第2非反轉用焊墊電極係配置於前述第1IO元件領域與前述第2IO元件領域的境界上。
  8. 如申請專利範圍第6項之半導體封裝，其中，具備：第1金屬層，其係配置於前述第1IO元件領域與前述第1非反轉用焊墊電極之間，電性連接前述第1差動電路的非反轉端子與前述第1非反轉用焊墊電極；及第2金屬層，其係配置於前述第2IO元件領域與前述第2反轉用焊墊電極之間，電性連接前述第2差動電路的反轉端子與前述第2反轉用焊墊電極。
  9. 如申請專利範圍第8項之半導體封裝，其中，前述第1金屬層係於前述第1IO元件領域的上方，沿著垂直於前述半導體晶片的前述邊的方向而延伸，前述第2金屬層係於前述第2IO元件領域的上方，沿 著垂直於前述半導體晶片的前述邊的方向而延伸。
  10. 如申請專利範圍第1項之半導體封裝，其中，前述半導體晶片更具備：被配置於中央部，設有內部電路的核心領域。
  11. 一種半導體晶片，係被裝載於基底基板上的半導體晶片，其特徵係具備：複數的IO元件領域，其係沿著前述半導體晶片的邊而配置成一列，設有差動電路；非反轉用焊墊電極，其係被電性連接至前述差動電路的非反轉端子，被配置在前述IO元件領域的上方；及反轉用焊墊電極，其係被連接至前述差動電路的反轉端子，被配置在前述IO元件領域的上方，前述IO元件領域之中被配置在第1IO元件領域的上方的第1非反轉用焊墊電極與第1反轉用焊墊電極的第1組係以前述第1非反轉用焊墊電極及前述第1反轉用焊墊電極能夠按照沿著前述半導體晶片的前述邊的第1列而位置的方式配置，前述IO元件領域之中被配置在第2IO元件領域的上方的第2非反轉用焊墊電極與第2反轉用焊墊電極的第2組係以前述第2非反轉用焊墊電極及前述第2反轉用焊墊電極能夠按照沿著前述半導體晶片的前述邊的第2列而位置的方式配置。
  12. 如申請專利範圍第11項之半導體晶片，其中，具備： 第1接線，其係電性連接前述第1列及前述第2列之中位於前述半導體晶片的外周側的前述第1列之前述第1組的前述第1非反轉用焊墊電極與設在前述基底基板上的第1指；第2接線，其係電性連接前述第1組的前述第1反轉用焊墊電極與設在前述基底基板上的第2指，前述第1接線的長度係與前述第2接線的長度相等。
  13. 如申請專利範圍第12項之半導體晶片，其中，具備：第3接線，其係電性連接前述第1列及前述第2列之中位於前述半導體晶片的中央側的前述第2列之前述第2組的前述第2非反轉用焊墊電極與設在前述基底基板上的第3指；及第4接線，其係電性連接前述第2組的前述第2反轉用焊墊電極與設在前述基底基板上的第4指，前述第3接線的長度係與前述第4接線的長度相等。
  14. 如申請專利範圍第13項之半導體晶片，其中，前述第1指與前述第2指係沿著前述半導體晶片的前述邊來一列配置於前述基底基板上，前述第3指與前述第4指係沿著前述半導體晶片的前述邊來一列配置於前述基底基板上。
  15. 如申請專利範圍第11項之半導體晶片，其中，前述複數的IO元件領域係除了配線層以外具有同一電路構成。
  16. 如申請專利範圍第13項之半導體晶片，其中，前述第1反轉用焊墊電極係連接至前述複數的IO元件領域之中設在前述第1IO元件領域的第1差動電路的反轉端子，前述第2非反轉用焊墊電極係連接至前述複數的IO元件領域之中設在與前述第1IO元件領域鄰接的前述第2IO元件領域之第2差動電路的非反轉端子，前述第1反轉用焊墊電極及前述第2非反轉用焊墊電極係在垂直於前述半導體晶片的前述邊的方向排列配置。
  17. 如申請專利範圍第16項之半導體晶片，其中，前述第1反轉用焊墊電極及前述第2非反轉用焊墊電極係配置於前述第1IO元件領域與前述第2IO元件領域的境界上。
  18. 如申請專利範圍第16項之半導體晶片，其中，具備：第1金屬層，其係配置於前述第1IO元件領域與前述第1非反轉用焊墊電極之間，電性連接前述第1差動電路的非反轉端子與前述第1非反轉用焊墊電極；及第2金屬層，其係配置於前述第2IO元件領域與前述第2反轉用焊墊電極之間，電性連接前述第2差動電路的反轉端子與前述第2反轉用焊墊電極。
  19. 如申請專利範圍第18項之半導體晶片，其中，前述第1金屬層係於前述第1IO元件領域的上方，沿著垂直於前述半導體晶片的前述邊的方向而延伸， 前述第2金屬層係於前述第2IO元件領域的上方，沿著垂直於前述半導體晶片的前述邊的方向而延伸。
  20. 如申請專利範圍第18項之半導體晶片，其中，更具備：被配置於中央部，設有內部電路的核心領域。
TW104105669A 2014-03-12 2015-02-17 半導體晶片及半導體封裝 TW201539686A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014049393A JP6190295B2 (ja) 2014-03-12 2014-03-12 半導体チップ、および半導体パッケージ

Publications (2)

Publication Number Publication Date
TW201539686A true TW201539686A (zh) 2015-10-16
TWI562305B TWI562305B (zh) 2016-12-11

Family

ID=52577733

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105669A TW201539686A (zh) 2014-03-12 2015-02-17 半導體晶片及半導體封裝

Country Status (7)

Country Link
US (1) US9418960B2 (zh)
EP (1) EP2930745A3 (zh)
JP (1) JP6190295B2 (zh)
KR (1) KR20150106830A (zh)
CN (1) CN104916611B (zh)
SG (1) SG10201501352VA (zh)
TW (1) TW201539686A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3846204A4 (en) * 2018-08-31 2023-07-26 Sony Semiconductor Solutions Corporation SEMICONDUCTOR DEVICE
CN111931314B (zh) * 2020-10-16 2021-02-05 北京智芯微电子科技有限公司 排布方法、排布装置及存储介质

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3137413B2 (ja) 1992-03-26 2001-02-19 株式会社東芝 セミカスタム集積回路
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US6242814B1 (en) * 1998-07-31 2001-06-05 Lsi Logic Corporation Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
JP3433731B2 (ja) * 2000-11-10 2003-08-04 セイコーエプソン株式会社 Ｉ／ｏセル配置方法及び半導体装置
JP4370913B2 (ja) 2004-01-07 2009-11-25 セイコーエプソン株式会社 マクロセル、集積回路装置、及び電子機器
JP2007035707A (ja) * 2005-07-22 2007-02-08 Ricoh Co Ltd 高速シリアル伝送用半導体装置とその製造方法
EP1746648A3 (en) * 2005-07-22 2008-09-03 Marvell World Trade Ltd. Packaging for high speed integrated circuits
JP4879899B2 (ja) 2005-08-01 2012-02-22 パナソニック株式会社 半導体装置
JP2007294768A (ja) * 2006-04-26 2007-11-08 Toshiba Corp 半導体装置
JP2010135454A (ja) 2008-12-03 2010-06-17 Renesas Electronics Corp 半導体装置
JP2010251468A (ja) 2009-04-14 2010-11-04 Toshiba Corp 半導体集積回路
US9184151B2 (en) * 2011-03-11 2015-11-10 Cypress Semiconductor Corporation Mixed wire bonding profile and pad-layout configurations in IC packaging processes for high-speed electronic devices
US8723337B2 (en) 2011-07-14 2014-05-13 Texas Instruments Incorporated Structure for high-speed signal integrity in semiconductor package with single-metal-layer substrate
JP2013131619A (ja) * 2011-12-21 2013-07-04 Renesas Electronics Corp 半導体集積回路及びその設計方法
JP2013206905A (ja) 2012-03-27 2013-10-07 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20150106830A (ko) 2015-09-22
US20150262964A1 (en) 2015-09-17
JP6190295B2 (ja) 2017-08-30
CN104916611B (zh) 2018-09-14
EP2930745A3 (en) 2016-01-06
EP2930745A2 (en) 2015-10-14
US9418960B2 (en) 2016-08-16
SG10201501352VA (en) 2015-10-29
CN104916611A (zh) 2015-09-16
JP2015173236A (ja) 2015-10-01
TWI562305B (zh) 2016-12-11

Similar Documents

Publication Publication Date Title
TWI496225B (zh) Semiconductor integrated circuit device
TWI621232B (zh) Semiconductor device
JP2017069412A (ja) 半導体装置
JPWO2020065916A1 (ja) 半導体装置
JP5008840B2 (ja) 半導体装置
US9478525B2 (en) Semiconductor device
US6992356B2 (en) Semiconductor device
JP2016122802A (ja) 半導体装置
TW201539686A (zh) 半導體晶片及半導體封裝
JP6517442B1 (ja) 電子モジュール
JP5604602B2 (ja) 半導体集積回路装置
TWI575747B (zh) 半導體裝置
US10262962B2 (en) Semiconductor device
JP2009141083A (ja) 半導体装置
JP2008251565A (ja) 半導体装置
JP5916820B2 (ja) 半導体集積回路装置
US20100078726A1 (en) Semiconductor device
TWI528528B (zh) 積體電路元件構造與製造方法
TWI469251B (zh) 一種電子裝置
JP2007258627A (ja) 半導体装置
TW202020985A (zh) 砷化鎵單元及邏輯電路
JP2006278449A (ja) 半導体装置
JP2007142072A (ja) 半導体装置
JP2010263234A (ja) 半導体集積回路装置
JP2014096504A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees