JP2010263234A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2010263234A JP2010263234A JP2010161576A JP2010161576A JP2010263234A JP 2010263234 A JP2010263234 A JP 2010263234A JP 2010161576 A JP2010161576 A JP 2010161576A JP 2010161576 A JP2010161576 A JP 2010161576A JP 2010263234 A JP2010263234 A JP 2010263234A
- Authority
- JP
- Japan
- Prior art keywords
- input
- internal circuit
- power supply
- cell
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 主面および前記主面とは反対側の裏面を有し、第1辺を含む平面形状が矩形状の半導体基板と、前記主面上に形成された複数のボンディングパッドと、前記主面上に形成された内部回路形成部と、前記第1辺と前記内部回路形成部との間に配置されており、前記内部回路形成部に電位を供給する内部回路用電源配線と、前記第1辺と前記内部回路用電源配線との間に配置されており、前記複数のボンディングパッドと電気的に接続され、トランジスタを備えた複数のセルと、前記複数のセル上に配置され、前記複数のセルに電位を供給するセル用電源配線と、を有し、前記複数のセルは、外部からの入出力信号を送受信する回路を含む入出力セルを有し、前記複数のボンディングパッドのそれぞれは、前記入出力セルと平面的に重なるように配置されている。
【選択図】 図14
Description
(1)本発明の半導体集積回路装置は、平面が方形状の半導体基板と、
前記半導体基板の主面上に前記半導体基板の一辺に沿って配置された複数のパッドと、
前記半導体基板の主面上に前記複数の電極パッドに対応して配置された複数の入出力セルと、
前記半導体基板の主面上であって前記複数の入出力セルよりも内側に配置された内部回路形成部と、
前記内部回路形成部に電位を供給する内部回路用電源配線であって、前記複数の入出力セルよりも内側に配置された内部回路用電源配線とを有し、
前記複数の入出力セルは、信号用セルと、内部回路用電源セルとを含み、
前記複数のパッドは、前記信号用セルに対応して配置され、かつ前記信号用セルと電気的に接続された信号用パッドと、前記内部回路用電源セルに対応して配置され、かつ前記内部回路用電源セル及び前記内部回路用電源配線と電気的に接続された内部回路用電源パッドとを含み、
前記内部回路用電源パッドは、前記信号用電源パッドよりも前記内部回路用電源配線の近くに配置されている。
(2)本発明の半導体集積回路装置は、平面が方形状の半導体基板と、
前記半導体基板の主面上に前記半導体基板の一辺に沿って配置された複数のパッドと、
前記半導体基板の主面上に前記複数のパッドに対応して配置された複数の入出力セルと、
前記半導体基板の主面上であって前記複数の入出力セルよりも内側に配置された内部回路形成部とを有し、
前記複数のパッドは、前記複数の入出力セルの外側端部よりも内側に配置されている。
本発明によれば、半導体集積回路装置の回路の特性を保持或いは高めることができると同時に、小型化を図ることができる。この場合の回路の特性とは、電源用結線配線の寄生抵抗を小さくし、電源系インピーダンスを低減することをいう。電源系インピーダンスを低減することにより、回路特性の動作電圧マージンを大きくし、かつ、ノイズの低減、及びノイズの低減による動作時のタイミングマージンも広くすることができる。
(実施形態1)
本実施形態では、内部回路用電源パッドを信号用電源パッドよりも内部電源用配線の近くに配置した例について説明する。
図1は、本実施形態1のマイクロコンピュータ(半導体集積回路装置)のレイアウトを示す模式的平面図であり、
図2は、図1の一部を拡大した模式的平面図であり、
図3は、図2の一部を拡大した模式的平面図であり、
図4は、図3の一部を拡大した模式的平面図であり、
図5は、図4の信号用セルの概略構成を示すブロック図であり、
図6は、図4の内部回路用電源セルの概略構成を示すブロック図であり、
図7は、図5の信号用セルに搭載される入出力回路の一例を示す等価回路図であり、
図8は、図5の信号用セルに搭載される保護回路の一例を示す等価回路図であり、
図9は、図1の半導体チップの概略構成を示す模式的断面図であり、
図10は、本実施形態1の半導体集積回路装置(半導体チップ)を組み込んだBGA型半導体装置の概略構成を示す模式的平面図であり、
図11は、図10のBGA型半導体装置の概略構成を示す模式的断面図であり、
図12は、図11の一部を拡大した模式的断面図である。
図11は、図10のBGA型半導体装置の概略構成を示す模式的断面図であり、図12は、図11の一部を拡大した模式的断面図である。
本実施形態では、入出力セル上にボンディングパッドを配置した例について説明する。
図14は、図13の一部を拡大した模式的平面図である。
図15は、本実施形態3であるマイクロコンピュータのレイアウトを示す模式的平面図であり、
図16は、図15の一部を拡大した模式的平面図である。
図17は、本実施形態4のマイクロコンピュータの一部のレイアウトを示す模式的平面図である。
図18は、本実施形態5のマイクロコンピュータのレイアウトを示す模式的平面図である。
図19は、本実施形態6のマイクロコンピュータの一部のレイアウトを示す模式的平面図である。
図20は、本実施形態7のマイクロコンピュータの一部のレイアウトを示す模式的平面図であり、
図21は、図20と同一の領域におけるボンディングパッドの配列状態を示す模式的平面図であり、
図22は、本実施形態7の半導体集積回路装置(半導体チップ)を組み込んだBGA型半導体装置の概略構成を示す模式的断面図であり、
図23は、図22の一部を拡大した模式的断面図である。
図24は、本実施形態8のBGA型半導体装置において、半導体チップのボンディングパッドと配線基板の裏面側のパッドとの結線関係を示す模式図であり、
図25は、図24の一部を拡大した模式図である。
3…入出力セル形成部、4…入出力セル、5…信号用セル、6a…内部回路用電源セル、6b…入出力回路用電源セル、
8a…内部回路用電源配線、8b…入出力セル用電源配線、
9…ボンディングパッド、10…信号用パッド、11a…内部回路用電源パッド、11b…入出力セル用電源パッド、
12…ガードリング、13…接続部、
15…ロジック領域、15a…出力回路、15b…入力回路、16…最終段領域、16a…最終段出力回路、16b…保護抵抗素子、16c…保護回路、
20…半導体装置、21…配線基板(インターポーザ)、22,23…パッド、24…スタッドバンプ(突起状電極)、25…異方導電性樹脂、26…半田バンプ(外部接続用端子)、27…配線。
Claims (7)
- 主面および前記主面とは反対側の裏面を有し、第1辺を含む平面形状が矩形状の半導体基板と、
前記主面上に形成された複数のボンディングパッドと、
前記主面上に形成された内部回路形成部と、
前記第1辺と前記内部回路形成部との間に配置されており、前記内部回路形成部に電位を供給する内部回路用電源配線と、
前記第1辺と前記内部回路用電源配線との間に配置されており、前記複数のボンディングパッドと電気的に接続され、トランジスタを備えた複数のセルと、
前記複数のセル上に配置され、前記複数のセルに電位を供給するセル用電源配線と、を有し、
前記複数のセルは、外部からの入出力信号を送受信する回路を含む入出力セルを有し、
前記複数のボンディングパッドのそれぞれは、前記入出力セルと平面的に重なるように配置されていることを特徴とする半導体集積回路装置。 - 請求項1に記載の半導体集積回路装置において、
前記複数のボンディングパッドのそれぞれは、前記入出力セルが有する電界効果型トランジスタにより構成された最終段領域と平面的に重なるように配置されていることを特徴とする半導体集積回路装置。 - 請求項2に記載の半導体集積回路装置において、
前記最終段領域は、電解効果型トランジスタにより構成された保護回路をさらに備えていることを特徴とする半導体集積回路装置。 - 請求項2に記載の半導体集積回路装置において、
前記入出力用セルは、入出力信号を送受信する回路を含む信号用セルを有し、
前記最終段領域は、前記信号用セル内にあることを特徴とする半導体集積回路装置。 - 請求項4に記載の半導体集積回路装置において、
前記信号用セルは、出力回路および入力回路が配置されたロジック領域をさらに有し、
前記最終段領域は、前記ロジック領域よりも前記第1辺に近いことを特徴とする半導体集積回路装置。 - 請求項1に記載の半導体集積回路装置において、
前記複数のボンディングパッドは、第1パッドと第2パッドを含み、
前記第2パッドは前記第1パッドよりも前記第1辺から離れて配置されていることを特徴とする半導体集積回路装置。 - 請求項6に記載の半導体集積回路装置において、
前記第1および第2パッドは複数パッドであって、それぞれ前記第1辺に沿う方向に交互に繰り返し配置した千鳥配列になっていることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010161576A JP2010263234A (ja) | 2010-07-16 | 2010-07-16 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010161576A JP2010263234A (ja) | 2010-07-16 | 2010-07-16 | 半導体集積回路装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002281607A Division JP4776861B2 (ja) | 2002-09-26 | 2002-09-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010263234A true JP2010263234A (ja) | 2010-11-18 |
Family
ID=43361014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010161576A Pending JP2010263234A (ja) | 2010-07-16 | 2010-07-16 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010263234A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0513582A (ja) * | 1991-06-28 | 1993-01-22 | Kawasaki Steel Corp | 半導体装置の電源配線 |
JP2001284537A (ja) * | 2000-04-03 | 2001-10-12 | Nec Corp | 半導体装置およびその製造方法 |
JP2002043428A (ja) * | 2000-07-24 | 2002-02-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2003289104A (ja) * | 2002-03-28 | 2003-10-10 | Ricoh Co Ltd | 半導体装置の保護回路及び半導体装置 |
-
2010
- 2010-07-16 JP JP2010161576A patent/JP2010263234A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0513582A (ja) * | 1991-06-28 | 1993-01-22 | Kawasaki Steel Corp | 半導体装置の電源配線 |
JP2001284537A (ja) * | 2000-04-03 | 2001-10-12 | Nec Corp | 半導体装置およびその製造方法 |
JP2002043428A (ja) * | 2000-07-24 | 2002-02-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2003289104A (ja) * | 2002-03-28 | 2003-10-10 | Ricoh Co Ltd | 半導体装置の保護回路及び半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5607994B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JP5514560B2 (ja) | 半導体装置 | |
JP4570868B2 (ja) | 半導体装置 | |
US7719116B2 (en) | Semiconductor device having reduced number of external pad portions | |
US8084859B2 (en) | Semiconductor device | |
JP5801531B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP4776861B2 (ja) | 半導体装置 | |
JP2004063761A (ja) | 半導体装置 | |
JP2012191123A (ja) | 半導体集積回路装置およびその製造方法ならびにそれを用いた電子システム | |
JP2010278040A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2010147282A (ja) | 半導体集積回路装置 | |
JP2004146524A (ja) | 半導体装置 | |
US8975760B2 (en) | Semiconductor device reducing risks of a wire short-circuit and a wire flow | |
TW201703163A (zh) | 半導體裝置及其製造方法 | |
US9721928B1 (en) | Integrated circuit package having two substrates | |
JP5604602B2 (ja) | 半導体集積回路装置 | |
JP2010263234A (ja) | 半導体集積回路装置 | |
JP2009111333A (ja) | 半導体装置 | |
JP4536808B2 (ja) | 半導体装置およびインターポーザチップ | |
JP4167684B2 (ja) | 半導体集積回路装置とその製造方法及びそのテスト方法 | |
JP2007165800A (ja) | 半導体チップ | |
JPH1187520A (ja) | 半導体集積回路装置 | |
JP6105773B2 (ja) | 半導体装置 | |
JP2006278449A (ja) | 半導体装置 | |
JP5916820B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120323 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130412 |