JP2007165800A - 半導体チップ - Google Patents

Abstract

【課題】バンプのレイアウトの自由度の増大を図ることができる半導体チップを提供する。
【解決手段】回路形成領域２上には、回路形成領域２に形成されている内部回路と電気的に接続されたパッド５が配置されている。パッド５上には、バンプ４が隆起して形成されている。回路形成領域２の周囲には、電源配線７およびグランド配線８が形成され、それらの間には、複数の保護回路９が介在されている。各保護回路９は、電源配線７とグランド配線８との間に２つの保護素子１１，１２を直列に接続した構成を有し、２つの保護素子１１，１２の接続部分において、それぞれ対応するパッド５と電気的に接続されている。このように、保護回路９が回路形成領域２の周囲の領域に配置された電源配線７とグランド配線８との間に形成されているので、保護回路９の配置と無関係に、バンプ４のレイアウトを決定することができる。
【選択図】図１

Description

この発明は、チップ・オン・チップ構造やフリップ・チップ・ボンディング構造に用いられる半導体チップに関する。

半導体装置の小型化および高集積化を図るための構造として、半導体チップの表面を他の半導体チップの表面に対向させて接合する、チップ・オン・チップ構造や、半導体チップの表面を配線基板に対向させて接合する、フリップ・チップ・ボンディング構造が知られている。
これらの構造に適用される半導体チップは、その表面に、金（Ａｕ）などの金属からなる複数のバンプを有している。各バンプは、半導体チップの表面の中央部に形成された内部回路と電気的に接続されている。そして、チップ・オン・チップ構造では、一方の半導体チップのバンプと他方の半導体チップのバンプとを突き合わせて接合することにより、それらの半導体チップ間の機械的な接続が達成されるとともに、各半導体チップの内部回路間の電気的な接続が達成される。また、フリップ・チップ・ボンディング構造では、半導体チップのバンプを配線基板上のパッドに突き当てて接合することにより、配線基板上に半導体チップが支持されるとともに、配線基板上の配線と半導体チップの内部回路間の電気的な接続が達成される。

バンプからサージが入力されると、そのサージにより内部回路を構成する機能素子が破壊されるおそれがある。このため、バンプと内部回路との間には、バンプからのサージの入力を阻止するための保護素子が介在されている。
特開２０００−２２３６５２号公報

ところが、バンプと内部回路との間に保護素子が設けられていると、バンプを半導体チップの表面の周縁部の狭い領域にしか配置することができず、バンプのレイアウトの自由度が大幅に制限されてしまう。
そこで、この発明の目的は、サージによる内部回路の破壊を防止することができながら、バンプのレイアウトの自由度の増大を図ることができる半導体チップを提供することである。

前記の目的を達成するための請求項１記載の発明は、機能素子を含む内部回路が形成された回路形成領域を表面の中央部に有し、その表面を固体装置の表面に対向させて接合される半導体チップであって、表面上に隆起して形成され、前記固体装置の表面に当接されて、前記内部回路と前記固体装置とを電気的に接続するための複数のバンプと、前記回路形成領域の周囲の領域に形成され、電源電圧が供給される電源配線と、前記回路形成領域の周囲の領域に形成され、グランド電位に接地されるグランド配線と、前記電源配線と前記グランド配線との間に形成され、前記バンプと前記電源配線および前記グランド配線との各間に電気的に介在された保護素子とを含むことを特徴とする半導体チップである。

この構成によれば、バンプからサージが入力されたときに、そのサージ電流を、バンプから保護素子を介して電源配線およびグランド配線に逃がすことができる。そのため、バンプからのサージの入力による内部回路（機能素子）の破壊を防止することができる。
また、保護素子は、回路形成領域の周囲の領域に配置された電源配線とグランド配線との間に形成されているので、保護素子の配置と無関係に、バンプのレイアウトを決定することができる。すなわち、バンプを半導体チップの表面の中央部に設けられた回路形成領域上に配置することができ、もちろん、回路形成領域の周囲の領域上にバンプを配置することもできる。そのため、バンプのレイアウトの自由度を増すことができる。

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体チップの図解的な平面図である。また、図２は、図１に示す半導体チップをその表面に直交する平面で切断したときの断面図である。
この半導体チップは、いわゆるチップ・オン・チップ構造やフリップ・チップ・ボンディング構造に適用され、その表面１を他の半導体チップや配線基板などの固体装置に対向させて接合される。

半導体チップの表面１には、半導体チップの基体をなす半導体基板（たとえば、シリコン基板）において回路形成領域２が形成される側の表面であり、その最表面は、たとえば、窒化シリコンからなる表面保護膜３で覆われている。
回路形成領域２は、半導体チップの表面１の中央部に設けられており、トランジスタなどの機能素子を含む内部回路が作り込まれている。この回路形成領域２上には、たとえば、金（Ａｕ）などの金属材料からなる複数のバンプ４が互いに間隔を空けて整列配置されている。各バンプ４は、表面保護膜３から突出する略球状に形成されている。すなわち、図２に示すように、表面保護膜３には、回路形成領域２に形成された内部回路と電気的に接続されたパッド５を露出させる開口６が形成されており、各バンプ４は、パッド５上に設けられて、開口６から表面保護膜３上に隆起する略球状に形成されている。

回路形成領域２の周囲には、電源配線７およびグランド配線８がそれぞれ回路形成領域２を取り囲むように形成されている。電源配線７の一端は、固体装置から電源電圧（たとえば、５Ｖ）が供給される電源供給用のバンプ４Ａに接続されている。また、グランド配線８の一端は、グランド電位（０Ｖ）に接地（固体装置からグランド電圧が供給）される接地用のバンプ４Ｂに接続されている。

電源配線７とグランド配線８とは、所定間隔を隔てて配置されており、それらの間には、電源供給用のバンプ４Ａおよび接地用のバンプ４Ｂ以外の各バンプ４に対応づけられた複数の保護回路９が介在されている。各保護回路９は、電源配線７とグランド配線８との間に２つの保護素子（保護ダイオード）１１，１２を直列に接続した構成を有している。そして、保護回路９は、２つの保護素子１１，１２の接続部分において、それぞれ対応するバンプ４の下方のパッド５と電気的に接続されている。

この構成により、バンプ４から正のサージが入力されると、そのサージ電流は、バンプ４から保護素子１１を介して電源配線７に流れ込み、この電源配線７から電源供給用のバンプ４Ａを介して逃がされる。一方、バンプ４から負のサージが入力されると、そのサージ電流は、バンプ４から保護素子１２を介してグランド配線８に流れ込み、このグランド配線８から接地用のバンプ４Ｂを介して逃がされる。そのため、バンプ４からのサージの入力による内部回路（機能素子）の破壊を防止することができる。

また、保護回路９は、回路形成領域２の周囲の領域（半導体チップの表面１の周縁部）に配置された電源配線７とグランド配線８との間に形成されているので、保護回路９の配置と無関係に、バンプ４のレイアウトを決定することができる。すなわち、この実施形態に係る半導体チップのように、バンプ４を半導体チップの表面１の中央部に設けられた回路形成領域２上に配置することができ、もちろん、回路形成領域２の周囲の領域上にバンプ４を配置することもできる。そのため、バンプ４のレイアウトの自由度を増すことができる。

以上、この発明の一実施形態について説明したが、この発明は、他の形態で実施することもできる。たとえば、バンプ４が略球状に形成されるとしたが、円柱状や角柱状に形成されてもよい。また、バンプ４は、表面保護膜３上に大きく突出する必要はなく、固体装置の表面にバンプが設けられている場合には、扁平な形状に形成されて、表面保護膜３上に小さな突出量で突出させてもよい。

また、半導体基板と表面保護膜３との間に層間絶縁膜が介在されるとともに、層間絶縁膜上に内部配線が形成されて、その内部配線が層間絶縁膜に形成された開口を介して内部回路と電気的に接続され、表面保護膜３に形成された開口から内部配線の一部を露出させることによりパッド５が形成されてもよい。このような内部配線の引き回しにより、パッド５の位置を自由に変更することができ、バンプ４（パッド５）のレイアウトの自由度をさらに増すことができる。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

この発明の一実施形態に係る半導体チップの図解的な平面図である。 図１に示す半導体チップをその表面に直交する平面で切断したときの断面図である。

符号の説明

１ 表面
２ 回路形成領域
４ バンプ
７ 電源配線
８ グランド配線
１１ 保護素子
１２ 保護素子

Claims (1)

1. 機能素子を含む内部回路が形成された回路形成領域を表面の中央部に有し、その表面を固体装置の表面に対向させて接合される半導体チップであって、
   表面上に隆起して形成され、前記固体装置の表面に当接されて、前記内部回路と前記固体装置とを電気的に接続するための複数のバンプと、
   前記回路形成領域の周囲の領域に形成され、電源電圧が供給される電源配線と、
   前記回路形成領域の周囲の領域に形成され、グランド電位に接地されるグランド配線と、
   前記電源配線と前記グランド配線との間に形成され、前記バンプと前記電源配線および前記グランド配線との各間に電気的に介在された保護素子とを含むことを特徴とする半導体チップ。

Images