JP2007035707A - 高速シリアル伝送用半導体装置とその製造方法 - Google Patents

高速シリアル伝送用半導体装置とその製造方法 Download PDF

Info

Publication number
JP2007035707A
JP2007035707A JP2005212817A JP2005212817A JP2007035707A JP 2007035707 A JP2007035707 A JP 2007035707A JP 2005212817 A JP2005212817 A JP 2005212817A JP 2005212817 A JP2005212817 A JP 2005212817A JP 2007035707 A JP2007035707 A JP 2007035707A
Authority
JP
Japan
Prior art keywords
transmission
semiconductor device
reception
differential signal
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005212817A
Other languages
English (en)
Inventor
Atsushi Yoshida
敦史 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2005212817A priority Critical patent/JP2007035707A/ja
Publication of JP2007035707A publication Critical patent/JP2007035707A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 周波数が１ＧＨｚ以上の高速差動伝送に使用されるワイヤーのワイヤー長を等しくするという手段を採ることにより、ＩＣ設計の際に、問題となる個々のワイヤーのインダクタを考慮して設計する必要のない、設計容易な半導体装置とその製造方法を提供する。
【解決手段】 周波数１ＧＨｚ以上の高速差動伝送を行う半導体装置において、基板７の配線に垂直な方向から見て、同一機能内の送信、受信、送受信に使用する差動信号ペアに使用されるボンディングワイヤー３、４、５、６のワイヤー長を全て等しくする。
【選択図】 図１

Description

本発明は、高速シリアル伝送用半導体装置とその製造方法に関する。
近年、大量のデータを送信する技術として差動伝送路を用いた高速シリアル伝送が主流になっている。特に、周波数が１ＧＨｚ以上の高速差動伝送を行う半導体装置において、ワイヤーボンディングによる配線を施している場合、ボンディングワイヤーのインダクタンスが信号の伝播を阻害することが知られている。このような伝送特性の劣化は、ボンディングワイヤーのインダクタンスが付加されたことによるインピーダンスの不整合に起因する。
従って、このような問題に対する解決策として、従来は、電気的に問題にならない程度にボンディングワイヤーのインダクタンスを小さくすることを目的としてワイヤー長を短くする方法や、特許文献１に示されるように、ボンディングワイヤーのインダクタンスを、ＩＣもしくは半導体パッケージ上に作成したキャパシタンスで打ち消すように考慮してＩＣ設計を行っていた。
特開２０００−１５１２２３号公報
しかし、上述した様な、ボンディングワイヤー長を短くする方法や、特許文献１に示されるような、ボンディングワイヤーのインダクタンスを打ち消すように考慮してＩＣ設計をする方法では、ワイヤー長が制限されるというＩＣ設計上の制約が生じたり、個々のワイヤーのインダクタを考慮してＩＣ設計をする必要があり、更には、ワイヤーのインダクタンスの調整回路を追加しなくてはならない場合も生じるという問題があった。
本発明は、上記のような問題点に鑑み、周波数が１ＧＨｚ以上の高速差動伝送に使用されるワイヤーのワイヤー長を等しくするという手段を採ることにより、ＩＣ設計の際に、問題となる個々のワイヤーのインダクタを考慮して設計する必要のない、設計容易な半導体装置とその製造方法を提供することを目的とする。
請求項１記載の発明は、周波数１ＧＨｚ以上の高速差動伝送を行う半導体装置であって、基板の配線に垂直な方向から見て、同一機能内の送信、受信、送受信に使用する差動信号ペアに使用されるボンディングワイヤーのワイヤー長が全て等しい半導体装置としたことを特徴とする。
請求項２記載の発明は、１ＧＨｚ以上の高速差動伝送を行う半導体装置に含まれる複数のＩＣ間のデータ転送に使用される差動信号であって、同一機能セル内の送信、受信、送受信に使用する差動信号ペアに使用されるボンディングワイヤーのワイヤー長が全て等しい半導体装置としたことを特徴とする。
請求項３記載の発明は、周波数１ＧＨｚ以上の高速差動伝送を行う半導体装置の製造方法であって、基板の配線に垂直な方向から見て、同一機能内の送信、受信、送受信に使用する差動信号ペアに使用されるボンディングワイヤーのワイヤー長を全て等しく配線する半導体装置の製造方法としたことを特徴とする。
請求項４記載の発明は、１ＧＨｚ以上の高速差動伝送を行う半導体装置に含まれる複数のＩＣ間のデータ転送に使用される差動信号であって、同一機能セル内の送信、受信、送受信に使用する差動信号ペアに使用されるボンディングワイヤーのワイヤー長を全て等しく配線する半導体装置の製造方法としたことを特徴とする。
本発明によれば、周波数が１ＧＨｚ以上の高速差動伝送に使用されるワイヤーのワイヤー長を等しくするという手段を採ることにより、ＩＣ設計の際に、問題となる個々のワイヤーのインダクタを考慮して設計する必要のない、設計容易な半導体装置とその製造方法を実現することができる。
本発明を実施するための最良の形態は、周波数１ＧＨｚ以上の高速差動伝送を行う半導体装置において、基板の配線に垂直な方向から見て、同一機能内の送信、受信、送受信に使用する差動信号ペアに使用されるボンディングワイヤーのワイヤー長を全て等しくする。
以下に、本発明の好適な実施形態を添付図面に基づいて詳細に説明する。尚、以下に述べる実施形態は本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施形態に限られるものではない。
（実施形態１）
本実施形態の半導体装置について図１を用いて以下に説明する。図１は、本実施形態の半導体装置の内容を説明するための概略構成図であり、半導体装置を基板配線の垂直方向から見た図である。
図１に示すように、本実施形態の半導体装置は、ＩＣチップ１、ＩＣチップパット２、ボンディングワイヤー３、４、５、６、基板７、基板パット８を備えている。ボンディングワイヤー３、４、５、６は、高速差動信号の伝送に使用されるワイヤーであり、ボンディングワイヤー３と４、ボンディングワイヤー５と６は、それぞれ一対の差動信号ペアに使用されるワイヤーである。本実施形態の半導体装置では、高速差動信号を伝送するために使用されるＩＣチップ１のＩＣチップパット２から基板７の基板パット８まで、ボンディングワイヤー３、４、５、６のワイヤー長が全て等しくなるように配線する。
これにより、高速差動信号の伝送に使用される複数のワイヤー（本実施形態では、ボンディングワイヤー３、４、５、６）がそれぞれ有するインダクタンスは、全て等しい一定値となる。よって、半導体装置の回路設計において、従来のように、高速差動信号の伝送に使用される複数のワイヤー毎のインダクタンスを考慮して回路設計をするのではなく、上述の一の値を用いて簡易に回路設計をすることが可能となる。また、従来のように、ワイヤーのインダクタンスの調整回路を別途追加する必要もなくなる。
（実施形態２）
本実施形態は、実施形態１の変形例である。図１に示すように、実施形態１は、ＩＣチップ１と基板７とをボンディングワイヤー３、４、５、６で接続する場合に本発明を適用したものであるが、本実施形態は、ＩＣチップ同士をボンディングワイヤーで接続する場合に本発明を適用したものである。図２を用いて、本実施形態を以下に説明する。図２は、本実施形態の半導体装置の内容を説明するための概略構成図であり、半導体装置を基板配線の垂直方向から見た図である。
図２に示すように、本実施形態の半導体装置は、ＩＣチップ９、１０、ＩＣチップパット１１、１２、ボンディングワイヤー１３、１４、１５、１６を備えている。ボンディングワイヤー１３、１４、１５、１６は、高速差動信号の伝送に使用されるワイヤーであり、ボンディングワイヤー１３と１４、ボンディングワイヤー１５と１６は、それぞれ一対の差動信号ペアに使用されるワイヤーである。本実施形態の半導体装置では、高速差動信号を伝送するために使用されるＩＣチップ９のＩＣチップパット１１からＩＣチップ１０のＩＣチップパット１２まで、ボンディングワイヤー１３、１４、１５、１６のワイヤー長が全て等しくなるように配線する。
これにより、高速差動信号の伝送に使用される複数のワイヤー（本実施形態では、ボンディングワイヤー１３、１４、１５、１６）がそれぞれ有するインダクタンスは、全て等しい一定値となる。よって、半導体装置の回路設計において、従来のように、高速差動信号の伝送に使用される複数のワイヤー毎のインダクタンスを考慮して回路設計をするのではなく、上述の一の値を用いて簡易に回路設計をすることが可能となる。また、従来のように、ワイヤーのインダクタンスの調整回路を別途追加する必要もなくなる。
第１の実施形態における半導体装置を説明するための概略構成上面図である。 第２の実施形態における半導体装置を説明するための概略構成上面図である。
符号の説明
１ ＩＣチップ
２ ＩＣチップパット
３〜６ ボンディングワイヤー
７ 基板
８ 基板パット
９、１０ ＩＣチップ
１１、１２ ＩＣチップパット
１３〜１６ ボンディングワイヤー

Claims (4)

  1. 周波数１ＧＨｚ以上の高速差動伝送を行う半導体装置であって、基板の配線に垂直な方向から見て、同一機能内の送信、受信、送受信に使用する差動信号ペアに使用されるボンディングワイヤーのワイヤー長が全て等しいことを特徴とする半導体装置。
  2. １ＧＨｚ以上の高速差動伝送を行う半導体装置に含まれる複数のＩＣ間のデータ転送に使用される差動信号であって、同一機能セル内の送信、受信、送受信に使用する差動信号ペアに使用されるボンディングワイヤーのワイヤー長が全て等しいことを特徴とする半導体装置。
  3. 周波数１ＧＨｚ以上の高速差動伝送を行う半導体装置の製造方法であって、
    基板の配線に垂直な方向から見て、同一機能内の送信、受信、送受信に使用する差動信号ペアに使用されるボンディングワイヤーのワイヤー長を全て等しく配線することを特徴とする半導体装置の製造方法。
  4. １ＧＨｚ以上の高速差動伝送を行う半導体装置に含まれる複数のＩＣ間のデータ転送に使用される差動信号であって、同一機能セル内の送信、受信、送受信に使用する差動信号ペアに使用されるボンディングワイヤーのワイヤー長を全て等しく配線することを特徴とする半導体装置の製造方法。
JP2005212817A 2005-07-22 2005-07-22 高速シリアル伝送用半導体装置とその製造方法 Pending JP2007035707A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005212817A JP2007035707A (ja) 2005-07-22 2005-07-22 高速シリアル伝送用半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005212817A JP2007035707A (ja) 2005-07-22 2005-07-22 高速シリアル伝送用半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2007035707A true JP2007035707A (ja) 2007-02-08

Family

ID=37794636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005212817A Pending JP2007035707A (ja) 2005-07-22 2005-07-22 高速シリアル伝送用半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2007035707A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916611A (zh) * 2014-03-12 2015-09-16 株式会社东芝 半导体芯片以及半导体封装

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274187A (ja) * 2000-03-23 2001-10-05 Fujitsu Ltd 半導体装置
JP2004336294A (ja) * 2003-05-06 2004-11-25 Fujitsu Ltd 半導体回路
JP2005085994A (ja) * 2003-09-09 2005-03-31 Ricoh Co Ltd 半導体集積回路及びその半導体集積回路を使用した光ディスク記録装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274187A (ja) * 2000-03-23 2001-10-05 Fujitsu Ltd 半導体装置
JP2004336294A (ja) * 2003-05-06 2004-11-25 Fujitsu Ltd 半導体回路
JP2005085994A (ja) * 2003-09-09 2005-03-31 Ricoh Co Ltd 半導体集積回路及びその半導体集積回路を使用した光ディスク記録装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916611A (zh) * 2014-03-12 2015-09-16 株式会社东芝 半导体芯片以及半导体封装
JP2015173236A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体チップ、および半導体パッケージ
EP2930745A3 (en) * 2014-03-12 2016-01-06 Kabushiki Kaisha Toshiba I/O cell configuration for a differential amplifier on a semiconductor chip and semiconductor package including the same
US9418960B2 (en) 2014-03-12 2016-08-16 Kabushiki Kaisha Toshiba Semiconductor chip and semiconductor package
TWI562305B (ja) * 2014-03-12 2016-12-11 Toshiba Kk
CN104916611B (zh) * 2014-03-12 2018-09-14 株式会社东芝 半导体芯片以及半导体封装

Similar Documents

Publication Publication Date Title
US8294256B2 (en) Chip package structure and method of making the same
JP4006447B2 (ja) 半導体装置およびプリント回路板
US7509615B2 (en) Circuit layout structure and method
EP3058468B1 (en) Receiver architecture for memory reads
CN103247591B (zh) 半导体器件和包括半导体器件的通信系统
Kam et al. 40-Gb/s package design using wire-bonded plastic ball grid array
CN102625568B (zh) 具有均衡化串扰的电路互连
JP2006173409A (ja) モジュール
JP2008182062A (ja) 半導体装置
CN108064417A (zh) 具有聚集的绝缘线的封装组合件
US8811028B2 (en) Semiconductor device and circuit board
JP5223635B2 (ja) 半導体装置
JP2007035707A (ja) 高速シリアル伝送用半導体装置とその製造方法
JP2005086662A (ja) 半導体装置
WO2010073832A1 (ja) 半導体パッケージ
US8138787B2 (en) Apparatus and method for input/output module that optimizes frequency performance in a circuit
US7167536B2 (en) Signal receiving circuit, semiconductor device and system
JP5543094B2 (ja) 低ノイズ半導体パッケージ
TW201631727A (zh) 用於電子封裝體之電氣互連件
JP2008078314A (ja) 高速信号回路装置
KR20100052233A (ko) 화상형성장치, 칩, 및, 칩 패키지
JP2010021495A (ja) 配線基板及びその製造方法
CN105280210A (zh) 半导体器件
JPH06310656A (ja) 半導体集積回路
KR100980404B1 (ko) Ｐｃｂ 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100525