JP2000517103A - 改良された集積回路構造及び集積回路デバイスの正確な測定を容易にするための方法 - Google Patents

改良された集積回路構造及び集積回路デバイスの正確な測定を容易にするための方法

Info

Publication number
JP2000517103A
JP2000517103A JP10511018A JP51101898A JP2000517103A JP 2000517103 A JP2000517103 A JP 2000517103A JP 10511018 A JP10511018 A JP 10511018A JP 51101898 A JP51101898 A JP 51101898A JP 2000517103 A JP2000517103 A JP 2000517103A
Authority
JP
Japan
Prior art keywords
bonding pad
circuit structure
conductive
conductive bonding
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP10511018A
Other languages
English (en)
Inventor
シー． カルブ、ジェフリー
Original Assignee
カリフォルニア マイクロ ディバイシズ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by カリフォルニア マイクロ ディバイシズ コーポレイション filed Critical カリフォルニア マイクロ ディバイシズ コーポレイション
Publication of JP2000517103A publication Critical patent/JP2000517103A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 本発明は、一実施形態において、第１の回路構造、該第１の回路構造に結合される第１の導電性ボンディングパッド(６１０ａ)、第２の回路構造、該第２の回路構造に結合される第２の導電性ボンディングパッド（６１０ｂ）を含む集積回路に関する。第１の導電性ボンディングパッド（６１０ａ）は、ギャップ寸法を有するギャップ（６１４）により、第２のボンディングパッド（６１０ｂ）から離されるように配列される。ギャップ寸法は、ワイヤボンドによりつながれるように構成され、それにより、ギャップ（６１４）において第１のボンディングパッド（６１０ａ）及び第２のボンディングパッド（６１０ｂ）にワイヤボンドが結合されるとき、ワイヤボンドが、第１の導電性ボンディングパッド（６１０ａ）を第２の導電性ボンディングパッド（６１０ｂ）に電気的に結合するのを許容する。

Description

【発明の詳細な説明】 改良された集積回路構造及び 集積回路デバイスの正確な測定を容易にするための方法 発明の背景 本発明は、概して集積回路（ＩＣ’ｓ）の製造に関する。より詳細には、本発 明は、新規な集積回路（ＩＣ）構造、並びにＩＣの全体の製造の複雑さ及び価格 を最小にしつつＩＣの個々のデバイスが正確に測定されるのを許容する、ＩＣ構 造のための方法に関する。 集積回路（ＩＣ’ｓ）及びそのための製造技術は、当該技術分野において良く 知られている。ＩＣは、概して回路もしくは回路群から成り、回路の各々は、半 導体基板上に製造された相互接続されたデバイスから形成される。代表的には、 デバイスはバッチで製造される、すなわち同様のデバイスが、１つもしくは２つ 以上の通常の半導体処理工程で一緒に形成される。一旦、半導体ダイ上に製造さ れると、回路は、次に、リードフレームに接着され得、そのピンが、入力、出力 、Ｖｃｃ、接地、等のための端子を提供する。 幾つかの適用において、回路の各個々のデバイスの精度は、最高の重要性を有 する。このような回路は、本質的に精密であり、それらを構成するデバイスが、 狭く限定された許容限界内にあることが必要である。例として、抵抗分割器回路 網における個々の抵抗の抵抗値は、抵抗分割器回路網が合理的に正確な電圧比を 提供するよう厳密に制御される必要がある。 議論を容易にするために、図１は、テブナン等価終端器（Thevenin Equivalen t Terminator）回路として知られている複数個の薄膜抵抗回路網を示す。各抵抗 回路網は、通常の半導体処理技術を用いて製造され得る型を表す相互接続された デバイスから形成される。図１には単に３つの薄膜抵抗回路網１０２、１０４及 び１０６が示されているが、テブナン等価終端器（Thevenin Equivalent Termin ator）ＩＣは、任意数、例えば１２、１８、または必要 に応じてさらに多くの相互接続された抵抗回路網を含み得る。また、ここでは図 示を簡単にするために抵抗回路網が用いられているけれども、発明の概念は、こ れらの型のＩＣ’ｓに制限されるものではなく、その構成デバイスの正確な測定 を必要とする他の型のＩＣ’ｓにも等しく良く適用されることにも留意すべきで ある。 抵抗回路網１０２内で、薄膜抵抗１０８及び１１０は、Ｖｃｃ及び接地の間で 直列に結合されて示されている。抵抗１０８及び１１０の接続点において、入力 端子１１２が限定される。明瞭なように、抵抗回路網１０２は抵抗分割器回路を 形成し、入力端子１１２において電源電圧Ｖｃｃの電圧比を提供する。抵抗回路 網１０２は、例えば、入力端子１１２に結合されるバスのための精密に等価な終 端抵抗として用いられ得る。 抵抗回路網１０２の精度を確実にするために、個々の抵抗１０８及び１１０の 抵抗値は、厳密に制御される必要がある。製造工程が多いに正確なものならば、 個々の抵抗１０８及び１１０は、それらの特定の抵抗値に製造され、それら抵抗 値の製造後の何等かの調整を不必要にするであろう。しかしながら、幾つかの精 密な薄膜抵抗回路網にとって、現在のＩＣ製造技術は、充分に精密な抵抗値をも った抵抗を生産するために必要な精度を有さないということが分かっている。従 って、製造工程は、特定された抵抗値をおおざっぱに有する薄膜抵抗を生産する よう用いられる。製造された抵抗に対して次に製造後の処理工程が行われて、そ れらを必要な許容限界内にもたらす。 必要な精度を得るために、図１のテブナン等価終端器(Thevenin Equivalent T erminator)における各個々の抵抗は、最終回路で意図されるものよりも低い抵抗 値に製造され得る。例えば、各抵抗の抵抗部分の断面積が、その意図された抵抗 値に対して必要とされたものよりもわずかに大きいように製造される。製造工程 の部分として、抵抗は一緒に接続されで所望の抵抗回路網を形成し、該抵抗回路 網をＩＣパッケージの適切なピンに接続するためのボンディングパッドでもって 完了する。 ダイ（die）のウエーハ検査中、適切に設計された検査装置で、各抵抗の値が 次に測定される。測定された値に依存して、レーザ・トリミング装置を用いて、 適切な量の抵抗性材料を測定された抵抗体から取り去って抵抗体の断面積を減少 し、それによりその抵抗値を特定の許容限界内にもたらす。検査及びトリミング 動作は、結果の抵抗回路網の精密さを確実にするために、代表的には各抵抗ごと に行われる。 従来技術においては、測定及びトリミング動作は、ウエーハ仕分け中に、すな わち、個々の抵抗が抵抗回路網内に相互接続されてしまった後に行われる。しか しながら、個々の抵抗が最終回路形態で他の抵抗に相互接続された後、各個々の 抵抗の抵抗値を正確に測定することは困難である。例えば、測定プローブを入力 端子１１２及び接地ノード１１４に置いて抵抗１１０の抵抗値を測定する場合、 抵抗１０８を通る（そして図１の相互接続された抵抗回路網の他の抵抗を通る） 電流の漏洩路がその測定を不正確なものにするであろう。さらに、図１の他の抵 抗もまた抵抗１１０を生産するのと同じ製造工程により製造されるので、それら 抵抗もまた、製造に関連した不正確さを受けている。このように、入力端子１１ ２及び接地ノード１１４を横切って測定が行われる場合、それら抵抗の特定の値 を信頼して抵抗１１０の実際の抵抗を計算することができない。抵抗１１０の抵 抗値を製造後に正確に測定することができないので、それを特定の許容値内にも たらすようレーザ・トリムすることが必要な範囲を正確に確認することができな い。 １つの可能な解決法は、製造工程の後にＩＣのデバイスが電気的に互いに非接 続のままとされるように、それらデバイスを設計して製造することである。その 後、測定が行われ得、各デバイスに任意の必要な調整が行われ得る。一旦、デバ イスが適切に調整されて、必要な許容限界内にもたらされると、ボンディング・ ワイヤを用いて各個々のデバイスに電気路を提供し、それにより所望の回路を形 成し得る。回路が２つの薄膜抵抗、例えば図１の抵抗回路網１０２を必要とする ならば、抵抗１０８及び１１０は、製造後に２つの個々の電気的に非接続のデバ イスを形成するように製造される。測定及び調整が行われた後、次に、２つのボ ンディング・ワイヤ、すなわち各デバイスに１つずつのボンディング・ワイヤを 用いて抵抗１０８及び１１０の端を入力端子１１２に結合し得る。 上述の可能な解決法は各デバイスの正確な測定を可能にするけれども、欠点が ある。例えば、多数のボンディング・ワイヤ及びボンディング工程を用いて個々 のデバイスを一緒に最終回路に相互接続する場合、製造の複雑さ及び価格が増加 する。多数の相互接続されたデバイスを有ずる回路に対しては、個々のデバイス のすべてを一緒に電気的に結合するために必要なボンディング・ワイヤ及びボン ディング工程の追加の数が、結果のＩＣを設計及び／または製造するのを禁止的 に困難にするかも知れない。 上述のことに鑑みて、改良された集積回路構造及びそのための方法が望まれる 。特に、個々のデバイスを製造後に正確に測定すろことができ、また、測定（及 び任意の必要な調整）が行われた後、デバイスを最終回路に効率的に組み立てる こともできる、改良された集積回路構造を形成することが望ましい。 発明の概要 本発明は、一実施形態において、第１の回路構造と、該第１の回路構造に結合 される第１の導電性ボンディングパッドと、第２の回路構造と、該第２の回路構 造に結合される第２の導電性ボンディングパッドと、を含む集積回路に関する。 第１の導電性ボンディングパッドは、ギャップ寸法を有するギャップにより第２ のボンディングパッドから離されるように配列される。ギャップ寸法は、ワイヤ ボンドによりつなげられるように構成され、それにより、ワイヤボンドがギャッ プにおいて第１のボンディングパッド及び第２のボンディングパッドに結合され るとき、ワイヤボンドが、第１の導電性ボンディングパッドを第２の導電性ボン ディングパッドに電気的に結合するのを許容する。 もう１つの実施形態において、本発明は、第１の回路構造を形成し、そして第 ２の回路構造を形成することを含む、集積回路を製造するための方法に関する。 該方法は、さらに、第１の回路構造及び第２の回路構造に結合される導電層を形 成することを含む。方法は、さらに、第１の導電性ボンディングパッド及び第２ の導電性ボンディングパッドを形成するよう導電層をエッチングすることを含む 。 第１の導電性ボンディングパッドは第１の回路構造に結合される。第２の導電 性ボンディングパッドは第２の回路構造に結合される。第１の導電性ボンディン グパッドは、ギャップ寸法を有するギャップにより、第２の導電性ボンディング パッドから電気的に絶縁される。ギャップ寸法は、ワイヤボンドによりつながれ るように構成され、それにより、ワイヤボンドを第１のボンディングパッド及び 第２のボンディングパッドにギャップで結合するとき、ワイヤボンドが、第１の 導電性ボンディングパッドを第２の導電性ボンディングパッドに電気的に結合す るのを許容する。 図面の簡単な説明 本発明のさらなる長所は、以下の詳細な説明及び図面を読むことにより明瞭と なるであろう。 説明を容易にするために、図１は、テブナンの等価終端器（Thevenin Equival ent Terminator）回路として知られている複数個の抵抗回路網を示す図である。 図２は、本発明の一態様による、抵抗の隣接するボンディング・パッドを含む 抵抗回路網の抵抗の配置を示す図である。 図３は、本発明の一態様による、適切な大きさとされ、かつ隣接のボンディン グ・パッドに対しかつ隣接のボンディング・パッドを互いに電気的に孤立させる ギャップに対して置かれたボンディング接続を示す図である。 図４は、本発明の一実施形態による、抵抗回路網のための代替的配置を示す図 である。 図５は、本発明の一実施形態による、１８個のテブナン等価終端器抵抗回路網 を具現化したＩＣの単純化された配置を示す図である。 図６は、本発明の一実施形態による、抵抗回路網を具現化するための層スタッ クの部分を示す断面図である。 発明の詳細な説明 本発明は、新規な集積回路（ＩＣ）構造及びそのための方法に対して記載され ており、ＩＣの全体の製造の複雑さ及び価格を最小にしつつ、ＩＣの個々のデバ イスを正確に測定することを許容する。以下の説明においては、本発明の完全な 理解を与えるために多くの特定の詳細が述べられる。しかしながら、当業者には 、それら特定の詳細の幾つかもしくはすべてが無くとも本発明を実施し得ること は明瞭であろう。他の場合においては、本発明を不必要に不明瞭にしないよう、 良く知られた構造及び技術については詳細には記載しなかった。 本発明の一態様によれば、通常の半導体処理技術により生産される機構寸法は 、代表的には、ボンディング（結合）工程に含まれるものよりも小さい大きさの 程度であることが観察されている。従って、製造中に測定されることが必要であ りかつ最終回路に一緒に結合されることが必要である個々のデバイスのボンディ ングパッドが、互いに隣接して配置されかつ１つまたは２つ以上の非常に小さい ギャップで離されている場合、これらのギャップを単一のボンディング接続でつ なぐことが可能である。この態様で、単一のボンディングワイヤ及びボンディン グ工程を用いて、隣接のボンディングパッド間のギャップをつないで、そこに電 気路を提供することが可能である。このことは、通常の半導体処理技術によって 形成されるギャップが、単に数ミクロン、場合によっては１ミクロン以下の幅を 有し、ボンディング接続は直径１００ミクロンの面積を包含するという理由によ り可能である。 ギャップそれ自体は、金属層をエッチングして相互接続構造を形成するために 、 例えばダイ上にボンディングパッド及び相互接続バスを形成するために用いられ るのと同じエッチング工程中に形成され得る。長所的には、デバイスを電気的に 互いに孤立させて正確な測定を容易にするために、あるとしても非常に僅かの追 加の処理の複雑さが必要である。さらに、デバイスを電気的に互いに孤立させる ギャップの寸法は、デバイスの隣接するボンディングパッドが、共通ノードへの 電気路を提供するよう伝統的に用いられる単一のボンディング接続によってボン ディング中に一緒に短絡され得るように選択される。電気的に孤立されたデバイ スをボンディング中に一緒に結合するために、追加のボンディングワイヤもしく はボンディング工程が必要とされないのが長所的である。 上述の長所は、中でも、本発明の設計技術の結果であることに留意されたい。 その本発明の設計技術とは、半導体製造工程の処理能力を充分に有効に利用して 、製造中に個々に測定されてかつ最終形態に一緒に結合されなければならないデ バイス間の製造中の小さい孤立ギャップを効率的に形成することを許容する。さ らに、上述の長所は、隣接するボンディングパッド間のギャップに対するボンデ ィング接続の相対寸法及び適切な配置が、個々のボンディングパッドを一緒にか つ共通ノードに電気的に結合するために、多数のボンディングワイヤ及びボンデ ィング工程を用いることを不必要にするという認識の結果である。 さらに示すために、図２は、本発明の一態様による抵抗回路網１０２の抵抗１ ０８及び１１０の配置を示す。図２において、入力端子１１２は、隣接するボン ディングパッド２０２（ａ）及び２０２（ｂ）により具現化される。隣接するボ ンディングパッド２０２（ａ）及び２０２（ｂ）は、それらが金属エッチング工 程の部分として形成され得るように配置される。続いて、金属層の下に横たわる レジスト層がエッチングされてギャップ２０４の形成を完成する。従って、抵抗 回路網１０２の両抵抗は、それらの共通のボンディング領域で電気的に非接続と なり、それにより、抵抗１０８及び１１０の各々を、他方の抵抗値に影響される ことなく、個々に測定することができる。 一旦、測定が行われると(そして必要ならば、抵抗１０８及び１１０を必要な 許容限界内にもたらすために、レーザ・トリミングのような適切な追加の処理工 程が行われると)、隣接するボンディングパッド２０２（ａ）及び２０２（ｂ） は、ギャップ２０４を横切って隣接するボンディングパッド２０２（ａ）及び２ ０２（ｂ）にまたがる単一のボンディング接続により一緒に短絡され得る。 一実施形態において、ギャップ２０４は約５ミクロンの幅である。しかしなが ら、本発明のために、ギャップ（例えばギャップ２０４）は任意寸法のものであ って良く、その場合、単一のボンディング接続でのボンディング中に隣接するボ ンディングパッドを一緒に短絡し得るように用いられるボンディング接続に対し て充分に小さくなければならない。さらに示すために、図３は、ボンディングワ イヤ（図示せず）の一端におけるボンディング接続を表すボンディング接続３０ ０を示す。ボンディング接続３００は、図２の隣接するボンディングパッド２０ ２（ａ）及び２０２（ｂ）に結合されて示されており、デバイスへ（例えば抵抗 回路網１０２の入力端子１１２へ）電気路を提供すること、並びに薄膜抵抗１０ ８及び１１０の隣接するボンディングパッド２０２（ａ）及び２０２（ｂ）をギ ャップ２０４を横切って一緒に短絡することの双方のその伝統的な役割を果たす 。 一実施形態において、隣接するボンディングパッドへのボンディング接続は、 金のボールボンドのような通常のボールボンドを表す。当業者によって理解され 得るように、このようなボールボンドは、ボンディングワイヤの一端においてボ ールを備え、それは、本発明においては１つもしくは２つ以上のボンディングパ ッドに装着されてそれに対して電気接続を達成する。勿論、ボンディング接続は 、ウェッジ接合（ボンディング）や、超音波溶接（ボンディング）等のような、 ボンディングワイヤを１つまたは２つ以上のボンディングパッドに結合するため の任意の他の適切な技術によって達成されても良い。所望ならば、ボンディング ワイヤは、隣接するボンディングパッドをギャップを横切って一緒に短絡するた めの薄いボンディングワイヤの能力を最大にするために、ギャップそれ自体を横 切ってもしくはギャップに対して角度を為して横たえられて良い。ボンディング 接続それ自体は、金、アルミニウム、もしくは任意の他の適切なボンディング材 料 で形成され得る。 製造中に個々に測定されることが必要であり、かつ最終回路において一緒に結 合されることが必要とされるデバイスの隣接するボンディングパッドは、単一の ボンディング接続を用いてそれらのそれぞれのデバイスの相互接続を容易にする 任意の隣接関係で配置され得る。例えば、先に議論した図２は、並行して配置さ れ、垂直ギャップ２０４によって離された抵抗１０８および１１０の隣接するボ ンディングパッド２０２（ａ）及び２０２（ｂ）を示す。ＩＣパッケージのピン へのアクセスを容易にするために、他の抵抗回路網が、行を形成するために抵抗 回路網１０２に隣接して配置されても良く(抵抗回路網１０４の場合におけるよ うに)、及び／または列を形成するために抵抗回路網１０２とは反対に配置され ても良い(抵抗回路網１０６の場合におけるように)。抵抗回路網がこの態様で配 置される場合、それらの隣接するボンディングパッドは、ＩＣパッケージのピン に近接して配置され、それにより、隣接するボンディングパッドの群をＩＣピン に結合するために必要とされるボンディングワイヤの長さを最小にする。 勿論、他の配置構成も良く用いられ得る。例えば、図４は、本発明の一実施形 態による、図１の抵抗回路網１０２の代替的な配置を示す。図４の配置において 、抵抗１０８及び１１０のボンディングパッドは、抵抗１０８から抵抗１１０を 電気的に絶縁する水平方向のギャップを有して垂直方向に互いに隣接して配置さ れる。もし、２つ以上のボンディングパッドが含まれるならば、ボンディングパ ッドは、例えば、放射状の配向で配置され得、これにより、ボンディングパッド の放射状に配列された群の中央に為された単一のボンディング接続がそれらを一 緒に電気的に結合することができる。さらに、最終回路に一緒に結合されること が必要なデバイスのボンディングパッドが単一のボンディング接続により電気的 に一緒に結合され得るように配置されている限り、他の任意の配置構成が用いら れ得る。測定のために、各ボンディングパッドが検査プローブを収容することが できるようにボンディングパッドを設計することが望ましい。ボンディングパッ ドそれ自体は任意の合理的な寸法を有していて良く、寸法が均一である必要はな い。 図５は、本発明の一実地形態による、１８個のテブナン等価終結器抵抗回路網 を具現化したＩＣの単純化された配置を示ず。図５において、接地バス５００は 、薄膜抵抗の２つの列を取り囲んで示されている。Ｖｃｃバス５０２は、抵抗の ２つの列の間に配置されてそれらにＶｃｃを提供する。図５の１８個の抵抗回路 網の１つを表す図２の抵抗回路網１０２も、その構成を為す薄膜抵抗１１０及び １０８と共に示されている。Ｖｃｃは、参照数字５０４で示された場所で抵抗回 路網１０２に供給され、接地は、参照数字５０６で示された場所で抵抗回路網１ ０２に供給される。 図５の履行において、薄膜抵抗１０８及び１１０の各々は、抵抗性材料から形 成される主抵抗体を有する。抵抗体それ自体は、窒化タンタル（ＴａＮ）や、ポ リシリコン等のような適切な抵抗性材料の層から形成され得る。例えば、抵抗１ １０を参照すると、抵抗体５０８は、タブ部分５１０を含んでいる。前述したよ うに、抵抗は、代表的には、製造工程における不正確さを説明するために特定さ れたものよりも低い抵抗値で製造される。より低い抵抗は、電流が流れる大きい 断面積を提起し、それにより抵抗１１０の抵抗値を減少する大きいタブ部分５１ ０を提供することにより達成される。 ウェーハ分類中、各抵抗、例えば抵抗１１０の抵抗値は、今、個々に測定され 得る。抵抗１１０は、抵抗１０８から電気的に非接続とされるので、その抵抗値 は、ウェーハ分類で正確に測定され得る。抵抗１１０の測定された抵抗値とその 特定された抵抗値とにおける差は、タブ部分５１０から取り去らなければならな い抵抗性材料の量を決定する。タブ部分５１０の大きさを減少することによって 、電流が流れる断面積が減少され、それにより抵抗１１０の抵抗値を増加して該 抵抗値を必要な許容限界内にもたらす。 図６は、本発明の一実施形態により、抵抗回路網、例えば図５の抵抗回路網１ ０２を履行するための層スタックの部分の断面図を示している。図６において、 代表的にはシリコンで形成される基板６００上に、まず、酸化層６０２が成長さ れる。抵抗層６０４、例えば窒化タルタンが、次に、酸化層６０２の上部に沈積 される。 次に、金属層６０６が沈積され、ギャップ６１４と、例えば抵抗のボンディン グパッド、Ｖｃｃ及び接地バス等の相互接続構造とを形成するようエッチングさ れる。図６において、これらの相互接続構造は、接地バス６０８、隣接するボン ディングパッド６１０（ａ）及び６１０(ｂ)、並びにＶｃｃバス６１２として示 されている。次に、抵抗層６０４がエッチングされて、抵抗を創成し、ボンディ ングパッド６１０（ａ）及び６１０（ｂ）を互いに電気的に絶縁する。次に、誘 電層６１６が沈積され、エッチングして内部に窓６１８を設け、隣接するボンデ ィングパッド６１０（ａ）及び６１０（ｂ）にボンディング接続を為すことがで きるようにする。前述したように、この単一のボンディング接続（図３に示され る）を用いて、隣接するボンディングパッド６１０（ａ）及び６１０（ｂ）を同 時に一緒に短絡し、抵抗の測定が行われた後、それらに電気路を与える。 ここに開示された本発明のＩＣ構造及び製造技術は、広範な多様のＩＣ回路に 適合し得ることを意図している。製造後に互いに電気的に絶縁されている個々の デバイスは、ボンディング前に正確に測定され得る。ボンディング接続を適切に 寸法付け及び配置することにより、個々のデバイスの電気的に絶縁された接続パ ッドは、次に、一緒に短絡され得、単一のボンディング工程でボンディングリー ドに結合され得、それにより製造の複雑さ及び価格を大幅に減少する。 本発明の一態様によれば、その構成デバイスの正確な測定が必要とされる任意 の回路が、ここに開示された技術を用いて製造され得る。デバイスそれ自体は、 抵抗、コンデンサ、インダクタ、トランジスタ等を含む任意の受動または能動電 気デバイスを代表し得る。例として、本発明の技術は、その帰還抵抗がボンディ ングに先立って測定及び調整のために電気的に絶縁される演算増幅器ＩＣを製造 するために用いられ得る。もう１つの例として、電圧調整器のバイアス回路網に おける抵抗が、ボンディングに先立って正確な測定及び調整を可能とするよう互 いに電気的に絶縁されるようにして、同様に製造され得る。ここに開示された本 発明の技術を使用するに適した他の回路については、当業者によって容易に理解 され本発明の開示内のものである応用及び詳細でもって説明を不必要に煩雑にし ないために、ここではリストアップしていない。 本発明を幾つかの好適な実施形態により説明してきたけれども、本発明の範囲 内にある変更、置換、及び等価物がある。また、本発明の方法及び装置を履行す る多くの代替的方法があることに留意すべきである。従って、以下に添付の請求 の範囲は、本発明の本当の精神及び範囲内にあるかかる変更、置換、及び等価物 のすべてを含むものとして解釈されることを意図している。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ， ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，Ｆ Ｉ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ， ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，Ｍ Ｘ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ， ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ

Claims (1)

  1. 【特許請求の範囲】 １．第１の回路構造と、 該第１の回路構造に結合される第１の導電性ボンディングパッドと、 第２の回路構造と、 該第２の回路構造に結合される第２の導電性ボンディングパッドと、 を備え、前記第１の導電性ボンディングパッドは、ギャップ寸法を有するギャッ プにより前記第２のボンディングパッドから離されるように配列され、前記ギャ ップ寸法は、ワイヤボンドによりつなげられるように構成され、それにより、前 記ワイヤボンドが前記ギャップにおいて前記第１のボンディングパッド及び前記 第２のボンディングパッドに結合されるとき、前記ワイヤボンドが、前記第１の 導電性ボンディングパッドを前記第２の導電性ボンディングパッドに電気的に結 合することができるようにした集積回路。 ２．前記ワイヤボンドは、前記ギャップにおいて前記第１のボンディングパッド 及び前記第２のボンディングパッドに電気的に結合されろ請求項１に記載の集積 回路。 ３．前記ギャップは、当該集積回路の製造中に前記第１の回路構造を前記第２の 回路構造から電気的に絶縁するよう構成され、それにより、前記第１の回路構造 が、前記第２の回路構造と実質的に独立しで測定されるのを許容する請求項１に 記載の集積回路。 ４．前記ギャップは、金属層をエッチングすることにより形成され、前記金属層 は、前記第１の導電性ボンディングパッド及び前記第２の導電性ボンディングパ ッドを履行するための導電層を表す請求項１に記載の集積回路。 ５．前記第１の回路構造は、前記第１の導電性ボンディングパッドに結合される 抵抗性部分を有する抵抗を表し、前記抵抗性部分は、前記導電層の少なくとも部 分の下に配置される抵抗層から形成されろ請求項４に記載の集積回路。 ６．前記ギャップは、前記導電層及び前記抵抗層の双方を通してエッチングする ことにより形成される請求項５に記載の集積回路。 ７．前記ギャップ寸法は、第１のギャップ距離及び約５ミクロンの間にあり、前 記第１の寸法は、前記第１の導電性ボンディングパッド及び前記第２の導電性ボ ンディングパッドにワイヤボンドを結合する前に、前記第１の導電性ボンディン グパッド及び前記第２の導電性ボンディングパッドを電気的に絶縁するために充 分なギャップ距離を表す請求項６に記載の集積回路。 ８．前記ワイヤボンドは、ボールボンドを表す請求項１に記載の集積回路。 ９．集積回路を製造するための方法であって、 第１の回路構造を形成し、 第２の回路構造を形成し、 前記第１の回路構造及び前記第２の回路構造に結合される導電層を形成し、 第１の導電性ボンディングパッド及び第２の導電性ボンディングパッドを形成 するよう前記導電層をエッチングし、前記第１の導電性ボンディングパッドは前 記第１の回路構造に結合され、前記第２の導電性ボンディングパッドは前記第２ の回路構造に結合され、前記第１の導電性ボンディングパッドは、ギャップ寸法 を有するギャップにより、前記第２の導電性ボンディングパッドから電気的に絶 縁され、前記ギャップ寸法は、ワイヤボンドによりつながれるように構成され、 それにより、前記ワイヤボンドを前記第１のボンディングパッド及び前記第２の ボンディングパッドに前記ギャップで結合するとき、前記ワイヤボンドが、前記 第１の導電性ボンディングパッドを前記第２の導電性ボンディングパッドに電気 的に結合するのを許容する方法。 １０．前記ギャップにある前記第１の導電性ボンディングパッド及び前記第２の 導電性ボンディングパッドに前記ワイヤボンドを結合するようにした請求項９に 記載の方法。 １１．前記ギャップは、前記第１の導電性ボンディングパッドを前記第２のボン ディングパッドに前記ワイヤボンドでボンディングするに先立って、前記第１の 回路構造が、前記第２の回路構造とは実質的に独立して測定されるのを許容する 請求項９に記載の方法。 １２．前記第１の導電性ボンディングパッドを前記第２のボンディングパッドに 前記ワイヤボンドでボンディングするに先立って、前記第２の回路構造とは実質 的に独立して前記第１の回路構造の測定を行う請求項９に記載の方法。 １３．前記測定に応答して、前記第１の回路構造の値を調整する請求項１２に記 載の方法。 １４．前記第１の回路構造は抵抗を表し、当該方法は、さらに、前記導電層を形 成する前に抵抗層を形成することを含む請求項９に記載の方法。 １５．前記ギャップは、前記導電層及び前記抵抗層の双方を通してエッチングに より形成される請求項１４に記載の方法。 １６．前記ギャップ寸法は、第１のギャップ距離と約５ミクロンとの間にあり、 前記第１の寸法は、前記第１の導電性ボンディングパッド及び前記第２の導電性 ボンディングパッドに前記ワイヤボンドを結合する前に、前記第１の導電性ボン ディングパッド及び前記第２の導電性ボンディングパッドを電気的に絶縁するに 充分なギャップ距離を表す請求項９に記載の方法。 １７．前記ワイヤボンドはボールボンドを表す請求項９に記載の方法。 １８．第１の回路構造と、 該第１の回路構造に結合される第１の導電性ボンディングパッドと、 第２の回路構造と、 該第２の回路構造に結合される第２の導電性ボンディングパッドと、 当該集積回路の製造中に、前記第１の導電性ボンディングパッドを前記第２の 導電性ボンディングパッドから電気的に絶縁するための手段と、 を備えた集積回路。 １９．さらに、 当該集積回路が測定された後、前記第１の導電性ボンディングパッドが前記第 ２の導電性ボンディングパッドに電気的に結合されるのを許容するよう、前記電 気的に絶縁するための手段を横切って、前記第１の導電性ボンディングパッドを 前記第２のボンディングパッドに電気的にボンディングする手段、 を備えた請求項１８に記載の集積回路。 ２０．前記電気的にボンディングする手段は、ワイヤボンドを表す請求項１９に 記載の集積回路。 ２１．前記第１の回路構造は、抵抗を表す請求項１８に記載の集積回路。
JP10511018A 1996-08-23 1997-08-21 改良された集積回路構造及び集積回路デバイスの正確な測定を容易にするための方法 Ceased JP2000517103A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US2447896P 1996-08-23 1996-08-23
US60/024,478 1996-08-23
PCT/US1997/014849 WO1998008250A1 (en) 1996-08-23 1997-08-21 Improved integrated circuit structures and methods to facilitate accurate measurement of the ic devices

Publications (1)

Publication Number Publication Date
JP2000517103A true JP2000517103A (ja) 2000-12-19

Family

ID=21820795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10511018A Ceased JP2000517103A (ja) 1996-08-23 1997-08-21 改良された集積回路構造及び集積回路デバイスの正確な測定を容易にするための方法

Country Status (6)

Country Link
US (1) US6262434B1 (ja)
EP (1) EP0946980B1 (ja)
JP (1) JP2000517103A (ja)
AU (1) AU4084697A (ja)
DE (1) DE69736523D1 (ja)
WO (1) WO1998008250A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258627A (ja) * 2006-03-27 2007-10-04 Hitachi Ltd 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6510503B2 (en) * 1998-07-27 2003-01-21 Mosaid Technologies Incorporated High bandwidth memory interface
GB9922763D0 (en) 1999-09-28 1999-11-24 Koninkl Philips Electronics Nv Semiconductor devices
DE10247528A1 (de) * 2002-10-11 2004-01-08 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Herstellen derselben
US7064434B2 (en) * 2003-11-26 2006-06-20 Atmel Corporation Customized microelectronic device and method for making customized electrical interconnections
CN1730476B (zh) * 2004-08-06 2011-04-06 中国医学科学院药物研究所 芳胺酮类化合物、其合成方法、含有其的药物组合物及用途
US20060151785A1 (en) * 2005-01-13 2006-07-13 Campbell Robert J Semiconductor device with split pad design
JP4711940B2 (ja) * 2006-12-08 2011-06-29 株式会社東芝 半導体集積回路およびこの半導体集積回路の終端抵抗の測定方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3396312A (en) 1965-06-30 1968-08-06 Texas Instruments Inc Air-isolated integrated circuits
US3766308A (en) * 1972-05-25 1973-10-16 Microsystems Int Ltd Joining conductive elements on microelectronic devices
JPS5555541A (en) 1978-10-20 1980-04-23 Hitachi Ltd Semiconductor element
US4298856A (en) * 1979-09-04 1981-11-03 Western Electric Company, Incorporated Metallized resistor and methods of manufacturing and adjusting the resistance of same
US4275404A (en) 1979-10-05 1981-06-23 Bell Telephone Laboratories, Incorporated Monolithic opto-isolator
JPS5759349A (en) 1980-09-29 1982-04-09 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JPS60176217A (ja) 1984-02-22 1985-09-10 松下電器産業株式会社 アルミ電解コンデンサ
JPS6236835A (ja) * 1985-08-09 1987-02-17 Sanyo Electric Co Ltd 集積回路装置
US4939616A (en) 1988-11-01 1990-07-03 Texas Instruments Incorporated Circuit structure with enhanced electrostatic discharge protection
US4929923A (en) * 1989-05-26 1990-05-29 Harris Corporation Thin film resistors and method of trimming
US5298790A (en) 1990-04-03 1994-03-29 International Business Machines Corporation Reactive ion etching buffer mask
US5268589A (en) 1990-09-28 1993-12-07 Siemens Aktiengesellschaft Semiconductor chip having at least one electrical resistor means
JP2568748B2 (ja) * 1990-10-30 1997-01-08 三菱電機株式会社 半導体装置
JP2637662B2 (ja) * 1992-02-25 1997-08-06 ローム株式会社 チップ型複合電子部品の製造方法及びチップ型ネットワーク抵抗器の製造方法
JPH0689962A (ja) * 1992-02-28 1994-03-29 Mega Chips:Kk 半導体装置
JP3519453B2 (ja) * 1994-06-20 2004-04-12 富士通株式会社 半導体装置
US5675310A (en) * 1994-12-05 1997-10-07 General Electric Company Thin film resistors on organic surfaces
US5683928A (en) * 1994-12-05 1997-11-04 General Electric Company Method for fabricating a thin film resistor
US5559054A (en) * 1994-12-23 1996-09-24 Motorola, Inc. Method for ball bumping a semiconductor device
US5675179A (en) * 1995-01-13 1997-10-07 Vlsi Technology, Inc. Universal test die and method for fine pad pitch designs
US5547896A (en) * 1995-02-13 1996-08-20 Harris Corporation Direct etch for thin film resistor using a hard mask

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258627A (ja) * 2006-03-27 2007-10-04 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
WO1998008250A1 (en) 1998-02-26
US6262434B1 (en) 2001-07-17
AU4084697A (en) 1998-03-06
DE69736523D1 (de) 2006-09-28
EP0946980B1 (en) 2006-08-16
EP0946980A1 (en) 1999-10-06
EP0946980A4 (en) 2001-04-18

Similar Documents

Publication Publication Date Title
US5767001A (en) Process for producing semiconductor components between which contact is made vertically
KR101120683B1 (ko) 3차원 칩 스택의 실리콘 삽입기 시험
CN1964077B (zh) 电容器及其制造方法、以及包含该电容器的半导体器件
US6194774B1 (en) Inductor including bonding wires
US5023205A (en) Method of fabricating hybrid circuit structures
JPS62500413A (ja) ウエ−ハ　スケ−ル集積アセンブリ
US20060267213A1 (en) Stackable tier structure comprising prefabricated high density feedthrough
JP2001507520A (ja) 集積回路パッケージングのための構造体及び方法
US20060250139A1 (en) Bond pad structure comprising multiple bond pads with metal overlap
JP2002515182A (ja) 集積回路をパッケージするシステムおよび方法
JPH08204117A (ja) 集積化表面素子間結線を備えた半導体チップおよび電子モジュールとその製作方法
US6306744B1 (en) Filter capacitor construction
JP2002500763A (ja) サーマルディテクタアレー
WO2011124091A1 (zh) 一种用于硅通孔互连中的硅片对准方法
JP2000517103A (ja) 改良された集積回路構造及び集積回路デバイスの正確な測定を容易にするための方法
EP0841700A2 (en) Semiconductor integrated circuit assembly with custom circuit mounted on standard IC
US6483043B1 (en) Chip assembly with integrated power distribution between a wafer interposer and an integrated circuit chip
JPS621247A (ja) 半導体装置の製造方法
US6400575B1 (en) Integrated circuits packaging system and method
US7208758B2 (en) Dynamic integrated circuit clusters, modules including same and methods of fabricating
US20040113222A1 (en) Stacked microelectronic module with vertical interconnect vias
US20030234660A1 (en) Direct landing technology for wafer probe
TW379394B (en) A system and method for packaging integrated circuits
US11579183B2 (en) Test board and semiconductor device test system including the same
US20230395580A1 (en) Stacked semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20081014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081202