JP2002515182A - 集積回路をパッケージするシステムおよび方法 - Google Patents

Abstract

(57)【要約】 複数のＩＣを効率的に相互接続することによって、システム全体の電気的性能を改善するためのシステムおよび方法。本発明のシステムの一実施形態において、複数のキャリア（１２）は複数のＩＣ（１０）に対応しており、基板（１４）は複数のＩＣ（１０）を受け入れるための複数の基板領域（１６）を有する。本発明の方法の一実施形態において、複合ＩＣ中の各ＩＣ（１０）に対してキャリア（１２）が設けられる。開口部（１６）を有する基板（１４）が提供され、ＩＣ（１０）は、キャリア（１２）に実装された状態で基板開口部（１６）に取り付けられる。

Description

【発明の詳細な説明】 集積回路をパッケージするシステムおよび方法 関連出願の相互参照 本願は、１９９６年１０月２１日付けで出願され、Ｓａｍｍｙ Ｋ．Ｂｒｏｗ ｎ．Ｇｅｏｒｇｅ Ｅ．Ａｖｅｒｙ、およびＡｎｄｒｅｗ Ｋ．Ｗｉｇｇｉｎを 共同発明者とし、Ａｌｐｉｎｅ Ｍｉｃｒｏｓｙｓｔｅｍｓに譲渡された米国仮 特許出願である「Ａ ＳＹＳＴＥＭ ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＰＡＣＫ ＡＧＩＮＧ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴＳ」という名称の米国特許 出願第６０／０２８，９０５号の正式な出願である。６０／０２８，９０５号出 願の全体を本明細書では参考のために援用する。 発明の背景 本発明は、半導体装置のパッケージングに関し、特に、半導体基板上の集積回 路（ＩＣ）を相互接続するシステムおよび方法に関する。 電子システムは、通常、完全なシステム機能を提供するために２つまたはそれ 以上のＩＣから製造される。近年まで、Ｉ／Ｏピンの性能および数に対する制限 は大半の応用にとっては重要ではなかった。しかし、より多くの装置が単一のＩ Ｃ内に集積され、クロック速度が増加するにつれて、Ｉ／Ｏピンの性能および数 に対する制限は、半導体製造者にとって主要な関心事となってきた。これは、多 数のＩＣに基づいた電子システムの全体の性能が個々のＩＣの性能およびＩＣ間 の信号の性能の関数であるからである。ＩＣ間の信号の性能は、同様に信号の数 およびＩＣのＩ／Ｏピンを接続するために用いられる手段の電気的特性の関数で ある。従って、ＩＣを相互接続するより効率的な手段は、電子システムのコスト 、サイズ、性能、重量および効率に対して重要な影響を及ぼしつつある。 現在、ＩＣを相互接続するために用いられる最も一般的な方法は、まず個々の ＩＣをパッケージし、パッケージされたＩＣをプリント回路基板などの基板上に 設けることである。パッケージのサイズは、通常、ＩＣよりも数倍大きく、金属 鉛フレームから製造されることが多く、プラスチック成形されたケース内に保護 される。次に、パッケージされたＩＣは、プリント回路基板上に配置され、半田 付けされ、完全な電子システムを作り出す。現在の方法の利点としては、低コス ト、および次に行われる取り扱い中のＩＣの保護が挙げられる。さらに、パッケ ージは、ＩＣをテストするための標準化されたキャリヤとして作用するため、プ リント回路基板の設計変更は安価で迅速に行われ得る。ＩＣのプリント回路基板 への組み立てはさらに自動化され得る。最後に、現在のシステムは、プリント回 路の再加工を可能にする。 しかし、進歩したＩＣは、従来の相互接続技術で可能とされるよりもさらに高 い性能およびさらに多くのＩ／Ｏピンを必要とするため、さらに効率的な方法が 必要である。従来の方法は、電気的性能を制限され、熱を除去する能力も制限し ている。パッケージの電気寄生特性、導電体の長さ、プリント回路基板の構造に よって導入される電気寄生、およびプリント回路基板で用いられる誘電材料はす べてこの方法の電気的性能を制限する。これらの制限自体も同様に、ＩＣまたは システムの複雑さに関係なく、システム上の信号の数をせいぜい数百まで制限す る。現在のＩＣの相互接続は、ＩＣよりも性能が低いため、システム性能全体を 制限する。 集積回路は、１００ＭＨｚより高い周波数で動作している。しかし、現在のＩ Ｃを相互接続する方法は、１００ＭＨｚ未満で動作するシステムに制限される。 従って、集積回路性能に相当する進歩に追従するために、集積回路を相互接続す る効率的な方法が必要である。 発明の要旨 本発明は、効率的に複数のＩＣを相互接続するためのシステムおよび方法であ り、これによってシステム全体の電気的性能を向上させる。 本発明のシステムの１つの実施態様において、複数のＩＣが複数のキャリアに 対応し、そして基板は、複数のＩＣを受け取るための複数の基板領域を有する。 各キャリアは、第１および第２セットの接点、および接点間の１セットの相互接 続を有する。第１セットの接点は、対応するＩＣがキャリアの表面へ実装される 場合、対応するＩＣ上の接点へ接続する。各基板領域は、キャリアの第２セット の接点へそれぞれ接続する１セットの基板接点、そして基板は、そのセットの基 板接点の選択された接点を接続する１セットの基板相互接続を有する。複数の基 板領域はさらに、それぞれのキャリアが基板に実装される場合に、それぞれのキ ャリアのＩＣをクリア（ｃｌｅａｒ）するように寸法を計られた開口部を伴って 形成される。 本発明の方法の１つの実施態様において、複数のＩＣは、対応するキャリアに 実装される。各対応するキャリアは、十分な接点を有する表面を有し、そしてキ ャリア上の１セットの接点は、埋め込まれた相互接続を使用してＩＣ上の１セッ トの接点への経路が決められる。開口部を有する基板が提供され、そしてＩＣが 、基板に係合するキャリアを有する基板における開口部へ取り付けられる。 本発明のこれらおよび他の実施態様は、多くのその利点および特徴とともに、 以下の本文および付属の図においてより詳細に説明される。図において、同様の 参照番号は同一または機能的に同様の要素を示す。 図面の簡単な説明 図１は、本発明のシステムによるＩＣの効率的な相互接続のための異なるコン ポーネントの分解図である。 図２Ａ〜２Ｃはそれぞれ、基板上のＩＣ／キャリアのサブアッセンブリの上面 図、ＩＣ／キャリアのサブアッセンブリの側面図、および基板上のＩＣ／キャリ アのサブアッセンブリの側面図である。 図３は、キャリア上の電気的相互接続の１セットの例である。 図４Ａ〜４Ｂはそれぞれ、キャリア上に実装された単一のＩＣ、およびキャリ ア上に実装された複数のＩＣを示す。 図５は、本発明の方法に従って効率的にＩＣを相互接続するための工程を示す 。 図６は、本発明の別の方法に従ってＩＣを相互接続するための方法の工程を示 す。 図７は、本発明のキャリアウエハの略平面図である。 図８は、図７に示されたキャリアウエハの一部分の詳細な平面図である。 図９は、第１の別の実施様態の、図２Ａ〜２Ｃに示されるキャリアの平面模式 図である。 図１０は、第２の別の実施様態の、図２Ａ〜２Ｃに示されるキャリアの平面模 式図である。 図１１は、第３の別の実施様態の、図２Ａ〜２Ｃに示されるキャリアの平面模 式図である。 図１２は、第４の別の実施様態の、図２Ａ〜２Ｃに示されるキャリアの平面模 式図である。 図１３は、本発明の基板に実装された、図２Ａ〜２Ｃに示されるＩＣ−キャリ アー基板のサブアッセンブリの平面図である。 図１４は、本発明の別の実施態様の基板に実装された、図１３に示されるＩＣ −キャリアー基板のサブアッセンブリの平面図である。 好適な実施形態の説明 本発明は、システム全体の性能が向上された複合エレクトロニックコンポーネ ントを形成する、ＩＣの効率的な配線のためのシステムおよび方法を提供する。 図１は、キャリア１２に実装されたＩＣ１０および複数の開口部１６を有する 基板１４の分解図を示す。図示の通り、基板１４は４つの開口部１６を有するが 、開口部１６の数は基板１４に接続されるキャリアの数に応じて変わる。同様に 、開口部１６は同じ大きさで示されているが、別の実施例では、電気的に基板１ ４に接続されるＩＣの大きさによって開口部の大きさが決定されるので、開口部 １６の大きさは互いに異なり得る。図１に示す実施例において、キャリア１２は ＩＣ１０のみに接続される。しかし、後で説明するように、キャリア１２は２つ 以上のＩＣまたは他のエレクトロニックコンポーネントに接続さ得る。キャリア １２が１つのＩＣのみに接続される場合、システムあたりのキャリアの数は複合 ＩＣ内のＩＣの数に依存する。好適な実施形態において、キャリアの大きさは複 合ＩＣ内のＩＣの大きさに対応し、基板の大きさは複合ＩＣの大きさに対応する 。 キャリア１２はＩＣ１０と基板１４とを接続するので、キャリア１２は、好適 には、基板１４およびＩＣ１０と熱的に適合する。ＩＣとパッケージとの間を接 続するワイヤ等の対応した材料(compliant material)を用いることによって、Ｉ Ｃ１０、キャリア１２および基板１４の間の熱膨張の補償が達成され得る。ある いは、応力を制限するためにボンディング材料が使用され得る。しかし、好適な 方法は、ＩＣ１０と同じ熱膨張係数（ＣＴＥ）を有する材料からキャリア１２お よび基板１４を形成することである。好適な実施形態において、キャリア１２お よび基板１４はＩＣ１０と同じ材料から形成される。通常、ＩＣは比較的低いＣ ＴＥを有する単結晶シリコンから製造されるので、シリコンはキャリアおよび基 板の材料として好適である。しかし、ガリウム砒素または同等のＣＴＥを有する 他の材料もまた利用され得る。 図１はまた、基板１４上の配線も示す。基板１４は半導体フォトリソグラフィ ープロセスを使用して製造される。従って、基板１４上の基板配線２０のルーテ ィング密度(routing density)は、従来の基板レベル配線(convectional board l evel interconnect)のルーティング密度よりも高い。キャリア１２上の接続部２ ２は、基板１４上の接続部２２のボンドパッドパターンに適合するように予め製 造(premanufactured)される。従って、基板１４は、機械的ベース(mechanical b ase)として機能し、且つ隣接するキャリアおよびＩＣの間の配線２０を介した、 少なくとも単一の層のルーティングを実行する。ＩＣ間の信号を隣接するチップ 間を通過させることによってＩＣ配線がキャリアの間に好適に分散されるので、 好適には、基板１４にはバイアがない。全てのサブシステムルーティングが、好 適には個々のキャリアを横切るように分散されるので、基板ルーティングの複雑 さは単一のノードセットにまで低減される。単一の配線基板と比較して、キャリ ア間の配線分散は配線タスクを大幅に簡略化し、システム全体の性能を著しく向 上させる。基板１４は、好適には１レベルの配線を有するのみであるが、収量が 重要でないアプリケーションにおいて、基板１４は複数のレベルの配線を有し得 る。このようなアプリケーションにおいて、配線はパススルーならびにクロスオ ーバーを含むので、基板１４にバイアが生じる。 図２Ａ〜図２Ｃはそれぞれ、基板１４上のＩＣ／キャリアサブアセンブリ２５ の上面図、ＩＣ／キャリアサブアセンブリ２５の側面図、および基板１４上のＩ Ｃ／キャリアサブアセンブリ２５の側面図を示す。図２Ｂに示すように、サブ アセンブリ２５は、キャリア１２に実装されたＩＣ１０よりなる。キャリア１２ には、半田バンプ（接続部２１および２２として示される）が予め製造されてい る。これらの半田バンプはそれぞれ、ＩＣ１０および基板１４のボンドパッドパ ターンを反映するように整列してアレイ状に配置されている。ＩＣ１０は、接続 部２１を介してキャリア１２に接合されるフリップチップである。図２Ｃに示さ れるように、各サブアセンブリ２５は、ＩＣ１０が開口部１６内にはまるように 基板１４に実装される。図から分かるように、キャリア１２は開口部１６の周り を囲み、接続部２２を介して基板１４に接続する。典型的には、ＩＣ１０とキャ リア１２との間の接続部２１の数は、キャリア１２と基板１４との間の接続部２ ２の数に等しくはない。 開口部１６を用いることにより、信号接続部のすべてがＩＣ１０の上面とキャ リア１２の上面と基板１４の上面とによって形成される面内に存在するようにす ることができる。シリコンの化学的特性により、十分の数ミクロンより厚いシリ コン材料にメッキバイアを形成するのは実用的でないため、この構成は非常に有 利である。キャリア１２と基板１４とに同じ材料を用いることによって、キャリ ア１２と基板１４との間に直接の半田接続部が作られ得る。ＩＣ１０とキャリア １２とは好ましくは同じ材料によって作られるため、信号接続部もまた、キャリ ア上に直接半田付けされ、ＩＣに接続され得る。前述のように、キャリア１２上 の半田バンプは、ＩＣ１０のボンドパッドパターンを反映するように整列される 。従って、ＩＣ１０は半田バンプを行う必要がない。 ＩＣをキャリアにおよびキャリアを基板に接続するために半田バンプを使用す る利点は、利用可能な外部信号接続部の数を最大にするために面積アレイが用い られ得ることである。さらに、ワイヤボンディングに関連する寄生が排除され得 る。半田バンプフリップチップボンディングは自動化プロセスであり、バンプの コストはピン数に比例して増大しない。従って、半田バンプ使用することにより 、低コストを維持する一方で、より多くのＩ／Ｏピンを集積することも可能とな る。 図３は、キャリア１２上の電気配線構成の一例を示す。簡単のために、比較的 少ない数の接続部が示されている。図から分かるように、キャリア１２は、縁部 に沿って接続部２２を、および中央部の周りに接続部２１を有する。接続部２１ および接続部２２はそれぞれ、ＩＣ１０をキャリア１２に、およびキャリア１２ を基板１４に接続する。接続部２１は、埋め込まれた配線を用いて接続部２２に ルーティングされ得、このようなルーティングは少なくとも１つの交差を有し得 る。これらの交差により、キャリア１２上のＩＣへのおよびＩＣからの信号の受 け渡しが可能になる。さらに、キャリア１２上の信号経路はＩＣルーティングと は独立し得る。これらの独立した信号経路は、隣接するＩＣから他の隣接するＩ Ｃへの信号のパススルーとして働く。このようにして、ＩＣの配線は個々のキャ リアを横断して分布される。 接続部２１および接続部２２は、特定の複合ＩＣのアプリケーションにより予 め決定される。接続部２１および接続部２２は、半導体ホトリソグラフィ技法を 用いて製造され、得られるルーティングの密度は、オンチップ配線の密度に極め て近い。外部配線として知られるＩＣ間の接続部の数は、通常は、ＩＣ上のトラ ンジスタを接続するために用いられる配線の密度よりはるかに少ない配線密度し か必要としない。従って、外部配線密度は、常に、ＩＣ自体を製造するために用 いられるのと同じかまたはこれより程度の低い半導体プロセスを用いることによ って、十分に高くされ得る。この同じ技法を用いて、外部配線はまた、ＩＣ自体 の面積と同じかまたはこれより小さい面積にはまり込むように製造され得る。こ のため、プリント回路基板の大きさおよび面積は通常はＩＣ自体より何倍も大き いため、現在の方法より収量が優れているという利点を提供する。 キャリア１２は、マルチレベル半導体メタライゼーションプロセスから製造さ れる。信号経路間のクロスオーバーは、同一層内に配置されるバイアを用いるこ とによって達成される。全てのバイアが同一層にあるので、接続部２１および接 続部２２のカスタム変更は、単一マスクプログラミングによって製造レベルで容 易に成され得る。新しいアプリケーションの各々に対して、バイアの位置は望ま れる特定のＩＣ相互接続によって決定され得る。バイアの位置が一旦決定される と、バイアを含む層のみが変更される必要がある。 図４Ａは、キャリア１２に実装された単一のＩＣ１０を示す。図４Ｂに示すよ うに、キャリア１２上には複数のＩＣが実装され得る。図４Ａおよび図４Ｂでは キャリア１２上にＩＣのみを示すが、レジスタ、コンデンサ、および他の電気的 コンポーネントがＩＣと共にキャリア１２上に実装され得る。よって、キャリア １２はそれ自身の中でマルチチップモジュールとして機能する。これは、より多 くのコンポーネントが基板１４上で相互接続され得るに従い非常に有益である。 更に、中間基板としてのキャリア１２によって、相互接続はチップ上の相互接続 に匹敵する。 図５は、本発明によるＩＣを相互接続する好適な方法を示すフローチャートで ある。図示するように、各複合ＩＣに対して、基板ウエハ、キャリアウエハ、お よびＩＣウエハが個別に製造される。工程５０１を参照にすると、基板ウエハが 形成された後、工程５０３において開口部が基板に形成される。個別の基板は工 程５０５において分離され、工程５０７においてテストされる。キャリアが工程 ５２１において形成され、工程５２３においてテストされ、欠陥ユニットについ てソートされる。欠陥ユニットは放棄され、工程５２５において良好なユニット は個別のキャリアに分離される。工程５４１から５４５を参照にすると、ＩＣも また、一旦製造されるとその欠陥についてテストされる。また、欠陥ユニットか ら良好なユニットがソートされ、個別ＩＣに分離される。工程５５０において、 良好なＩＣダイスは対応する良好なキャリア上に実装される。ＩＣがキャリアに 実装された後、工程５５５においてＩＣの最終テストが行われる。ＩＣが他のサ ブシステムＩＣに統合される前のこの追加のテストは、「既知の良好ダイス」を 生成する負担を排除する。ダイスの品質について前提がないので、複合収量損失 もまた排除される。工程５７０においてＩＣ／キャリアのサブアセンブリが基板 上に実装される。工程５７２において不良接続についてテストされ、テストに合 格すると、工程５７４においてアセンブリが完成される。 図６および図７を参照に、本発明によるＩＣの相互接続の代替方法を示す。詳 細には、工程６０１、６０３、６０５、および６０７は図５に関して上述した工 程５０１、５０３、５０５、および５０７に対応する。しかし、図６に示す方法 は、個別のＩＣ１１０がキャリアがセグメント化される前にキャリア上で構築さ れる（図示せず）点で異なる。詳細には、工程６２１においてキャリアウエハ１ １２ａは、その中に配置された複数の一定間隔に離されたキャリア領域１１２を 有するように形成される。別のプロセスにおいて、ＩＣ１１０は工程６４１で形 成される。その後、ＩＣ１１０は工程６４５でセグメント化され、工程６４７に おいて上述のハンダ付け技術を用いてキャリアウエハ１１２ａ上で構築される。 この方法において、各キャリア領域１１２はそれと関連する少なくとも１つのＩ Ｃ１１０を有する。 図３、６および７を参照すると、キャリア１２をセグメント化する前にＩＣ１ １０を取り付けることは、最終的組立ての前にＩＣ１１０の１００％機能的なテ ストまたはバーンインを行うことを可能にする。その目的のために、キャリアウ エハ１１２は、パワープレーン１２０およびグランドプレーン１２２並びに信号 パス１２４を含む。キャリア領域１１２のそれぞれは、相互接続１２６を介して パワープレーン１２０とグランドプレーン１２２に連結され得る。この構成にお いて、キャリア領域１１２と関連するＩＣ１１０は、工程６５５おいて、完全な 組立ておよびエンドユーザへの出荷の前にテストされ得る。特に、信号パス１２ ４、グランドプレーン１２２およびパワープレーン１２０、並びに相互接続１２ ６は、ＩＣ１１０へのバイアスおよび信号伝達を容易にするために必要な接続部 ２１と電気的に接続している。従って、欠陥ＩＣ１１０の早期検出は、欠陥の結 果引き起こされるコストを減少させることによって達成され得る。キャリア領域 １１２およびＩＣ１１０はセグメント化の後であるがボード１４に最終的に組み 立てられる前に廃棄され、それにより、適切に機能するボード１４を廃棄するコ ストを節約する。さらに、ＩＣ１１０に対するダメージが機能的テスト中に起こ る可能性が低減する。なぜなら、ＩＣ１１０に対するテスト信号とバイアス電圧 の連結は、連結パッド１２４ａおよび１２６ａで起こるからである。バーンイン の間、ＩＣ１１０とテストユニット（図示せず）との間の物理的接触はない。 図７および図８を参照すると、信号バス１２４および相互接続１２６は、隣接 するキャリア領域１１２間に位置するテスト回路領域１３０を通過することによ り、キャリア領域１１２の各々に送られる。テスト回路領域１３０にさらに含ま れるのは、キャリア領域１１２内に位置するＩＣを機能テスト用に適切に構成す るために必要な他の回路要素である。例えば、分離抵抗器１３２および分離抵抗 器１３４がその中に設けられ得る。この様式で、各ＩＣ１１０は、分離抵抗器１ ３２および分離抵抗器１３４を介して、それぞれパワープレーン１２０およびグ ランドプレーン１２２に連結される。このことは、キャリア領域１１２のうちの １つに関連する短絡がキャリアウエハ１１２ａ全体を短絡させることを防止する 。セグメント化工程６７０中、図６に示すように、テスト回路領域１３０並びに パワープレーン１２０およびグランドプレーン１２２が図８に示すように二分さ れる。このことは、個々のキャリア領域１１２にダメージを与えることなく、キ ャリアウエハ１１２ａのセグメント化を可能にする。工程６７２で、不良な接続 に関するテストが行われる。テストをパスすると、組立ては、図６に示すように 、工程６７４で完了する。 図９を参照すると、キャリア１１２にオンチップ相互接続に匹敵する相互接続 が設けられた場合、キャリア２１２に取り付けられ得るＩＣ２１０の動作に必要 な様々な回路がキャリア２１２内に設けられる。これは、ＩＣ２１０を製造する 際により高いフレキシビリティーを提供し、そのことがユニット当たりの価格の 低下という結果になり得る。例えば、典型的なＩＣ上の大量のデバイスを考慮す ると、最小要素寸法は０．２５マイクロメータのオーダーである。しかし、０． ２５マイクロメータのオーダーの最小要素寸法を有するように縮小される必要の ないＩＣ関連デバイスがしばしばある。このようなデバイスの１つは、Ｉ／Ｏバ ッファ２１４である。キャリア２１２の場合、Ｉ／Ｏバッファ２１４は内部に形 成され、さらに同一の機能をより低い価格でＩＣに提供する。Ｉ／Ｏバッファは 、ＩＣ上の要素よりもはるかに大きい寸法を有するように構成され得る。このこ とは、不必要に回路を小さい寸法に縮小する必要性を回避することにより、ＩＣ ２１０に関する製造コストを節約する。むしろ、これらの回路、すなわちこの実 施例においてはＩ／Ｏバッファ２１４は、より大きな要素寸法、例えば、１マイ クロメータのオーダーで形成され得る。類似の様式で、他のデバイスがキャリア ３１２に提供され得、そのことが関連するＩＣ３１０、例えば、図１０に示すク ロック分布ネットワーク３１４、図１１に示す温度センサ付き電力分布ネットワ ーク４１４、および図１２に示す埋込みＲＬＣ回路５１４などの動作を容易にす る。 図１３を参照して、図示したＩＣ７１０は、実装面７１０ａおよび、実装面７ １０ａに直接対向する主面７１０ｂを有する。実装面７１０ａは、上述のような 半田バンプ７２０を用いてキャリア７１２の実装面７１２ａに結合されている。 基板７１４は実装面７１４ａおよび実装面７１４ａに対向して位置された主面７ １４ｂを有する。キャリア７１２は、ＩＣ７１０が開口部７１６に位置するよう に、上述のような半田バンプ７２２を用いて実装面７１４ａに実装されている。 好ましくは、半田バンプ７２０および半田バンプ７２２の相対的寸法は、主面７ １０ｂが主面７１４ｂと同一平面を形成するように選択される。このようにして 、ヒートシンク７２５は、ＩＣ７１０の主面７１０ｂおよび基板７１４の主面７ １４ｂの両方に実装され得る。ヒートシンクは、熱の放出に加え、基板７１４お よびＩＣ７１０の両方に機械的支持を提供する。このサブアセンブリは、半田バ ンプ７２８を用いて、キャリア７１２が基板７１４とプリント回路基板７１４と の間に位置されるように、プリント回路基板７２６などのパッケージ基板にさら に実装され得る。 あるいは、図１４に示すように、ＩＣ８１０および基板８１４がキャリア８１ ２とプリント回路基板８２６との間に位置されるようにサブアセンブリの方向を 逆にしてもよい。このようにして、基板８１４の主面８１４ｂおよび主面８１２ ｂは、プリント回路基板８２６に取り付けられる。プリント回路基板８２６と基 板８１４の実装面８１４ａとの間に、配線８３０として示すワイヤボンド技術を 用いて、電気的連絡が達成され得る。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィジン，アンドリュー ケイ. アメリカ合衆国 カリフォルニア 94070, サン カルロス，バーチ アベニュー 2063

Claims (1)

1. 【特許請求の範囲】 １．絶縁性部材であって、該絶縁性部材の上には複数の信号トレースおよび複数 の互いに間隔を空けたボンド部位が配置され、該複数のボンド部位は該絶縁性部 材のある領域を囲み、該複数の信号トレースのサブセットは該複数のボンド部位 と関連付けられており、該サブセットの該信号トレースのそれぞれは該複数のボ ンド部位の内の１つから該領域に対して離れる方向に延在し、これにより、電気 的に非伝導性エリアを規定する、絶縁性部材と、 複数の伝導性トレースおよび複数の伝導性ボンドパッドを有するルーティング キャリアであって、該複数の伝導性ボンドパッドのサブセットは該領域を囲む該 サブセットのボンド部位に重畳し、該サブセットのボンドパッドのそれぞれは該 サブセットのボンド部位の１つに重畳し、該複数の伝導性トレースのサブグルー プは該非伝導性エリアに重畳するとともに該サブセット内の１対のボンドパッド 間に延在し、これにより、該ボンド部位の内の１対のボンド部位を直接的な電気 的連絡状態にしてパススルーを形成する、ルーティングキャリアと、 を備えた、集積回路用基板。 ２．前記集積回路は、前記ルーティングキャリアの残りのボンドパッドに結合さ れてその上に位置決めされ、これにより、前記非伝導性エリアに重畳する、請求 項１に記載の基板。 ３．前記非伝導性エリアは開口部を含む、請求項１に記載の基板。 ４．前記集積回路は前記ルーティングキャリアの残りのボンドパッドに結合され 、前記非伝導性エリアは開口部を含み、該開口部の面積は該集積回路の断面積を 上回り、該ルーティングキャリアが前記絶縁性部材に対して最終設置位置に到達 したときに該集積回路は該ルーティングキャリア上に位置決めされて該開口部内 に取り付けられる、請求項１に記載の基板。 ５．前記集積回路および前記ルーティングキャリアの熱膨張係数は互いに適合す る、請求項１に記載の基板。 ６．前記集積回路は、前記ルーティングキャリアの残りのボンドパッドに結合さ れてその上に位置決めされ、これにより、該非伝導性エリアに重畳し、該非伝導 性エリアの寸法は該集積回路の断面積よりも大きい、請求項１に記載の基板。 ７．前記絶縁性部材および前記ルーティングキャリアは共にシリコンから形成さ れている、請求項１に記載の基板。 ８．前記ルーティングキャリアは、該ルーティングキャリア内に形成され且つ前 記集積回路と電気的連絡状態にある電子回路構成を含む、請求項１に記載の基板 。 ９．電気的連絡状態にされる前記１対のボンド部位は、前記ルーティングキャリ アの前記絶縁性部材に対する配向に依存する、請求項１に記載の基板。 １０．複数の信号トレースと複数の開口部と複数のボンド部位とを有する絶縁性 部材であって、該複数の開口部のそれぞれの周辺の周りには複数のボンド部位が 配置され、該複数の信号トレースのサブセットは１対のボンドパッド間に延在し 、該１対のボンドパッドの一方は該複数の開口部の１つに関連付けられており、 残りのボンドパッドは残りの開口部の１つに関連付けられている、絶縁性部材と 、複数のルーティングキャリアであって、該複数のルーティングキャリアのそれ ぞれは複数の伝導性トレースおよび複数の互いに間隔を空けた伝導性ボンドパッ ドを有し、最終設置位置に配置されたときに、該伝導性ボンドパッドのサブセッ トは該複数のボンド部位に重畳し、該サブセットのボンドパッドのそれぞれは該 複数のボンド部位の１つに重畳し、前記集積回路は残りのボンドパッドに結合さ れて該ルーティングキャリア上に位置決めされ、これにより、該最終設置位置に おいて該複数の開口部の内の１つの開口部内に取り付けられ、該複数の伝導性ト レースのサブグループは該開口部に重畳するとともに該サブセット内の１対のボ ンドパッド間に延在し、これにより、該ボンド部位の内の１対のボンド部位を直 接的な電気的連絡状態にし、電気的連絡状態にされる該１対のボンド部位は、該 ルーティングキャリアの該絶縁性部材に対する配向に依存する、複数のルーティ ングキャリアと、 を備えた、集積回路用基板。