JP2015108528A

JP2015108528A - 半導体装置

Info

Publication number: JP2015108528A
Application number: JP2013250527A
Authority: JP
Inventors: 一高崎; Hajime Takasaki
Original assignee: Tokai Rika Co Ltd
Current assignee: Tokai Rika Co Ltd
Priority date: 2013-12-03
Filing date: 2013-12-03
Publication date: 2015-06-11

Abstract

【課題】ブリッジを構成する各磁気抵抗値のばらつきや誤差が低減できる半導体装置を提供する。
【解決手段】基板２と、基板２上に形成された半導体回路としてのＩＣ回路部１０と、ＩＣ回路部１０から外部へ接続するためのパッド部２０と、ＩＣ回路部１０の周辺に配置され互いに直交して形成された直線状の磁気抵抗部３０ａ〜３０ｄにより構成された磁気抵抗ブリッジ回路３０とを有して半導体装置１を構成を構成する。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、半導体回路の周辺に磁気抵抗を配置して構成する磁気センサを備えた半導体装置に関する。

従来、半導体基板上に半導体集積回路と磁気抵抗素子とを形成して構成された半導体装置がある。例えば、基板上に集積回路が設けられると共に磁場検出ユニットが設けられ、この磁場検出ユニットは、素子層として磁気抵抗素子を備えている（例えば、特許文献１参照）。このように構成された半導体装置は、磁気抵抗素子を備えた電子デバイスとして十分な出力が得られ、かつ小型化を図ることができるとされている。

特開２００６−２５０６７８号公報

しかし、上記示した半導体装置において、磁気センサ部は強磁性体材料を折り返し形状としてパターニングされたブリッジ構造として形成されている。このため、折り返し形状は検出する磁界の方向と９０°ずれた成分がその折り返し毎に折り返し部として形成されるので、その折り返し部の抵抗値ばらつきやその誤差が累積することにより、磁気抵抗ブリッジ回路としての検出精度を低下させる原因の一つであるという問題があった。

したがって、本発明の目的は、ブリッジを構成する各磁気抵抗値のばらつきや誤差が低減できる半導体装置を提供することにある。

［１］本発明は、上記目的を達成するため、基板と、前記基板上に形成された半導体回路と、前記半導体回路から外部へ接続するためのパッド部と、前記半導体回路の周辺に配置され互いに直交して形成された直線状の磁気抵抗部により構成された磁気抵抗ブリッジ回路と、を有していることを特徴とする半導体装置を提供する。

［２］前記磁気抵抗ブリッジ回路は、前記パッド部の外側に配置されていることを特徴とする上記［１］に記載の半導体装置であってもよい。

［３］また、前記磁気抵抗ブリッジ回路は、前記各磁気抵抗部が１つの直線状の磁気抵抗部により形成されていることを特徴とする上記［１］又は［２］に記載の半導体装置であってもよい。

［４］また、前記半導体回路は、前記磁気抵抗ブリッジ回路からの出力信号が入力されるセンサ制御回路であることを上記［１］又は［２］に記載の半導体装置であってもよい。

本発明の一形態によれば、ブリッジを構成する各磁気抵抗値のばらつきや誤差が低減できる半導体装置を提供することができる。

図１（ａ）は、本発明の第１の実施の形態に係る半導体装置の基板を上からみた上平面である。図２は、本発明の第１の実施の形態に係る半導体装置の回路構成を示す回路図である。図３は、本発明の第１の実施の形態に係る半導体装置の部分断面図である。図４は、本発明の第１の実施の形態に係る半導体装置がパッケージングされた場合の断面図である。図５（ａ）は、本発明の第２の実施の形態に係る半導体装置の基板を上からみた上平面であり、図５（ｂ）は、半導体装置の磁気抵抗部の結線状態を示す接続図である。

（本発明の第１の実施の形態）
（半導体装置１の構成）
図１（ａ）は、本発明の第１の実施の形態に係る半導体装置の基板を上からみた上平面である。図２は、本発明の第１の実施の形態に係る半導体装置の回路構成を示す回路図である。

第１の実施の形態に係る半導体装置１は、基板２と、基板２上に形成された半導体回路としてのＩＣ回路部１０と、ＩＣ回路部１０から外部へ接続するためのパッド部２０と、ＩＣ回路部１０の周辺に配置され互いに直交して形成された直線状の磁気抵抗部３０ａ〜３０ｄにより構成された磁気抵抗ブリッジ回路３０とを有して構成されている。

この磁気抵抗ブリッジ回路３０は、各磁気抵抗部３０ａ〜３０ｄのそれぞれの端部がＰ１、Ｐ２、Ｐ３、Ｐ４の点で接続されている。図２に示すように、Ｐ１点は電源電圧Ｖｃｃ、Ｐ３点はグランドＧＮＤに接続されている。また、Ｐ２、Ｐ４は、中間電圧を出力するための端子とされている。

磁気抵抗ブリッジ回路３０を構成する各磁気抵抗部３０ａ〜３０ｄは、基板２上にニッケル鉄（ＮｉＦｅ）、ニッケルコバルト（ＮｉＣｏ）、またはニッケル鉄コバルト（ＮｉＦｅＣｏ）等の強磁性体によって形成されている。

この磁気抵抗部３０ａ〜３０ｄは、フルブリッジを構成する各磁気抵抗として機能する。また、各磁気抵抗部３０ａ〜３０ｄは、ニッケル鉄（ＮｉＦｅ）、ニッケルコバルト（ＮｉＣｏ）、またはニッケル鉄コバルト（ＮｉＦｅＣｏ）等の強磁性体であるので、磁気抵抗ブリッジ回路３０は磁束の方向によって抵抗値が変化するＭＲ(Magneto Resistance)素子として機能する。

図２に示すように、磁気抵抗ブリッジ回路３０は、４つの磁気抵抗部で構成されるが、磁気抵抗部３０ａ〜３０ｄは、それぞれ１本の直線状の磁気抵抗部として基板２上に形成されている。これにより、従来技術で示したような折り返し形状に基づく折り返し部が形成されないので、抵抗値ばらつきやその誤差が累積することがなく、磁気抵抗ブリッジ回路としての検出精度が向上する。

また、図２に示すように、磁気抵抗ブリッジ回路３０は、パッド部２０の外側に配置されている。これにより、基板２の中心部に配置されているＩＣ回路部１０から距離を離すことができ、電磁的な影響、干渉を互いに緩和することができる。

図２に示すように、半導体装置１のＩＣ回路部１０は、例えば、通常のＣＭＯＳ技術において形成される種々のトランジスタ、抵抗等により構成される。本実施の形態では、アンプ部１１がＣＭＯＳ技術によるオペアンプとして形成され、その反転入力端子及び非反転入力端子には、磁気抵抗ブリッジ回路３０の中間電圧Ｖ１、Ｖ２を出力するＰ４、Ｐ２端子が接続されている。ハイインピーダンスで磁気抵抗ブリッジ回路３０の信号を受けた後、出力信号Ｖoutに対してＩＣ回路部１０の内部で種々の信号処理あるいは信号制御を行なうことができる。よって、半導体装置１は、ＩＣ回路部１０及び磁気抵抗ブリッジ回路３０を備えたセンサ制御回路として機能する。

（半導体装置の断面構造）
図３は、本発明の第１の実施の形態に係る半導体装置の部分断面図である。半導体装置１は、一例として、シリコンウエハである基板２上に、通常のＣＭＯＳ製造工程等の半導体プロセスを用いてＩＣ回路部１０及び磁気抵抗ブリッジ回路３０がワンチップ化されて形成されている。すなわち、熱処理プロセス（熱酸化、アニール等）、不純物導入プロセス（イオン打込み、熱拡散、プラズマドーピング等）、薄膜形成プロセス（ＣＶＤ、ＰＶＤ、塗布等）、リソグラフィプロセス（ホトレジスト、エッチング等）、平坦化プロセス（ＣＭＰ、エッチバック等）の半導体プロセスを用いることができる。また、磁気抵抗ブリッジ回路３０を構成する磁気抵抗部３０ａ〜３０ｄは、磁気膜スパッタ、フォトリソグラフィ等を用いて製造することができる。

ＩＣ回路部１０において、Ｎ型シリコンウエハである基板２の上に、Ｐウエル領域５１が形成され、このＰウエル領域５１の上部には酸化膜５６が無く薄いゲート酸化膜５４が形成されている。ゲート酸化膜５４の上にはポリシリコンによるゲート電極５５が配置されている。ゲート電極５５の両側でのＰウエル領域５１の表層部にはＮ型ソース領域５２とＮ型ドレイン領域５３が形成されている。ソース領域５２とドレイン領域５３はコンタクトホール５８によりアルミ配線５９と接続されている。このように、ＮチャネルＭＯＳトランジスタが構成され、このＮチャネルＭＯＳトランジスタおよび図示しない抵抗等により図２で示したアンプ部１１及びその他ＩＣ回路が形成されてＩＣ回路部１０が形成されている。

一方、磁気抵抗ブリッジ回路３０において、Ｎ型シリコンウエハである基板２の上に、ＩＣ回路部１０と共通の酸化膜５６が形成され、その上に磁気抵抗ブリッジ回路３０を構成する磁気抵抗部３０ａ〜３０ｄが形成されている。この磁気抵抗部は、ニッケル鉄（ＮｉＦｅ）、ニッケルコバルト（ＮｉＣｏ）、またはニッケル鉄コバルト（ＮｉＦｅＣｏ）等の強磁性体を用いて成膜されている。その上に層間絶縁膜５７が形成され、コンタクトホール５８によりアルミ配線５９と接続されている。

アルミ配線５９は、磁気抵抗ブリッジ回路３０と電源Ｖｃｃ、グランドＧＮＤ、アンプ部１１等のＩＣ回路部１０、及び、ワイヤボンディングのためのパッド部２０とを接続している。必要によりパッド部２０上面を除いて保護膜としてパシベーション膜を形成することができる。

図４は、本発明の第１の実施の形態に係る半導体装置がパッケージングされた場合の断面図である。

図４に示すように、基板２上にワンチップ化されて形成されたＩＣ回路部１０及び磁気抵抗ブリッジ回路３０は、アウタリード７１とパッド部２０とがボンディングワイヤ７２によりワイヤボンディングされ、周囲をエポキシ樹脂等の熱硬化性成形材料である樹脂モールド７３により封止される。

このようにパッケージングされた半導体装置１は、磁気抵抗ブリッジ回路３０と、磁束の方向変化の検出値の信号処理あるいは信号制御を行なうＩＣ回路部１０とを備えたブリッジＩＣ、センサ制御回路として機能する。

（第１の実施の形態の効果）
第１の実施の形態によれば、以下の効果を有する。
（１）磁気抵抗部を１本の直線でレイアウトできるので、折り返し形状に基づく折り返し部が形成されない。これにより、ブリッジを構成する各磁気抵抗値のばらつきやその誤差が累積することがなく、磁気抵抗ブリッジ回路としての検出精度が向上する。
（２）それぞれの磁気抵抗部は、パッド部の外側に配置することができるので、ＩＣサイズ相当の長さを確保することができる。
（３）ＩＣ回路部１０は、基板中央部にスクエアにレイアウトすることができるため、磁気抵抗部とのスペースをとらなくてよい。これにより、チップサイズが縮小できて低コスト化が可能となる。
（４）磁気抵抗部は、ニッケル鉄（ＮｉＦｅ）、ニッケルコバルト（ＮｉＣｏ）、またはニッケル鉄コバルト（ＮｉＦｅＣｏ）等の強磁性体を用いて成膜され、重金属を含む。重金属は、熱処理によって簡単にバルク中に拡散・固溶し、ドーパントとペアを形成したり重金属析出物や積層欠陥などを生成して、酸化膜耐圧の劣化やリーク電流の増加を引起こすなど、半導体製品の性能に大きな影響を与える。本実施の形態では、ＩＣ回路部１０と磁気抵抗ブリッジ回路３０がパッド部２０を挟んで分離されるので、上記のような問題が生じにくい。

（本発明の第２の実施の形態）
第２の実施の形態係る半導体装置１は、各磁気抵抗部を各１本ではなく複数本、本実施の形態では２本とし、これらの各磁気抵抗部を磁気抵抗材料である強磁性体ではなく、通常配線に使用されるアルミや銅、金等により接続したものである。その他の構成、製造方法は同じであるので、以下に異なる構成についてのみ説明する。

図５（ａ）は、本発明の第２の実施の形態に係る半導体装置の基板を上からみた上平面であり、図５（ｂ）は、半導体装置の磁気抵抗部の結線状態を示す接続図である。

第２の実施の形態に係る半導体装置１は、基板２と、基板２上に形成された半導体回路としてのＩＣ回路部１０と、ＩＣ回路部１０から外部へ接続するためのパッド部２０と、ＩＣ回路部１０の周辺に配置され互いに直交して形成された直線状の磁気抵抗部３１ａ〜３１ｄ、３２ａ〜３２ｄにより構成された磁気抵抗ブリッジ回路３１とを有して構成されている。

各磁気抵抗部３１ａ〜３１ｄ、３２ａ〜３２ｄのそれぞれの端部がＰ１〜Ｐ４、Ｑ１〜Ｑ７の点で接続されている。図５（ｂ）に示すように、Ｐ１点は電源電圧Ｖｃｃ、Ｐ３点はグランドＧＮＤに接続されている。また、Ｐ２、Ｐ４は、中間電圧を出力するための端子とされている。

また、各磁気抵抗部３１ａ〜３１ｄ、３２ａ〜３２ｄは、図５（ｂ）に示すように、Ｐ２とＱ１、Ｑ２とＱ３、Ｑ４とＱ５、Ｑ６とＱ７が通常配線に使用されるアルミや銅、金等の配線４１〜４４により接続されている。

すなわち、この磁気抵抗ブリッジ回路３１は、各辺がそれぞれ２本の磁気抵抗部が直列（３１ａと３２ａの直列、３１ｂと３２ｂの直列、３１ｃと３２ｃの直列、３１ｄと３２ｄの直列）に接続された磁気抵抗部でブリッジ構成とされている。

ここで、磁気抵抗ブリッジ回路３１を構成する各磁気抵抗部３１ａ〜３１ｄ、３２ａ〜３２ｄは、基板２上にニッケル鉄（ＮｉＦｅ）、ニッケルコバルト（ＮｉＣｏ）、またはニッケル鉄コバルト（ＮｉＦｅＣｏ）等の強磁性体によって形成されている。しかし、Ｐ２とＱ１、Ｑ２とＱ３、Ｑ４とＱ５、Ｑ６とＱ７との配線４１〜４４は、アルミや銅、金等によるものであるから、従来技術で示したような折り返し形状に基づく折り返し部とはならず、磁気抵抗ブリッジ回路としての検出精度には影響を与えない。

（第２の実施の形態の効果）
第２の実施の形態によれば、第１の実施の形態の効果に加えて以下のような効果を有する。

（１）磁気抵抗部を複数本の直線でレイアウトするが、各磁気抵抗部を磁気抵抗材料である強磁性体ではなく通常配線に使用されるアルミや銅、金等により接続するので、ブリッジを構成する各磁気抵抗値のばらつきやその誤差が累積することがなく、磁気抵抗ブリッジ回路としての検出精度が向上する。
（２）それぞれの磁気抵抗部は、複数本の直線で大きな抵抗値を有してパッド部の外側に配置することができるので、ＩＣサイズ相当の長さの数倍の長さを確保することができる。

以上、本発明の実施の形態を説明したが、上記実施の形態は、一例に過ぎず、特許請求の範囲に係る発明を限定するものではない。これら新規な実施の形態およびその変形例は、その他の様々な形態で実施されることが可能であり、本発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更等を行うことができる。また、上記実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない。さらに、上記実施の形態およびその変形例は、発明の範囲及び要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…半導体装置、
２…基板、
１０…ＩＣ回路部
１１…アンプ部
２０…パッド部
３０…磁気抵抗ブリッジ回路
３０ａ〜３０ｄ…磁気抵抗部
３１…磁気抵抗ブリッジ回路
３１ａ〜３１ｄ…磁気抵抗部
３２ａ〜３２ｄ…磁気抵抗部
４１〜４４…配線
５１…Ｐウエル領域
５２…ソース領域
５３…ドレイン領域
５４…ゲート酸化膜
５５…ゲート電極
５６…酸化膜
５７…層間絶縁膜
５８…コンタクトホール
５９…アルミ配線
７１…アウタリード
７２…ボンディングワイヤ
７３…樹脂モールド

Claims

基板と、
前記基板上に形成された半導体回路と、
前記半導体回路から外部へ接続するためのパッド部と、
前記半導体回路の周辺に配置され互いに直交して形成された直線状の磁気抵抗部により構成された磁気抵抗ブリッジ回路と、
を有していることを特徴とする半導体装置。
前記磁気抵抗ブリッジ回路は、前記パッド部の外側に配置されていることを特徴とする請求項１に記載の半導体装置。
前記磁気抵抗ブリッジ回路は、前記各磁気抵抗部が１つの直線状の磁気抵抗部により形成されていることを特徴とする請求項１又は２に記載の半導体装置。
前記半導体回路は、前記磁気抵抗ブリッジ回路からの出力信号が入力されるセンサ制御回路であることを特徴とする請求項１又は２に記載の半導体装置。