JP2013205201A

JP2013205201A - 電流センサ及び電流センサパッケージ

Info

Publication number: JP2013205201A
Application number: JP2012074042A
Authority: JP
Inventors: Takahiro Taoka; 隆洋田岡; Kenji Ichinohe; 健司一戸; Yosuke Ide; 洋介井出; Tatsuya Kogure; 竜矢小暮
Original assignee: Alps Green Devices Co Ltd
Current assignee: Alps Green Devices Co Ltd
Priority date: 2012-03-28
Filing date: 2012-03-28
Publication date: 2013-10-07

Abstract

【課題】外部磁界の影響をより小さくして精度良く被測定電流を測定できる電流センサ及び電流センサパッケージを提供すること。
【解決手段】本発明の電流センサは、導電性材料で構成され、間隔を持って設けられた２つの素子形成領域（Ａ_１，Ａ_２）を有する電流路基板（１１）と、２つの素子形成領域（Ａ_１，Ａ_２）上にそれぞれ成膜された磁気抵抗効果多層膜（１２ａ〜１２ｄ）と、を具備し、２つの素子形成領域（Ａ_１，Ａ_２）に通流する被測定電流の向きが反対向きであり、磁気抵抗効果多層膜（１２ａ〜１２ｄ）における感度軸の向きは、素子形成領域（Ａ_１，Ａ_２）を通流する被測定電流の向きに対してそれぞれ直交する向きであることを特徴とする。
【選択図】図１

Description

本発明は、電流の大きさを測定する電流センサ及び電流センサパッケージに関し、特に、外部磁場の影響をより小さくできる電流センサ及び電流センサパッケージに関する。

従来より、電流を測定するためのデバイスとして磁電変換素子を用いた電流センサが開発されている。この電流センサは、被測定電流が電流路を通流することにより生じる誘導磁界を検出することにより被測定電流を測定する。このため、このタイプの電流センサは、外部磁界により影響を受けて正確に被測定電流を測定できないことが考えられる。

このような問題を解決するために、感度軸を互いに平行にした状態で一対の磁電変換素子を電流路に設け、一対の磁電変換素子の出力の差動をとることにより、外部磁界を除去する方法が提案されている（特許文献１）。この特許文献１に記載の電流センサは、基板上において、基板に直交する電流線を挟んで対向する位置に一対の磁電変換素子を配置している。この一対の磁電変換素子は、感度軸方向が同一方向に向けられている。この電流センサにおいては、一対の磁電変換素子から互いに逆相の出力信号が出力されるため、差動演算により出力信号は加算処理されて出力感度が向上される。また、一対の磁電変換素子の出力信号以外のノイズ成分は同相であるため、差動演算により除去される。

特開２００２−２４３７６６号公報

しかしながら、上記した特許文献１に記載の電流センサにおいては、一対の磁電変換素子はそれぞれセンサチップであり、図８に示すように一対の磁電変換素子８０１，８０２が並設されると、ミリオーダーの間隔Ｄ_３を生じることとなる。このような配置状態で図８に示すように外部磁界源８０３が存在すると、外部磁界源８０３から一方の磁電変換素子８０１との間の距離Ｄ_１と外部磁界源８０３から他方の磁電変換素子８０２との間の距離Ｄ_２とに差が生じてしまう。このように外部磁界源８０３から磁電変換素子までの距離がそれぞれ異なると、一対の磁電変換素子８０１，８０２が受ける外部磁界がそれぞれ異なってしまい、一対の磁電変換素子８０１，８０２の出力の差動演算を行っても外部磁界を十分に除去できないという問題がある。

本発明はかかる点に鑑みてなされたものであり、外部磁界の影響をより小さくして精度良く被測定電流を測定できる電流センサ及び電流センサパッケージを提供することを目的とする。

本発明の電流センサは、半導体材料で構成され、間隔を持って設けられた２つの素子形成領域を有する電流路基板と、前記２つの素子形成領域上にそれぞれ成膜された磁気抵抗効果多層膜と、を具備し、前記２つの素子形成領域に通流する被測定電流の向きが反対向きであり、前記磁気抵抗効果多層膜における感度軸の向きは、前記素子形成領域を通流する被測定電流の向きに対してそれぞれ直交する向きであることを特徴とする。

この構成によれば、半導体材料で構成された電流路基板上に直接磁気抵抗効果多層膜を形成する。このため、電流路基板をシリコン基板のような半導体基板とすることにより、電流路基板上にウエハレベルで磁気抵抗効果多層膜を直接パターニングして形成することができる。したがって、導体板を機械的な曲げ加工でＵ字形状に形成した電流路の上にチップ状の磁気抵抗効果素子を接合した電流センサよりも全体として小型であり、これに伴って、相対的に磁気抵抗効果多層膜間の間隔を小さくすることができる。このため、差動演算するための出力元である一対の磁気抵抗効果多層膜から外部磁界源までのそれぞれの距離を同じ距離に近づけることができる。そのため、一対の磁気抵抗効果多層膜からの出力の差動演算により外部磁界の影響をできるだけ小さくすることができる。その結果、精度良く被測定電流を測定することができる。また、このように半導体材料で構成された電流路基板上に磁気抵抗効果多層膜を形成してなる電流センサは、チップ状の磁気抵抗効果素子を実装した電流センサよりも、被測定電流が発生させる誘導磁界に対して磁気抵抗効果膜の感度軸を高精度に合わせることができる。

本発明の電流センサにおいては、前記電流路基板は、前記素子形成領域をそれぞれ有する第１及び第２の通流部と、前記第１及び第２の通流部を繋ぐ第３の通流部とで構成されていることが好ましい。

本発明の電流センサにおいては、前記電流路基板は、前記素子形成領域をそれぞれ有する一対の通流基板で構成されていることが好ましい。

本発明の電流センサにおいては、前記電流路基板の素子形成領域は、半導体プロセスにおけるダイシング又はエッチングにより間隔を持って設けられたことが好ましい。

本発明の電流センサにおいては、前記磁気抵抗効果多層膜は、前記２つの素子形成領域上にそれぞれ絶縁層を介して成膜されたことが好ましい。

本発明の電流センサにおいては、前記絶縁層は６０ｎｍ〜１２０ｎｍであることが好ましい。

本発明の電流センサパッケージは、被測定電流が通流する一対の第１のリード部及び前記被測定電流が通流しない第２のリード部を有するリードフレームと、前記一対の第１のリード部上に導電性接続部材を介して前記第１及び第２の通流部がそれぞれ実装されていると共に、前記第２のリード部上に絶縁性接続部材を介して前記第３の通流部が実装された上記電流センサと、前記リードフレーム及び前記電流センサを封止する封止材と、を具備することを特徴とする。

本発明の電流センサパッケージは、被測定電流が通流する二対のリード部を有するリードフレームと、一方の対のリード部上に導電性接続部材を介して前記一対の通流基板の一方の通流基板の両端部がそれぞれ実装されていると共に、他方の対のリード部上に導電性接続部材を介して前記一対の通流基板の他方の通流基板の両端部がそれぞれ実装された上記電流センサと、前記リードフレーム及び前記電流センサを封止する封止材と、を具備することを特徴とする。

本発明の電流センサによれば、外部磁界の影響をより小さくして精度良く被測定電流を測定できる。

本発明の実施の形態１に係る電流センサを示す図である。図１のＩＩ−ＩＩ線に沿う断面図である。本発明の実施の形態１に係る電流センサの磁気抵抗効果多層膜を説明するための図である。絶縁耐電圧と絶縁層厚との間の関係を示す図である。本発明の実施の形態１に係る電流センサを実装した電流センサパッケージを説明するための図である。本発明の実施の形態２に係る電流センサを示す図である。本発明の実施の形態２に係る電流センサを実装した電流センサパッケージを説明するための図である。従来の電流センサの課題を説明する図である。

以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
本発明の電流センサは、半導体材料で構成され、間隔を持って設けられた２つの素子形成領域を有する電流路基板と、２つの素子形成領域上にそれぞれ成膜された磁気抵抗効果多層膜と、を備える。本発明において、電流路基板は、素子形成領域をそれぞれ有する第１及び第２の通流部と、第１及び第２の通流部を繋ぐ第３の通流部とで構成されている形態と、素子形成領域をそれぞれ有する一対の通流基板で構成されている形態とがある。

（実施の形態１）
本実施の形態においては、電流路基板が、素子形成領域をそれぞれ有する第１及び第２の通流部と、第１及び第２の通流部を繋ぐ第３の通流部とで構成されている形態について説明する。

図１は、本発明の実施の形態１に係る電流センサを示す図である。
本実施の形態に係る電流センサ１は、半導体材料で構成された電流路基板上に磁電変換素子である磁気抵抗効果多層膜を形成してなり、電流路基板に被測定電流を通流するものである。ここでは、電流路基板としてシリコン基板１１を用いる。なお、電流路基板を構成する半導体材料としては、シリコンに限定されない。

シリコン基板１１は、被測定電流を通流する第１〜第３の通流部１１ａ〜１１ｃで構成されている。これらの第１〜第３の通流部１１ａ〜１１ｃは一体で構成されており、特に境界はないものとする。第１の通流部１１ａ及び第２の通流部１１ｂは、それぞれ一方向（図１において紙面上下方向）に延びており、間隔Ｄを持って設けられている（スリットＳが形成されている）。この間隔Ｄは、少なくとも第１の通流部１１ａと第２の流通部１１ｂとの間の絶縁距離に相当する。第３の通流部１１ｃは、第１の通流部１１ａと第２の通流部１１ｂとを繋ぐように位置する。したがって、このシリコン基板１１は、平面視においてＵ字形状を有している。ここでは、被測定電流が第１の通流部１１ａを図１の下側から上側に向けて通流し、第３の通流部１１ｃを図１の左側から右側に向かって通流し、第２の通流部１１ｂを図１の上側から下側に向けて通流する。このため、第１の通流部１１ａにおける被測定電流による誘導磁界の方向は図１の左側から右側に向かう方向であり、第２の通流部１１ｂにおける被測定電流による誘導磁界の方向は図１の右側から左側に向かう方向である。なお、被測定電流の通流方向については特に限定されない。

第１の通流部１１ａ及び第２の通流部１１ｂの間の間隔Ｄはミクロンオーダーである。このミクロンオーダーの間隔Ｄを第１の通流部１１ａ及び第２の通流部１１ｂの間に設けるためには、例えば、半導体プロセスにおけるダイシング又はエッチングを用いる。すなわち、シリコン基板１１にミクロンオーダーの刃幅を持つダイシング装置でハーフダイシングするか、シリコン基板１１をＲＩＥ（反応性イオンエッチング）などでエッチングしてスリットＳを設ける。このようにウエハレベルでスリットＳを形成することができるので、非常に狭い（ミクロンオーダーの）間隔Ｄを設けることができる。このため、一対の磁気抵抗効果多層膜から外部磁界源までのそれぞれの距離を同じ距離に近づけることができる。その結果、一対の磁気抵抗効果多層膜からの出力の差動演算により外部磁界の影響をできるだけ小さくすることができ、精度良く被測定電流を測定することができる。なお、スリットＳの長さＴについては、後述する素子形成領域間に間隔Ｄを設けるスリットＳが形成されれば特に制限はない。

第１の通流部１１ａは素子形成領域Ａ_１を有する。また、第２の通流部１１ｂは素子形成領域Ａ_２を有する。したがって、シリコン基板１１は、間隔Ｄを持って設けられた２つの素子形成領域Ａ_１，Ａ_２を有する。上述したように、被測定電流が第１の通流部１１ａを図１の下側から上側に向けて通流し、第２の通流部１１ｂを図１の上側から下側に向けて通流するので、被測定電流は素子形成領域Ａ_１を下側から上側に向けて通流し、素子形成領域Ａ_２を図１の上側から下側に向けて通流する。すなわち、２つの素子形成領域に通流する被測定電流の向きが反対向きである。

図１に示すように、シリコン基板１１が平面視においてＵ字形状を有しており、被測定電流が第１の通流部１１ａを通流する方向と被測定電流が第２の通流部１１ｂを通流する方向とが反対になる場合においては、第１の通流部１１ａと第３の通流部１１ｂとの間の角部、及び第２の通流部１１ｂと第３の通流部１１ｂとの間の角部Ｂで、発生磁場が被測定電流の通流方向に対して傾く。このように被測定電流の通流方向に対して傾いた発生磁場は電流センサの出力のリニアリティを悪化させる原因となる。このため、上記素子形成領域Ａ_１，Ａ_２は、できるだけ前記角部から離れた位置に設けることが望ましい。図１においては、素子形成領域Ａ_１，Ａ_２は、第１の通流部１１ａ及び第２の通流部１１ｂにおける第３の通流部１１ｃとは反対側の端側に設けている。電流センサの出力のリニアリティの悪化を防止することができる。

第１の通流部１１ａの素子形成領域Ａ_１には、磁気抵抗効果多層膜１２ａ，１２ｂが絶縁層を介して成膜されている。磁気抵抗効果多層膜１２ａは、感度軸の向きが誘導磁界の方向と逆方向になるように形成され、磁気抵抗効果多層膜１２ｂは、感度軸の向きが誘導磁界の方向と同じ方向になるように形成されている。したがって、磁気抵抗効果多層膜１２ａ，１２ｂにおける感度軸の向きは、素子形成領域Ａ_１を通流する被測定電流の向き（図１において下側から上側に向かう方向）に対してそれぞれ直交する向きである。

また、素子形成領域Ａ_１において、電極パッド１３ａ，１３ｂ，１３ｃが絶縁層を介して形成されている。ここでは、電極パッド１３ａが電源Ｖ_ｄｄに接続される電極パッドであり、電極パッド１３ｂが出力ＯＵＴ_１を取り出す電極パッドであり、電極パッド１３ｃがグランドに接続される電極パッドである。これにより、磁気抵抗効果多層膜１２ａ，１２ｂでハーフブリッジ回路が構成される。また、素子形成領域Ａ_１において、磁気抵抗効果多層膜１２ａ，１２ｂと電極パッド１３ａ，１３ｂ，１３ｃとの間を電気的に接続する配線１４が絶縁層を介して形成されている。さらに、素子形成領域Ａ_１において、磁気抵抗効果多層膜１２ａ，１２ｂの感度軸の方向と直交する方向（矢印ＨＢ）に磁界が加わるように、ハードバイアス層１５が絶縁層を介して形成されている。

第２の通流部１１ｂの素子形成領域Ａ_２には、磁気抵抗効果多層膜１２ｃ，１２ｄが絶縁層を介して成膜されている。磁気抵抗効果多層膜１２ｃは、感度軸の向きが誘導磁界の方向と同じ方向になるように形成され、磁気抵抗効果多層膜１２ｄは、感度軸が誘導磁界の方向と逆方向になるように形成されている。したがって、磁気抵抗効果多層膜１２ｃ，１２ｄにおける感度軸の向きは、素子形成領域Ａ_２を通流する被測定電流の向き（図１において上側から下側に向かう方向）に対してそれぞれ直交する向きである。

また、素子形成領域Ａ_２において、電極パッド１３ｄ，１３ｅ，１３ｆが絶縁層を介して形成されている。ここでは、電極パッド１３ｄが電源Ｖ_ｄｄに接続される電極パッドであり、電極パッド１３ｅが出力ＯＵＴ_２を取り出す電極パッドであり、電極パッド１３ｆがグランドに接続される電極パッドである。これにより、磁気抵抗効果多層膜１２ｃ，１２ｄでハーフブリッジ回路が構成される。また、素子形成領域Ａ_２において、磁気抵抗効果多層膜１２ｃ，１２ｄと電極パッド１３ｄ，１３ｅ，１３ｆとの間を電気的に接続する配線１４が絶縁層を介して形成されている。さらに、素子形成領域Ａ_２において、磁気抵抗効果多層膜１２ｃ，１２ｄの感度軸の方向と直交する方向（矢印ＨＢ）に磁界が加わるように、ハードバイアス層１５が絶縁層を介して形成されている。

図２は、図１のＩＩ−ＩＩ線に沿う断面図である。図２から分かるように、第１の通流部１１ａの磁気抵抗効果多層膜１２ｂ及び第２の通流部１１ｂの磁気抵抗効果多層膜１２ｄは、シリコン基板上に絶縁層１６を介して成膜されている。また、第１の通流部１１ａの電極パッド１３ｃ及び配線１４並びに第２の通流部１１ｂの電極パッド１３ｆ及び配線１４は、シリコン基板上に絶縁層１６を介して形成されている。

図３は、図２に示す磁気抵抗効果多層膜１２ｄのＸ部の拡大図であり、膜構成の一例を示している。図３に示すように、磁気抵抗効果多層膜１２ｄは、電流路基板であるシリコン基板１１上に絶縁層１６を介して成膜されている。この磁気抵抗効果多層膜１２ｄは、シリコン基板１１上にシリコン酸化膜などの絶縁層１６を形成した後に、磁化固定層１２１、非磁性層１２２、磁化自由層１２３及び酸化防止層１２４を順次成膜し、磁化固定層１２１、非磁性層１２２、磁化自由層１２３及び酸化防止層１２４をパターニングすることにより形成する。

磁気抵抗効果多層膜１２ｄは、ＧＭＲ素子やＴＭＲ素子に含まれる磁化固定層１２１、非磁性層１２２及び磁化自由層１２３の積層構造を少なくとも含む多層膜であり、磁化固定層１２１、非磁性層１２２、磁化自由層１２３及び酸化防止層１２４以外の層、例えば、反強磁性層、保護層などを含んでも良い。磁化固定層１２１は、例えば、Ｃｏ_７５Ｆｅ_２５などで構成される層と、Ｒｕで構成される層と、Ｃｏ_４０Ｆｅ_４０Ｂ_２０などで構成される層とを積層して構成される。非磁性層１２２は、２つの強磁性層である磁化固定層１２１と磁化自由層１２３とを隔てる中間層である。非磁性層１２２は、例えば、ＭｇＯなどで構成される。磁化自由層１２３は、磁化方向が変化する磁性層である。磁化自由層１２３は、例えば、Ｃｏ_４０Ｆｅ_４０Ｂ_２０などで構成される。また、酸化防止層１２４の材料としては、Ｔａなどを用いることができる。なお、磁気抵抗効果多層膜の層構成や材料などについては特に制限はない。

本発明に係る電流センサは、例えば電子部品の回路に流れるミリアンペアオーダーの微小な電流を測定することに適している。このような微小な電流を測定する場合には、絶縁耐電圧を低く設定することが可能である。図４は、１０ｍＡの電流を流したときのシリコン酸化膜の絶縁層の厚さと絶縁耐電圧との間の関係を示す図である。このようにミリアンペアオーダーの微小な電流を流すのであれば、必要とされる絶縁耐電圧は１００Ｖ〜２００Ｖ程度が必要と考えることができるので、絶縁層の厚さとしては６０ｎｍ〜１２０ｎｍ程度の厚さで良いと考えられる。

次に、上記構成を有する電流センサ１を実装した電流センサパッケージについて説明する。図５は、本発明の実施の形態１に係る電流センサを実装した電流センサパッケージを説明するための図である。

図５に示す電流センサパッケージは、リードフレーム２１と、リードフレーム２１上に実装された電流センサ１と、リードフレーム２１及び電流センサ１を封止する封止材２５と、から主に構成されている。

リードフレーム２１は、複数のリード部、ここでは１１個のリード部２１ａ〜２１ｋを含む。図５に示す構成においては、リード部２１ａ，２１ｂ，２１ｇが電流センサ１の第１の通流部１１ａのハーフブリッジ回路と電気的に接続されている。すなわち、リード部２１ａは第１の通流部１１ａのハーフブリッジ回路の出力ＯＵＴ_１の電極パッド１３ｂとワイヤ２３でワイヤボンディングされ、リード部２１ｂは第１の通流部１１ａのハーフブリッジ回路の電源Ｖ_ｄｄの電極パッド１３ａとワイヤ２３でワイヤボンディングされ、リード部２１ｇは第１の通流部１１ａのハーフブリッジ回路のグランドの電極パッド１３ｃとワイヤ２３でワイヤボンディングされている。

また、図５に示す構成においては、リード部２１ｄ，２１ｅ，２１ｊが電流センサ１の第２の通流部１１ｂのハーフブリッジ回路と電気的に接続されている。すなわち、リード部２１ｄは第２の通流部１１ｂのハーフブリッジ回路の電源Ｖ_ｄｄの電極パッド１３ｄとワイヤ２３でワイヤボンディングされ、リード部２１ｅは第２の通流部１１ｂのハーフブリッジ回路の出力ＯＵＴ_２の電極パッド１３ｅとワイヤ２３でワイヤボンディングされ、リード部２１ｊは第２の通流部１１ｂのハーフブリッジ回路のグランドの電極パッド１３ｆとワイヤ２３でワイヤボンディングされている。

リード部２１ｃ，２１ｈ，２１ｉは、電流センサ１を搭載するリード部であり、リード部２１ｈ上に導電性接続部材である導電ペースト２４ａを介して第１の通流部１１ａが配置され、リード部２１ｉ上に導電性接続部材である導電ペースト２４ａを介して第２の通流部１１ｂが配置され、リード部２１ｃ上に絶縁性接続部材である絶縁ペースト２４ｂを介して第３の通流部１１ｃが配置される。このようにして、一対のリード部２１ｈ，２１ｉ上に導電ペースト２４ａを介して第１及び第２の通流部１１ａ，１１ｂがそれぞれ実装されていると共に、リード部２１ｃ上に絶縁ペースト２４ｂを介して第３の通流部１１ｃが実装される。一対のリード部２１ｈ，２１ｉは、一対の導体部２２ａ，２２ｂとそれぞれ電気的に接続され、導体部２２ａからリード部２１ｈに被測定電流が通流し、電流センサ１を経てリード部２２ｂから導体部２２ｂに被測定電流が通流する。この構成において、リード部２１ｃ上に絶縁ペースト２４ｂを介して第３の通流部１１ｃが配置されることにより、被測定電流を、第１の通流部１１ａで一方向に（図５において下側から上側に向かって）通流させ、第３の通流部１１ｃで折り返して通流させ、第２の通流部１１ｂで前記一方向とは反対の方向に（図５において上側から下側に向かって）通流させることができる。

リード部２１ｈは、被測定電流を一方向に（図５において下側から上側に向かって）通流する導体部２２ａと電気的に接続されており、リード部２１ｉは、被測定電流を一方向に（図５において上側から下側に向かって）通流する導体部２２ｂと電気的に接続されている。すなわち、リード部２１ｈ，２１ｉは、被測定電流が通流する一対のリード部であり、リード部２１ｃは、被測定電流が通流しないリード部である。

封止材２５は、リードフレーム２１のリード部２１ａ〜２１ｋの先端部分、すなわち他の基板の実装領域に実装される部分以外の部分及び電流センサ１を封止する。封止材２５の材料としては、通常封止材として使用されている材料を用いることができる。

上記構成を有する電流センサパッケージでパッケージ内に通流される電流を測定する場合、被測定電流が導体部２２ａからリード部２１ｈを通り、導電ペースト２４ａを介して電流センサ１の第１の通流部１１ａを通流する。その後、被測定電流は、第３の通流部１１ｃを通って通流方向を変えて第２の通流部１１ｂを通流する。そして、被測定電流は、導電ペースト２４ａを介してリード部２１ｉを通り、導体部２２ｂに通流する。このようにして電流センサ１を通流した被測定電流は、第１の通流部１１ａ側のハーフブリッジ回路の出力ＯＵＴ_１と第２の通流部１１ｂ側のハーフブリッジ回路の出力ＯＵＴ_２との間で差動演算されることにより測定される。

このような電流センサパッケージの外側に外部磁界源が存在した場合においては、電流センサ１の第１の通流部１１ａの素子形成領域Ａ_１と第２の通流部１１ｂの素子形成領域Ａ_２との間がミクロンオーダーの間隔であるので、外部磁界源から素子形成領域Ａ_１までの距離と外部磁界源から素子形成領域Ａ_２までの距離とがほぼ等しくなる。このため、一対の磁気抵抗効果多層膜からの出力の差動演算により外部磁界の影響をできるだけ小さくすることができ、精度良く被測定電流を測定することができる。また、この構成によれば、導体板を機械的な曲げ加工でＵ字形状に形成した電流路の上にチップ状の磁気抵抗効果素子を接合した電流センサよりも全体として小型になる。また、このように半導体材料で構成された電流路基板上に磁気抵抗効果多層膜を形成してなる電流センサは、チップ状の磁気抵抗効果素子を実装した電流センサよりも、被測定電流が発生させる誘導磁界に対して磁気抵抗効果膜の感度軸を高精度に合わせることができる。

（実施の形態２）
本実施の形態においては、電流路基板が、素子形成領域をそれぞれ有する一対の通流基板で構成されている形態について説明する。

図６は、本発明の実施の形態２に係る電流センサを示す図である。
本実施の形態に係る電流センサ２は、半導体材料で構成された電流路基板上に絶縁層を介して磁電変換素子である磁気抵抗効果多層膜を形成してなり、電流路基板に被測定電流を通流するものである。ここでは、電流路基板としてシリコン基板１１を用いる。なお、電流路基板を構成する材料としては、シリコンに限定されない。

シリコン基板１１は、被測定電流を通流する第１及び第２の通流基板１１ｄ，１１ｅで構成されている。第１及び第２の通流基板１１ｄ，１１ｅは別体で構成されている。第１の通流基板１１ｄ及び第２の通流基板１１ｅは、それぞれ一方向（図１において紙面上下方向）に延びており、間隔Ｄを持って設けられている。ここでは、被測定電流が第１の通流基板１１ｄを図６の下側から上側に向けて通流し、第２の通流基板１１ｅを図６の上側から下側に向けて通流する。このため、第１の通流基板１１ｄにおける被測定電流による誘導磁界の方向は図６の左側から右側に向かう方向であり、第２の通流基板１１ｅにおける被測定電流による誘導磁界の方向は図６の右側から左側に向かう方向である。なお、被測定電流の通流方向については特に限定されない。

第１の通流基板１１ｄ及び第２の通流基板１１ｅの間の間隔Ｄはミクロンオーダーである。このミクロンオーダーの間隔Ｄを第１の通流基板１１ｄ及び第２の通流基板１１ｅの間に設けるためには、例えば、半導体プロセスにおけるダイシング又はエッチングを用いる。すなわち、シリコン基板１１にミクロンオーダーの刃幅を持つダイシング装置でダイシングするか、シリコン基板１１をＲＩＥ（反応性イオンエッチング）などでエッチングする。このようにウエハレベルでスリットＳを形成することができるので、非常に狭い（ミクロンオーダーの）間隔Ｄを設けることができる。このため、一対の磁気抵抗効果多層膜から外部磁界源までのそれぞれの距離を同じ距離に近づけることができる。その結果、一対の磁気抵抗効果多層膜からの出力の差動演算により外部磁界の影響をできるだけ小さくすることができ、精度良く被測定電流を測定することができる。

第１の通流基板１１ｄは素子形成領域Ａ_１を有する。また、第２の通流基板１１ｅは素子形成領域Ａ_２を有する。素子形成領域Ａ_１，Ａ_２の構成については、第１の通流基板１１ｄに第２の通流基板１１ｅと電気的に接続するための導電パッド１３ｇを設け、第２の通流基板１１ｅに第１の通流基板１１ｄと電気的に接続するための導電パッド１３ｈを設けた以外は図１と同じであるので、図６において図１と同じ符号を付してその詳細な説明は省略する。

次に、上記構成を有する電流センサ２を実装した電流センサパッケージについて説明する。図７は、本発明の実施の形態２に係る電流センサを実装した電流センサパッケージを説明するための図である。

図７に示す電流センサパッケージは、リードフレーム３１と、リードフレーム３１上に実装された電流センサ２と、リードフレーム３１及び電流センサ２を封止する封止材３５と、から主に構成されている。

リードフレーム３１は、複数のリード部、ここでは８個のリード部３１ａ〜３１ｈを含む。図７に示す構成においては、リード部３１ａ，３１ｅ，３１ｈが電流センサ２の第１の通流基板１１ｄのハーフブリッジ回路と電気的に接続されている。すなわち、リード部３１ａは第１の通流基板１１ｄのハーフブリッジ回路の電源Ｖ_ｄｄの電極パッド１３ａとワイヤ３３でワイヤボンディングされ、リード部３１ｅは第１の通流基板１１ｄのハーフブリッジ回路の出力ＯＵＴ_１の電極パッド１３ｂとワイヤ３３でワイヤボンディングされている。また、リード部３１ｈは第２の通流基板１１ｅのハーフブリッジ回路のグランドの電極パッド１３ｆとワイヤ３３でワイヤボンディングされており、第２の通流基板１１ｅの電極パッド１３ｈと第１の通流基板１１ｄのハーフブリッジ回路のグランドの電極パッド１３ｃとワイヤ３３でワイヤボンディングされている。

また、図７に示す構成においては、リード部３１ａ，３１ｄ，３１ｈが電流センサ２の第２の通流基板１１ｅのハーフブリッジ回路と電気的に接続されている。すなわち、リード部３１ｄは第２の通流基板１１ｅのハーフブリッジ回路の出力ＯＵＴ_２の電極パッド１３ｅとワイヤ３３でワイヤボンディングされ、リード部３１ｈは第２の通流基板１１ｅのハーフブリッジ回路のグランドの電極パッド１３ｆとワイヤ３３でワイヤボンディングされている。また、リード部３１ａは第１の通流基板１１ｄのハーフブリッジ回路の電源Ｖ_ｄｄの電極パッド１３ａとワイヤ３３でワイヤボンディングされており、第１の通流基板１１ｄの電極パッド１３ｇと第２の通流基板１１ｅの電源Ｖ_ｄｄの電極パッド１３ｄとワイヤ３３でワイヤボンディングされている。

リード部３１ｂ，３１ｆ，３１ｃ，３１ｇは、被測定電流が通流する二対のリード部であり、電流センサ２を搭載するリード部である。ここでは、リード部３１ｂ，３１ｆ上に導電性接続部材である導電ペースト３４を介して第１の通流基板１１ｄが配置され、リード部３１ｃ，３１ｇ上に導電性接続部材である導電ペースト３４を介して第２の通流基板１１ｅが配置される。このようにして、一方の対のリード部３１ｂ，３１ｆ上に導電ペースト３４を介して第１の通流基板１１ｄの両端部が実装されていると共に、一方の対のリード部３１ｃ，３１ｇ上に導電ペースト３４を介して第２の通流基板１１ｅの両端部が実装される。リード部３１ｆは、導体部３２ａと電気的に接続されており、リード部３１ｂ，３１ｃは、被測定電流の通流方向を変えて折り返す折り返し部３２１を有する平面視でＵ字形状を有する導体部３２ｂと電気的に接続され、リード部３１ｇは、導体部３２ｃと電気的に接続されている。すなわち、第１の通流基板１１ｄ側の一対のリード部３１ｂ，３１ｆはそれぞれ導体部３２ｂ，３２ａと電気的に接続されており、第２の通流基板１１ｅ側の一対のリード部３１ｃ，３１ｇはそれぞれ導体部３２ｂ，３２ｃと電気的に接続されている。これにより、導体部３２ａからリード部３１ｆに被測定電流が通流し、電流センサ２の第１の通流基板１１ｄを経てリード部３１ｂから導体部３２ｂに被測定電流が通流する。そして、導体部３２ｂにおいて被測定電流の通流方向が変わり、導体部３２ｂからリード部３１ｃに被測定電流が通流し、リード部３１ｃから電流センサ２の第２の通流基板１１ｅを経てリード部３１ｇから導体部３２ｃに被測定電流が通流する。これにより、被測定電流を、第１の通流基板１１ｄで一方向に（図７において下側から上側に向かって）通流させ、第２の通流基板１１ｅで前記一方向とは反対の方向に（図７において上側から下側に向かって）通流させることができる。

封止材３５は、リードフレーム３１のリード部３１ａ〜３１ｈの先端部分、すなわち他の基板の実装領域に実装される部分以外の部分及び電流センサ２を封止する。封止材３５の材料としては、通常封止材として使用されている材料を用いることができる。

上記構成を有する電流センサパッケージでパッケージ内に通流される電流を測定する場合、被測定電流が導体部３２ａからリード部３１ｆを通り、導電ペースト３４を介して電流センサ２の第１の通流基板１１ｄを通流する。その後、被測定電流は、第１の通流基板１１ｄから導電ペースト３４を介してリード部３１ｂを通り、導体部３２ｂに通流する。そして、被測定電流は、導体部３２ｂにおいて通流方向が逆方向に変えられて、リード部３１ｃを通り、導電ペースト３４を介して電流センサ２の第２の通流基板１１ｅを通流する。その後、被測定電流は、第２の通流基板１１ｅから導電ペースト３４を介してリード部３１ｇを通り、導体部３２ｃに通流する。そして、このようにして電流センサ２を通流した被測定電流は、第２の通流基板１１ｄ側のハーフブリッジ回路の出力ＯＵＴ_１と第２の通流基板１１ｅ側のハーフブリッジ回路の出力ＯＵＴ_２との間で差動演算されることにより測定される。

このような電流センサパッケージの外側に外部磁界源が存在した場合においては、電流センサ２の第１の通流基板１１ｄの素子形成領域Ａ_１と第２の通流基板１１ｅの素子形成領域Ａ_２との間がミクロンオーダーの間隔であるので、外部磁界源から素子形成領域Ａ_１までの距離と外部磁界源から素子形成領域Ａ_２までの距離とがほぼ等しくなる。このため、一対の磁気抵抗効果多層膜からの出力の差動演算により外部磁界の影響をできるだけ小さくすることができ、精度良く被測定電流を測定することができる。また、この構成によれば、導体板を機械的な曲げ加工でＵ字形状に形成した電流路の上にチップ状の磁気抵抗効果素子を接合した電流センサよりも全体として小型になる。また、このように半導体材料で構成された電流路基板上に磁気抵抗効果多層膜を形成してなる電流センサは、チップ状の磁気抵抗効果素子を実装した電流センサよりも、被測定電流が発生させる誘導磁界に対して磁気抵抗効果膜の感度軸を高精度に合わせることができる。

また、本実施の形態においては、実施の形態１とは異なり、電流センサに被測定電流の通流方向を変えて逆向きにする折り返し部分（第３の通流部）が存在しない。すなわち、電流センサにおいて、発生磁場が被測定電流の通流方向に対して傾く領域が存在しない。このため、電流センサの出力のリニアリティの悪化を防止することができる。

本発明は上記実施の形態に限定されず、種々変更して実施することができる。例えば、上記実施の形態における各素子の接続関係、大きさなどは適宜変更して実施することが可能である。その他、本発明は、本発明の範囲を逸脱しないで適宜変更して実施することができる。

本発明は、電子部品の回路に通流する微小電流を測定する電流センサに適用することが可能である。

１，２電流センサ
１１ａ第１の通流部
１１ｂ第２の通流部
１１ｃ第３の通流部
１１ｄ第１の通流基板
１１ｅ第２の通流基板
１２ａ〜１２ｄ磁気抵抗効果多層膜
１３ａ〜１３ｈ電極パッド
１４配線
１５ハードバイアス層
１６絶縁層
２１，３１リードフレーム
２２ａ，２２ｂ，３２ａ〜３２ｃ導体部
２３，３３ワイヤ
２４ａ，２４ｂ，３４導電ペースト
２４ｂ絶縁ペースト
２５，３５封止材

Claims

半導体材料で構成され、間隔を持って設けられた２つの素子形成領域を有する電流路基板と、前記２つの素子形成領域上にそれぞれ成膜された磁気抵抗効果多層膜と、を具備し、前記２つの素子形成領域に通流する被測定電流の向きが反対向きであり、前記磁気抵抗効果多層膜における感度軸の向きは、前記素子形成領域を通流する被測定電流の向きに対してそれぞれ直交する向きであることを特徴とする電流センサ。
前記電流路基板は、前記素子形成領域をそれぞれ有する第１及び第２の通流部と、前記第１及び第２の通流部を繋ぐ第３の通流部とで構成されていることを特徴とする請求項１記載の電流センサ。
前記電流路基板は、前記素子形成領域をそれぞれ有する一対の通流基板で構成されていることを特徴とする請求項１記載の電流センサ。
前記電流路基板の素子形成領域は、半導体プロセスにおけるダイシング又はエッチングにより間隔を持って設けられたことを特徴とする請求項１から請求項３のいずれかに記載の電流センサ。
前記磁気抵抗効果多層膜は、前記２つの素子形成領域上にそれぞれ絶縁層を介して成膜されたことを特徴とする請求項１から請求項４のいずれかに記載の電流センサ。
前記絶縁層は６０ｎｍ〜１２０ｎｍであることを特徴とする請求項５記載の電流センサ。
被測定電流が通流する一対の第１のリード部及び前記被測定電流が通流しない第２のリード部を有するリードフレームと、前記一対の第１のリード部上に導電性接続部材を介して前記第１及び第２の通流部がそれぞれ実装されていると共に、前記第２のリード部上に絶縁性接続部材を介して前記第３の通流部が実装された請求項２記載の電流センサと、前記リードフレーム及び前記電流センサを封止する封止材と、を具備することを特徴とする電流センサパッケージ。
被測定電流が通流する二対のリード部を有するリードフレームと、一方の対のリード部上に導電性接続部材を介して前記一対の通流基板の一方の通流基板の両端部がそれぞれ実装されていると共に、他方の対のリード部上に導電性接続部材を介して前記一対の通流基板の他方の通流基板の両端部がそれぞれ実装された請求項３記載の電流センサと、前記リードフレーム及び前記電流センサを封止する封止材と、を具備することを特徴とする電流センサパッケージ。