JP5265689B2 - 磁気結合型アイソレータ - Google Patents

Description

本発明は、磁界発生部と磁気抵抗効果素子（ＴＭＲ素子やＣＰＰ−ＧＭＲ素子）とを備える磁気結合型アイソレータに関する。

下記特許文献には磁気結合型アイソレータに関する発明が開示されている。磁気結合型アイソレータは、入力信号を、磁気に変換するための磁界発生部と、前記磁界発生部から生じた外部磁界を検出して電気信号に変換するための磁気抵抗効果素子とを有して構成される。そして、その電気信号を信号処理回路を介して出力側に伝送して出力を取り出す。

磁気抵抗効果素子としては、ホール素子、ＡＭＲ素子（異方性磁気抵抗効果素子）、あるいは、ＧＭＲ素子（巨大磁気抵抗効果素子）が使用される。
特開昭６４−３２７１２号公報 特開昭６０−６９９０６号公報 特表２００３−５２６０８３号公報

例えば、上記した特許文献３に記載された発明に示すように、ＧＭＲ素子などでは、素子抵抗を高めるためにミアンダ形状で形成することが好ましい。なおＧＭＲ素子は、反強磁性層／固定磁性層／非磁性導電層／フリー磁性層を備える多層膜と、その両側に接続される電極層とを備える。このような磁気抵抗効果素子は、電流が多層膜の各層の膜面に対して平行な方向に流れる。このような磁気抵抗効果素子は、ＣＩＰ（current in the plane）−ＧＭＲ素子（あるいは単なるＧＭＲ素子）と呼ばれる。

しかしながら前記ＧＭＲ素子をミアンダ形状で形成した場合、ＧＭＲ素子の素子面積（コイルとの対向面積）が大きくなり、主として、１次側回路／２次側回路（コイル／ＧＭＲ素子）間の静電容量が大きくなる問題があった。

また、ＧＭＲ素子の素子面積が大きい分、それに対向するコイルも小さくできないため、インダクタンスＬが大きくなる問題があった。
したがって、従来では信号伝送速度を高めることが困難であった。

また、ＧＭＲ素子をミアンダ形状で形成した場合、コイルの幅方向への広がりも大きくなる。コイルから発生する外部磁界の磁界強度は一律ではない。コイルの側方に向うほど外部磁界の磁界強度は弱まる。したがって、ミアンダ形状で形成した場合は、高くほぼ均一な磁界強度の外部磁界をＧＭＲ素子全体に供給できず、出力が低下したり出力がばらつく問題があった。

以上により、従来では、出力と信号伝送速度の双方を高めることが困難といった問題があった。

そこで本発明は上記従来課題を解決するためのものであり、特に、出力及び高速応答性を向上させた磁気結合型アイソレータを提供することを目的としている。

本発明における磁気結合型アイソレータは、
入力信号により外部磁界を発生させるための磁界発生部と、前記磁界発生部と電気的に絶縁されるとともに磁気的結合が可能な位置であって、前記磁界発生部に対して高さ方向に対向配置された前記外部磁界を検出して電気信号に変換するための磁気抵抗効果素子と、を有し、
前記磁気抵抗効果素子は、反強磁性層、磁化方向が固定された固定磁性層、非磁性材料層、及び磁化変動可能なフリー磁性層が順に積層された多層膜と、前記多層膜の上下に配置された電極層とを有して構成され、
前記多層膜は、幅寸法がＴ１、前記幅寸法Ｔ１に直交する長さ寸法がＬ１であり、前記長さ寸法Ｌ１が前記幅寸法Ｔ１よりも長く形成されており、
前記多層膜は、平面視にて、前記磁界発生部の幅寸法Ｔ２の中心から両側方向へ前記幅寸法Ｔ２に対して３０％ずつの幅とした計６０％の幅領域内に位置しており、
前記磁気抵抗効果素子に接続される非磁性の配線パターンが、前記電極層に連続して形成されており、
前記固定磁性層の磁化方向は、前記多層膜の幅方向を向き、前記外部磁界の方向と平行あるいは反平行であることを特徴とするものである。

本発明では、磁気抵抗効果素子として、多層膜の膜面に対して垂直方向に電流を流すＴＭＲ素子（トンネル型磁気抵抗効果素子）、あるいはＣＰＰ−ＧＭＲ素子を用いる。前記磁気抵抗効果素子によれば、従来のようにミアンダ形状にして素子長さを延ばし素子面積を大きくしなくても、電気抵抗値を高くできる。よって従来に比べて磁気抵抗効果素子を構成する多層膜の素子面積を小さくすることができる。なお多層膜の幅寸法Ｔ１については、磁界発生部の全幅の６０％以内に収めるという要件を付けた。

したがって、従来に比べて１次側回路／２次側回路（磁界発生部／磁気抵抗効果素子）間の静電容量を小さくできる。また、磁気抵抗効果素子の小型化に起因して、磁界発生部も小さく形成できるため、インダクタンスＬを小さくすることが可能である。そして、磁気結合型アイソレータの小型化を実現できるから、ウェハ１枚辺りの取り個数を増やすことができ、製造コストの低減を図ることも出来る。

ところで、本発明では、上記のように、磁気抵抗効果素子を構成する多層膜の素子面積を小さくしても形状磁気異方性を効果的に発生させるために、長さ寸法Ｌ１を幅寸法Ｔ１よりも長い形状で形成した。これにより、フリー磁性層に対して長さ方向に磁化容易軸を付与でき、磁界発生部からの外部磁界に対して、リニア応答性を向上できる。（Ｒ−Ｈカーブのヒステリシスを小さく、あるいは無くすことができる）。その結果、高周波の入力信号による磁界発生部からの外部磁界変化に対して、磁気抵抗効果素子の磁化変化を効果的に追従させることができる。

さらに本発明では、上記したように、多層膜を、平面視にて、磁界発生部の全幅の６０％（中心から両側方へ３０％ずつの幅）で規定した幅領域内に位置させている。後述する実験に示すように、これにより、磁界発生部から多層膜に印加される外部磁界の磁界強度を最大値から１０％減内に抑えることが出来る。すなわち外部磁界の最大値を１００％としたとき、９０％以上の強い磁界強度を多層膜の全域に印加できる。

以上により本発明の磁気結合型アイソレータによれば、高速磁化スイッチングが可能になり、出力及び高速応答性を向上させることが出来る。

本発明では、前記多層膜のアスペクト比（長さ寸法Ｌ１／幅寸法Ｔ１）は２〜３０であることが好ましい。これにより、より効果的に形状磁気異方性を発生させることができ、磁界発生部からの外部磁界に対するリニア応答性を向上させることができる。

また本発明では、前記多層膜の幅寸法Ｔ１は１０μｍ以下であることが好ましい。これにより、より効果的に形状磁気異方性を発生させることができ、磁界発生部からの外部磁界に対するリニア応答性を向上させることができる。

また本発明では、前記磁界発生部は、平面内に複数ターン巻回して形成されたコイルであることが好ましい。

また本発明では、前記固定磁性層の磁化方向は、前記多層膜の幅方向を向き、前記外部磁界の方向と平行あるいは反平行であることが好ましい。

さらに本発明では、前記磁界発生部は、外部磁界が互いに反対方向に発生する第１磁界発生部と第２磁界発生部とを有して構成され、
前記第１磁界発生部と対向配置される前記磁気抵抗効果素子と、前記第２磁界発生部と対向配置される前記磁気抵抗効果素子とを備え、各磁気抵抗効果素子は、全て同じ層構成であり、
前記第１磁界発生部と対向配置される前記磁気抵抗効果素子と、前記第２磁界発生部と対向配置される前記磁気抵抗効果素子とがブリッジ回路を構成していることが好ましい。
このとき、全ての前記磁気抵抗効果素子の前記固定磁性層の磁化方向が同じ方向を向いていることが好ましい。また、各磁気抵抗効果素子に接続される前記配線パターンがすべて、平面視にして重ならないように引き回されていることが好ましい。

本発明の磁気結合型アイソレータによれば、従来に比べて、出力及び高速応答性を向上させることが出来る。

図１は、本実施形態の磁気結合型アイソレータ（磁気カプラ）の全体の回路構成図、図２は、磁気抵抗効果素子Ｒ１〜Ｒ４にて構成されるブリッジ回路図、図３は本実施形態における磁気結合型アイソレータの部分平面図、図４は、図３に示すＡ−Ａ線に沿って厚さ方向に切断し矢印方向から見た部分断面図、図５は、本実施形態の磁気結合型アイソレータを構成するＴＭＲ素子の部分断面図、図６は、ＴＭＲ素子を構成する多層膜と、前記多層膜に対向するコイルを拡大して示した部分拡大平面図である。なお図３、図６では、絶縁層を図示せず、またコイル２の内縁及び外縁のみを示し、コイル２下に位置する磁気抵抗効果素子Ｒ１〜Ｒ４を透視して示した。

図１に示すように磁気結合型アイソレータ１は、磁界発生部としてのコイル２と、磁気抵抗効果素子Ｒ１〜Ｒ４とを有して構成される。コイル２と各磁気抵抗効果素子Ｒ１〜Ｒ４は図示しない絶縁層を介して電気的に絶縁されているが、磁気的結合が可能な間隔を空けて配置される。

ここで図１では、差動増幅器１５や外部出力端子１６等の信号処理回路（ＩＣ）までも含めて、磁気結合型アイソレータ１を定義しているが、磁気結合型アイソレータ１に前記信号処理回路（ＩＣ）を含めず、コイル２、磁気抵抗効果素子Ｒ１〜Ｒ４及び、図３に示す各端子１０〜１４を備える形態を、磁気結合型アイソレータ１と定義することもできる。かかる場合は、磁気結合型アイソレータ１を、電子機器側の信号処理回路（ＩＣ）と電気的に繋ぐことが必要になる。

コイル２は図３のように、Ｘ１−Ｘ２方向に帯状に延びる第１磁界発生部３と第２磁界発生部４を有する。第１磁界発生部３と第２磁界発生部４は図示Ｙ１−Ｙ２方向に間隔を空けて対向している。第１磁界発生部３と第２磁界発生部４は連結部１７，１８を介して連結されている。連結部１７，１８は、湾曲状となっているが形態を限定するものではない。第１磁界発生部３、第２磁界発生部４、及び連結部１７，１８に囲まれて空間部１９が形成されている。

図４に示すようにコイル２は、幅寸法Ｔ４で形成されたコイル片６が所定の間隔Ｔ５を空けて、複数回、巻回形成された形状である。よって、図４に示すように、第１磁界発生部３及び第２磁界発生部４は、複数本のコイル片６がＹ１−Ｙ２方向に並設された構成となっている。

コイル２に接続される２つの電極パッド５，６が設けられている。電極パッド５，６は円形状であるが特に形状を限定するものではない。さらにコイル２は電極パッド５，６を介して図１に示すように送信回路７に接続されている。送信回路７から入力信号に基づく電流が流れると、コイル２から外部磁界が発生する。図４に示すように第１磁界発生部３を構成するコイル片６、及び第２磁界発生部４を構成するコイル片６では電流の流れる向きが反平行である。よって、第１磁界発生部３を構成するコイル片６により発生する外部磁界Ｈ１と、第２磁界発生部４を構成するコイル片６により発生する外部磁界Ｈ２は逆向きである。図３、図４に示すように第１磁界発生部３の真下（真上でもよい）、及び第２磁界発生部の真下（真上でもよい）には、夫々磁気抵抗効果素子Ｒ１〜Ｒ４が絶縁層（図示せず）を介して対向配置されている。そして、第１磁界発生部３と対向配置された第１磁気抵抗効果素子Ｒ１及び第４磁気抵抗効果素子Ｒ４に、前記第１磁界発生部３より作用する外部磁界Ｈ３と、第２磁界発生部４と対向配置された第２磁気抵抗効果素子Ｒ２及び第３磁気抵抗効果素子Ｒ３に、前記第２磁界発生部４より作用する外部磁界Ｈ４は反平行である。

図２に示すように第１磁気抵抗効果素子Ｒ１と第２磁気抵抗効果素子Ｒ２は直列接続され、第３磁気抵抗効果素子Ｒ３と第４磁気抵抗効果素子Ｒ４は直列接続されている。

図２に示すように第１磁気抵抗効果素子Ｒ１と第３磁気抵抗効果素子Ｒ３は入力端子（入力パッド）１０に接続されている。この実施形態では入力端子１０は１つである。

また第２磁気抵抗効果素子Ｒ２と第４磁気抵抗効果素子Ｒ４は夫々、別々のグランド端子（グランドパッド）１１，１２に接続されている。よって、この実施形態ではグランド端子１１，１２は２つある。

図２に示すように、第１磁気抵抗効果素子Ｒ１と第２磁気抵抗効果素子Ｒ２の間には第１出力端子（第１出力パッド，ＯＵＴ１）１３が接続されており、第３磁気抵抗効果素子Ｒ３と第４磁気抵抗効果素子Ｒ４の間には第２出力端子（第２出力パッド，ＯＵＴ２）１４が接続されている。

図１，図２に示すように、第１出力端子１３及び第２出力端子１４の出力側が差動増幅器１５に接続されている。

そして図１に示すように差動増幅器１５の出力側は、外部出力端子１６に接続されている。

図３に示すように、コイル２の第１磁界発生部３と対向配置される第１磁気抵抗効果素子Ｒ１はＸ１側に、第４磁気抵抗効果素子Ｒ４はＸ２側に配置される。

また図３に示すように、コイル２の第２磁界発生部４と対向配置される第２磁気抵抗効果素子Ｒ２はＸ１側に、第３磁気抵抗効果素子Ｒ３はＸ２側に配置される。

図３に示すように、第１磁気抵抗効果素子Ｒ１と第３磁気抵抗効果素子Ｒ３間が第１配線パターン２０にて接続される。図３に示すように、第１配線パターン２０は、平面視にて、各素子Ｒ１〜Ｒ４間を直線的に囲んだ囲み領域Ｓの内部に位置している。第１配線パターン２０はＸ１−Ｘ２方向及びＹ１−Ｙ２方向から見て斜めに傾いて形成されている。

図３に示すように、第１配線パターン２０から第２配線パターン２１が分岐している。第２配線パターン２１は囲み領域Ｓの内部位置から、前記囲み領域Ｓの外方へ延出し、入力端子１０に接続されている。

また図３に示すように第１磁気抵抗効果素子Ｒ１と第２磁気抵抗効果素子Ｒ２間が第３配線パターン２２により接続される。第３配線パターン２２はＹ１−Ｙ２方向に延出して形成されている。さらに、第３配線パターン２２から囲み領域Ｓの外方に向けて第４配線パターン２３が分岐している。図３に示すように第４配線パターン２３は第１出力端子１３に接続される。

また図３に示すように、第３磁気抵抗効果素子Ｒ３と第４磁気抵抗効果素子Ｒ４間が第５配線パターン２４により接続される。第５配線パターン２４はＹ１−Ｙ２方向に延出して形成されている。さらに、第５配線パターン２４から囲み領域Ｓの外方に向けて第６配線パターン２５が分岐している。図３に示すように第６配線パターン２５は第２出力端子１４に接続される。

さらに図３に示すように、第２磁気抵抗効果素子Ｒ２と第１グランド端子１１間が第７配線パターン２６で接続される。また図３に示すように、第４磁気抵抗効果素子Ｒ４と第２グランド端子１２間が第８配線パターン２７により接続される。

図３に示すように各端子１０〜１４はＸ１−Ｘ２方向に所定の間隔を空けて一列に配列されている。よって信号処理回路（ＩＣ）側との配線（電気的接続）を簡単に行える。そして、これら端子１０〜１４の真ん中の位置に、１つだけ設けられた入力端子１０が配置されている。

図３に示すように、平面視にて配線パターン同士が重ならないように引き回すことができる。

ただし配線パターンの形態は図３に限定されるものではない。平面視にて配線パターン同士に重なる部分があってもよい。

また、図３の実施形態に代えて、入力端子１０の位置にグランド端子を、グランド端子１１，１２の位置に入力端子を設ける形態でもよい。かかる場合、グランド端子が１つ、入力端子が２つとなる。

各磁気抵抗効果素子Ｒ１〜Ｒ４は全て同じ層構成で形成されている。各磁気検出素子Ｒ１〜Ｒ４は図５に示す構造で形成される。

図５に示す符号３０は下部電極層である。下部電極層３０上に多層膜３１が形成される。多層膜３１は下から反強磁性層３２、固定磁性層３３、絶縁障壁層３４、フリー磁性層３５、保護層３６の順に積層される。なお下からフリー磁性層３５、絶縁障壁層３４、固定磁性層３３及び反強磁性層３２の順に積層されてもよい。

反強磁性層３２は、例えば、元素α（ただしαは、Ｐｔ，Ｐｄ，Ｉｒ，Ｒｈ，Ｒｕ，Ｏｓのうち１種または２種以上の元素である）とＭｎとを含有する反強磁性材料で形成される。

反強磁性層３２と、下部電極層３０の間に、結晶配向を整えるためのシード層が設けられていてもよい。

固定磁性層３３は、反強磁性層３２との界面で生じる交換結合磁界（Ｈｅｘ）により図示Ｙ方向に磁化固定されている。ここで磁化固定とは、少なくとも、コイル２から磁気抵抗効果素子Ｒ１〜Ｒ４に作用する外部磁界に対して磁化変動しない状態を指す。

図５では、固定磁性層３３は、ＣｏＦｅ等の単層構造であるが、積層構造、特に磁性層／非磁性中間層／磁性層で形成された積層フェリ構造であることが、固定磁性層３３の磁化固定力を大きくでき好適である。

固定磁性層３３上には絶縁障壁層３４が形成されている。絶縁障壁層３４は、例えば、酸化チタン（Ｔｉ−Ｏ）や、酸化マグネシウム（Ｍｇ−Ｏ）で形成される。

絶縁障壁層３４上には、フリー磁性層３５が形成されている。図５ではフリー磁性層３５は単層構造であるが、磁性層の積層構造で形成することも出来る。フリー磁性層３５は、ＮｉＦｅの単層構造か、ＮｉＦｅを含む積層構造で形成されることが好適である。

前記フリー磁性層３５上にはＴａ等の非磁性金属材料で形成された保護層３６が形成されている。

上記した多層膜３１のＸ１−Ｘ２方向（Ｘ方向）の両側端面３１ａ，３１ａは、下側から上側に向けて徐々にＸ方向への幅寸法が狭くなるように傾斜面で形成される。ただし傾斜面でなく垂直面であってもよい。

図５に示すように、下部電極層３０上から各側端面３１ａ，３１ａ上にかけて絶縁層３７が形成される。絶縁層３７はＡｌ₂Ｏ₃やＳｉＯ₂等の既存の絶縁材料で形成される。さらに絶縁層３７上から多層膜３１上にかけて上部電極層４０が形成される。

この実施形態における磁気抵抗効果素子Ｒ１〜Ｒ４は、ＴＭＲ素子（トンネル型磁気抵抗効果素子）である。よって多層膜３１の上下に電極層３０，４０が設けられる。そして、電流が多層膜３１の各層の膜面に対し垂直方向に流れる。このような磁気抵抗効果素子は、ＣＰＰ（current perpendicular to the plane）型と呼ばれる。ＣＰＰ型には、ＴＭＲ素子のほかにＣＰＰ−ＧＭＲ素子もある。ＣＰＰ−ＧＭＲ素子では、図５に示す絶縁障壁層３４に代えてＣｕ等の非磁性導電層が用いられる。

図４に示すように、配線パターン２４は下部電極層３０と一体的に形成されている。配線パターン２４は下部電極層３０と別に形成されてもよいが、かかる場合でも配線パターン２４と下部電極層３０とは電気的に接続される。

また図４に示すように、配線パターン２７が上部電極層４０と一体的に形成されている。配線パターン２７は上部電極層４０と別に形成されてもよいが、かかる場合でも配線パターン２７と上部電極層４０とは電気的に接続される。

このようにＴＭＲ素子では、多層膜３１の上下に電極層３０，４０が形成されるため、電極層３０，４０に接続される配線パターンは、複数の階層に分けて形成されることになる。

図３の実施形態では、配線パターン２０，２１，２６，２７が上段に形成され、配線パターン２２，２３，２４，２５が下段に形成される。なお、その逆であってもよい。

続いて外部磁界に対するブリッジ回路の出力について説明する。
例えば各磁気抵抗効果素子Ｒ１−Ｒ４の固定磁性層３３の磁化がＹ１方向に固定されているとして、図４に示す夫々の外部磁界Ｈ３，Ｈ４が各磁気抵抗効果素子Ｒ１〜Ｒ４に侵入すると、第１磁気抵抗効果素子Ｒ１及び第４磁気抵抗効果素子Ｒ４のフリー磁性層３５の磁化はＹ１方向に向けて傾く。よって第１磁気抵抗効果素子Ｒ１及び第４磁気抵抗効果素子Ｒ４の電気抵抗値は小さくなる。一方、第２磁気抵抗効果素子Ｒ２及び第３磁気抵抗効果素子Ｒ３の磁化はＹ２方向に向けて傾く。よって第２磁気抵抗効果素子Ｒ２及び第３磁気抵抗効果素子Ｒ３の電気抵抗値は大きくなる。これにより、第１磁気抵抗効果素子Ｒ１と第２磁気抵抗効果素子Ｒ２間の中点電位、及び第３磁気抵抗効果素子Ｒ３と第４磁気抵抗効果素子Ｒ４間の中点電位が変動し、差動出力を得ることが出来る。

このように磁気結合型アイソレータ１では、コイル２から磁気抵抗効果素子Ｒ１〜Ｒ４を経て、電気信号の伝達を行うことが出来る。

図３に示す各磁気抵抗効果素子Ｒ１〜Ｒ４は、多層膜３１の平面形状を示している。図３に示すように、多層膜３１はＸ１−Ｘ２方向に長く、Ｙ１−Ｙ２方向に短い矩形状で形成される。さらに詳しく図６等を用いて説明する。

図６に示すようにＴＭＲ素子を構成する多層膜３１は、Ｙ１−Ｙ２方向への幅寸法がＴ１、幅寸法Ｔ１に直交するＸ１−Ｘ２方向への長さ寸法がＬ１で形成される。図６に示すように幅寸法Ｔ１は長さ寸法Ｌ１よりも長く形成される。図６での多層膜３１は矩形状（長方形）であるが、形状を限定しない。例えば楕円のような形状でもよい。かかる場合の幅寸法Ｔ１や長さ寸法Ｌ１は最大幅寸法、最大長さ寸法で規定される。

一方、コイル２の第１磁界発生部３や第２磁界発生部４でのＹ１−Ｙ２方向の幅寸法はＴ２で形成される。幅寸法Ｔ２は図４に示すように、各コイル６の幅寸法Ｔ４及び各コイル片４間の間隔Ｔ５を足し合わせて計算される。

図３、図４及び図６に示すように各磁気抵抗効果素子Ｒ１〜Ｒ４はコイル２の第１磁界発生部３や第２磁界発生部４と平面視にて重なるように対向配置されている。

図６に示すようにコイル２の幅寸法Ｔ２の中心Ｏ１から両側部２ａ，２ｂの方向へ幅寸法Ｔ２に対して３０％ずつの幅とした計６０％の幅寸法がＴ３である。例えば幅寸法Ｔ２が５０μｍであれば、中心Ｏ１は両側部２ａ，２ｂから幅の内側方向へ２５μｍの位置であり、その中心Ｏ１から両側部２ａ，２ｂの方向へ幅寸法Ｔ２に対して３０％ずつ、すなわち１５μｍずつとしたラインが図６の点線Ｂ，Ｃである。点線Ｂ，Ｃ間の幅領域は、コイル２の各磁界発生部３，４の中央に位置し、しかも、点線Ｂ，Ｃ間の幅領域の幅寸法Ｔ３は、幅寸法Ｔ２に対して６０％に相当する３０μｍである。

本実施形態では、多層膜３１が前記幅寸法Ｔ３の範囲内に収まるように、多層膜３１の幅寸法Ｔ１は幅寸法Ｔ３以下で規定される。

図６に示す実施形態では、平面視にて多層膜３１の幅方向の中心Ｏ２が、コイル２の幅寸法Ｔ２の中心Ｏ１と一致しているが、平面視にて、多層膜３１が、幅寸法Ｔ３の範囲内に収まれば、多層膜３１の幅方向の中心Ｏ２と、コイル２の幅寸法Ｔ２の中心Ｏ１とが一致していなくてもよい。ただし平面視にて多層膜３１の幅方向の中心Ｏ２と、コイル２の幅寸法Ｔ２の中心Ｏ１とが一致していたほうが、多層膜３１全体に均一な磁界強度の外部磁界を作用させやすく好適である。

本実施形態では、磁気抵抗効果素子Ｒ１〜Ｒ４として、多層膜３１の膜面に対して垂直方向に電流を流すＴＭＲ素子、あるいはＣＰＰ−ＧＭＲ素子を用いる。前記磁気抵抗効果素子Ｒ１〜Ｒ４によれば、従来のようにミアンダ形状のように素子長さを延ばして素子面積を大きく形成しなくても、電気抵抗値を高くできる。よって従来に比べて磁気抵抗効果素子Ｒ１〜Ｒ４を構成する多層膜３１の素子面積を小さくすることができる。なお多層膜３１の幅寸法Ｔ１については、磁界発生部３，４の全幅の６０％以内の幅領域内に収めるという要件を付けた。

したがって、従来に比べて１次側回路／２次側回路（コイル２／磁気抵抗効果素子Ｒ１〜Ｒ４）間の静電容量を小さくできる。また、磁気抵抗効果素子Ｒ１〜Ｒ４の小型化に起因して、コイル２も小さく形成できるため、インダクタンスＬを小さくすることが可能である。そして、磁気結合型アイソレータ１の小型化を実現できるから、ウェハ１枚辺りの取り個数を増やすことができ、製造コストの低減を図ることも出来る。

ところで、本実施形態では、上記のように、磁気抵抗効果素子Ｒ１〜Ｒ４を構成する多層膜３１の素子面積を小さくしても形状磁気異方性を効果的に発生させるために、長さ寸法Ｌ１を幅寸法Ｔ１よりも長い横長形状に形成した。これにより、フリー磁性層３５に対して長さ方向（Ｘ１−Ｘ２方向）に磁化容易軸を付与でき、磁界発生部３，４からの外部磁界に対して、リニア応答性を向上できる。（図７に示すように、Ｒ−Ｈカーブのヒステリシスを小さく、あるいは無くすことができる）。その結果、高周波の入力信号による磁界発生部３，４からの外部磁界変化に対して、磁気抵抗効果素子Ｒ１〜Ｒ４の磁化変化を効果的に追従させることができる。

さらに本実施形態では、上記したように、多層膜３１の幅寸法Ｔ１を、磁界発生部３、４の全幅の６０％（中心Ｏ１から両側方へ３０％ずつの幅）で規定した幅寸法Ｔ３内に収めている。後述する実験に示すように、これにより、磁界発生部３，４から多層膜３１に印加される磁界強度を最大値から１０％減内に抑えることが出来る。すなわち外部磁界の磁界強度の最大値を１００％としたとき、９０％以上の強い磁界強度の外部磁界を多層膜３１の全域に印加できる。

以上により本実施形態の磁気結合型アイソレータ１によれば、高速磁化スイッチングが可能になり、出力及び高速応答性を向上させることができる。

本実施形態では、多層膜３１のアスペクト比（長さ寸法Ｌ１／幅寸法Ｔ１）は２〜３０であることが好ましい。これにより、素子面積の狭小化を促進できるとともに、より効果的に形状磁気異方性を発生させることができ、磁界発生部３，４からの外部磁界に対するリニア応答性を向上させることができる。

また本実施形態では、多層膜３１の幅寸法Ｔ１は１０μｍ以下であることが好適である。これにより、より効果的に形状磁気異方性を発生させることができ、磁界発生部３，４からの外部磁界に対するリニア応答性を向上させることができる。

図５に示すように多層膜３１の両側は絶縁層３７で埋められているが、この部分に、多層膜３１や電極層３０，４０と絶縁性を保った状態でハードバイアス層（図示しない）を設けてもよい。これにより、ハードバイアス層からのバイアス磁界により、フリー磁性層３５の単磁区化をより効果的に促進でき、外部磁界に対するリニア応答性をより向上させることができる。

また、固定磁性層３３の磁化方向は多層膜３１の幅方向（Ｙ１−Ｙ２方向）を向き、外部磁界Ｈ３，Ｈ４の方向と平行あるいは反平行である。そして無磁場状態（フリー磁性層３５に外部磁界が作用していない状態）では、フリー磁性層３５は形状磁気異方性により長さ方向（Ｘ１−Ｘ２方向）を向いている。すなわち無磁場状態では、固定磁性層３３とフリー磁性層３５の磁化は直交している。これにより出力を大きくできる。

また、例えば、第１磁気抵抗効果素子Ｒ１と第４磁気抵抗効果素子Ｒ４を固定抵抗素子にすることも出来るが、ブリッジ回路を構成する抵抗素子を全て磁気抵抗効果素子Ｒ１〜Ｒ４とすることで出力を大きくできる。

本実施形態では、全ての磁気抵抗効果素子Ｒ１〜Ｒ４が、同じ層構成で形成される。ここで「層構成」とは積層順や材質のみならず、固定磁性層３３の磁化方向も含まれる。そして、図３に示すように、コイル２の第１磁界発生部３と対向する位置に第１磁気抵抗効果素子Ｒ１及び第４磁気抵抗効果素子Ｒ４を配置し、第２磁界発生部４と対向する位置に第２磁気抵抗効果素子Ｒ２及び第３磁気抵抗効果素子Ｒ３を配置している。そして図３のように配線して、磁気抵抗効果素子Ｒ１〜Ｒ４によりブリッジ回路を構成している。本実施形態では、全ての磁気抵抗効果素子Ｒ１〜Ｒ４が、同じ層構成で形成されるから、全ての磁気抵抗効果素子Ｒ１〜Ｒ４の抵抗値や温度特性を一致させやすく、また各磁気抵抗効果素子Ｒ１〜Ｒ４の形成も容易且つ適切に行える。そして図３に示すように、磁気抵抗効果素子Ｒ１〜Ｒ４とコイル２とを配置することで、簡単かつ適切にブリッジ回路を構成できる。

以下の磁界強度実験を行った。
実験では、図４に示すコイル片６の幅寸法Ｔ４を４μｍ、間隔Ｔ５を２μｍ、ターン数を８としたコイル２を形成した。よってコイル２の磁界発生部３，４の幅寸法Ｔ２は、４６μｍであった。

コイル２の磁界発生部３，４から高さ方向（厚さ方向）に１０μｍ離れた位置にて幅方向への磁界強度を測定した。その実験結果が図８に示されている。

図８に示す横軸の０μｍは、コイル２の磁界発生部３，４の中心Ｏ１である。中心Ｏ１での磁界強度が最も強く、磁界強度の最大値を１として規格化した。

図８に示すように中心Ｏ１から両側部２ａ，２ｂ（図６参照）の方向へ離れるほど、徐々に磁界強度は低下することがわかった。

図８に示すように、磁界強度の最大値から１０％減となる規格化磁界強度＝０．９の領域が、ちょうど中心Ｏ１から各側部２ａ，２ｂ方向に夫々、全幅（幅寸法Ｔ２＝４６μｍ）に対して、３０％ずつの幅領域（計６０％の幅領域）であることがわかった。

そこで本実施形態では、磁気検出素子Ｒ１〜Ｒ４（ＴＭＲ素子やＣＰＰ−ＧＭＲ素子）を構成する多層膜３１が、コイル２の磁界発生部３，４の全幅（幅寸法Ｔ２）に対して中心Ｏ１から側方方向に３０％ずつの計６０％の幅寸法Ｔ３内に収まるように、多層膜３１の幅寸法Ｔ１を幅寸法Ｔ３以下で規定することとした。

本実施形態の磁気結合型アイソレータ（磁気カプラ）の全体の回路構成図、 磁気抵抗効果素子Ｒ１〜Ｒ４にて構成されるブリッジ回路図、 本実施形態における磁気結合型アイソレータの部分平面図、 図３に示すＡ−Ａ線に沿って厚さ方向に切断し矢印方向から見た部分断面図、 本実施形態の磁気結合型アイソレータを構成するＴＭＲ素子の部分断面図、 ＴＭＲ素子を構成する多層膜と、前記多層膜に対向するコイルを拡大して示した部分拡大平面図、 本実施形態における磁気抵抗効果素子のＲ−Ｈカーブ、 コイルの磁界発生部の中心からの距離と、外部磁界の磁界強度（最大磁界強度を１として規格化）との関係を示すグラフ、

１ 磁気結合型アイソレータ
２ コイル
３ 第１磁界発生部
４ 第２磁界発生部
６ コイル片
７ 送信回路
１０ 入力端子
１１、１２ グランド端子
１３、１４ 出力端子
１５ 差動増幅器
１６ 外部出力端子
２０〜２７ 配線パターン
３０ 下部電極層
３１ 多層膜
３２ 反強磁性層
３３ 固定磁性層
３４ 絶縁障壁層
３５ フリー磁性層
３７ 絶縁層
３８ ハードバイアス層
４０ 上部電極層
Ｈ１〜Ｈ４ 外部磁界
Ｒ１〜Ｒ４ 磁気抵抗効果素子

Claims (7)

1. 入力信号により外部磁界を発生させるための磁界発生部と、前記磁界発生部と電気的に絶縁されるとともに磁気的結合が可能な位置であって、前記磁界発生部に対して高さ方向に対向配置された前記外部磁界を検出して電気信号に変換するための磁気抵抗効果素子と、を有し、
   前記磁気抵抗効果素子は、反強磁性層、磁化方向が固定された固定磁性層、非磁性材料層、及び磁化変動可能なフリー磁性層が順に積層された多層膜と、前記多層膜の上下に配置された電極層とを有して構成され、
   前記多層膜は、幅寸法がＴ１、前記幅寸法Ｔ１に直交する長さ寸法がＬ１であり、前記長さ寸法Ｌ１が前記幅寸法Ｔ１よりも長く形成されており、
   前記多層膜は、平面視にて、前記磁界発生部の幅寸法Ｔ２の中心から両側方向へ前記幅寸法Ｔ２に対して３０％ずつの幅とした計６０％の幅領域内に位置しており、
   前記磁気抵抗効果素子に接続される非磁性の配線パターンが、前記電極層に連続して形成されており、
   前記固定磁性層の磁化方向は、前記多層膜の幅方向を向き、前記外部磁界の方向と平行あるいは反平行であることを特徴とする磁気結合型アイソレータ。
2. 前記多層膜のアスペクト比（長さ寸法Ｌ１／幅寸法Ｔ１）は２〜３０である請求項１記載の磁気結合型アイソレータ。
3. 前記多層膜の幅寸法Ｔ１は１０μｍ以下である請求項１又は２に記載の磁気結合型アイソレータ。
4. 前記磁界発生部は、平面内に複数ターン巻回して形成されたコイルである請求項１ないし３のいずれかに記載の磁気結合型アイソレータ。
5. 前記磁界発生部は、外部磁界が互いに反対方向に発生する第１磁界発生部と第２磁界発生部とを有して構成され、
   前記第１磁界発生部と対向配置される前記磁気抵抗効果素子と、前記第２磁界発生部と対向配置される前記磁気抵抗効果素子とを備え、各磁気抵抗効果素子は、全て同じ層構成であり、
   前記第１磁界発生部と対向配置される前記磁気抵抗効果素子と、前記第２磁界発生部と対向配置される前記磁気抵抗効果素子とがブリッジ回路を構成している請求項１ないし４のいずれかに記載の磁気結合型アイソレータ。
6. 全ての前記磁気抵抗効果素子の前記固定磁性層の磁化方向が同じ方向を向いている請求項５記載の磁気結合型アイソレータ。
7. 各磁気抵抗効果素子に接続される前記配線パターンがすべて、平面視にして重ならないように引き回されている請求項５又は６に記載の磁気結合型アイソレータ。

Images