JP2010258981A - 磁気結合型アイソレータ - Google Patents

Abstract

【課題】外部磁場やＥＭＳに対する耐性を十分に確保することができる磁気結合型アイソレータを提供すること。
【解決手段】本発明の磁気結合型アイソレータは、入力信号により外部磁界を発生させるためのコイル２と、コイル２と電気的に絶縁されるとともに磁気的結合が可能な位置であって、平面視においてコイル２と重なるように配置されており、前記外部磁界を検出して電気信号に変換するための磁気抵抗効果素子Ｒ１〜Ｒ４と、平面視においてコイル２及び磁気抵抗効果素子Ｒ１〜Ｒ４と重なるように配置された上部シールド膜４１と、磁気抵抗効果素子Ｒ１〜Ｒ４を囲繞するように配置されたミドルシールド膜４３と、を具備することを特徴とする。
【選択図】図５

Description

本発明は、磁界発生部と磁気抵抗効果素子（ＴＭＲ素子、ＣＩＰ−ＧＭＲ素子、ＣＰＰ−ＧＭＲ素子）とを備える磁気結合型アイソレータに関する。

電子回路において、例えば、大電流が流れる部分と信号伝送が行われている部分とが近接すると、大電流が流れることにより信号伝送に影響を及ぼすことがある。このため、電子回路の大電流が流れる部分と信号伝送が行われている部分とを電気的に分離する回路素子が必要となる。このような素子として、フォトカプラを用いた光アイソレータがある。この光アイソレータは、受光素子及び発光素子の組み合せで構成されており、電気から光に変換し、その後光から電気に変換して信号を伝達する機能を有する回路素子である。

一方、光アイソレータよりも小型化や低消費電力化を図ることができる磁気結合型アイソレータが開発されている。例えば、特許文献１、特許文献２には、入力信号を、磁気に変換するための磁界発生部と、前記磁界発生部から生じた外部磁界を検出して電気信号に変換するための磁気抵抗効果素子とを有する磁気結合型アイソレータが開示されている。ここで、磁気抵抗効果素子としては、ホール素子、ＡＭＲ素子（異方性磁気抵抗効果素子）、あるいは、ＧＭＲ素子（巨大磁気抵抗効果素子）が使用される。

特許文献１，２に開示されている磁気結合型アイソレータにおいては、磁気発生部であるコイルの上部にシールド膜を設けることにより、外部環境からの不要磁場に対するシールド機能を発揮させている。このシールド膜は、コイルから磁気抵抗効果素子へ印加される磁場のコンセントレータ機能をも兼ね備えている。

特表２０００−５１６７１４号公報 特表２００３−５２６０８３号公報

しかしながら、特許文献１，２に開示された磁気結合型アイソレータは、コイルの上部のみにシールド膜を配置している。したがって、外部磁場やＥＭＳ（Electro Magnetic Susceptibility）に対する耐性を十分に確保できないという問題がある。

本発明はかかる点に鑑みてなされたものであり、外部磁場やＥＭＳに対する耐性を十分に確保することができる磁気結合型アイソレータを提供することを目的とする。

本発明の磁気結合型アイソレータは、入力信号により外部磁界を発生させるための磁界発生部と、前記磁界発生部と電気的に絶縁されるとともに磁気的結合が可能な位置であって、平面視において前記磁界発生部と重なるように配置されており、前記外部磁界を検出して電気信号に変換するための磁気抵抗効果素子と、平面視において前記磁界発生部及び前記磁気抵抗効果素子と重なるように配置された第１シールド膜と、前記磁気抵抗効果素子を囲繞するように配置された第２シールド膜と、を具備することを特徴とする。

この構成によれば、平面視において磁界発生部及び磁気抵抗効果素子と重なるように配置された第１シールド膜と、磁気抵抗効果素子を囲繞するように配置された第２シールド膜と、を具備するので、外部磁場やＥＭＳに対する耐性を十分に確保することができる。

本発明の磁気結合型アイソレータにおいては、前記磁界発生部は、外部磁界が互いに反対方向に発生する第１磁界発生部と第２磁界発生部とを有して構成され、前記第１磁界発生部と対向配置される前記磁気抵抗効果素子と、前記第２磁界発生部と対向配置される前記磁気抵抗効果素子とを備え、各磁気抵抗効果素子は、全て同じ層構成であり、前記第１磁界発生部と対向配置される前記磁気抵抗効果素子と、前記第２磁界発生部と対向配置される前記磁気抵抗効果素子とがブリッジ回路を構成していることが好ましい。

本発明の磁気結合型アイソレータにおいては、前記第１シールド膜は、前記磁界発生部から前記ブリッジ回路に印加される磁界をエンハンスする機能を有することが好ましい。

本発明の磁気結合型アイソレータにおいては、前記第１シールド膜及び／又は前記第２シールド膜が高透磁率材料で構成されていることが好ましい。

本発明の磁気結合型アイソレータにおいては、前記第１シールド膜及び／又は前記第２シールド膜は、平面視において点対称な形状を有しており、それぞれの対称の中心が一致していることが好ましい。

本発明の磁気結合型アイソレータにおいては、前記第１シールド膜は、前記第２シールド膜の外周位置よりも内側に配置されたことが好ましい。

本発明の磁気結合型アイソレータは、入力信号により外部磁界を発生させるための磁界発生部と、前記磁界発生部と電気的に絶縁されるとともに磁気的結合が可能な位置であって、平面視において前記磁界発生部と重なるように配置されており、前記外部磁界を検出して電気信号に変換するための磁気抵抗効果素子と、平面視において前記磁界発生部及び前記磁気抵抗効果素子と重なるように配置された第１シールド膜と、前記磁気抵抗効果素子を囲繞するように配置された第２シールド膜と、を具備するので、外部磁場やＥＭＳに対する耐性を十分に確保することができる。

本発明の実施の形態に係る磁気結合型アイソレータの全体の回路構成図である。 磁気抵抗効果素子Ｒ１〜Ｒ４にて構成されるブリッジ回路図である。 本発明の実施の形態に係るにおける磁気結合型アイソレータを示す部分平面図である。 図３に示すＡ−Ａ線に沿って厚さ方向に切断し矢印方向から見た部分断面図である。 本発明の実施の形態に係る磁気結合型アイソレータの部分断面図である。 本発明の実施の形態に係る磁気結合型アイソレータを構成するＴＭＲ素子の部分断面図である。 磁気結合型アイソレータにおけるシールド膜の構成と外部磁界を印加した場合の磁気抵抗効果素子に印加される磁界の割合との間の関係を示す図である。 磁気結合型アイソレータにおける上部シールド膜の大きさと磁気抵抗効果素子に印加される磁界の割合との間の関係を示す図である。

以下、本発明の実施の形態について、添付図面を参照して詳細に説明する。
（実施の形態１）
図１は、本実施の形態の磁気結合型アイソレータ（磁気カプラ）の全体の回路構成図であり、図２は、磁気抵抗効果素子Ｒ１〜Ｒ４にて構成されるブリッジ回路図であり、図３は、本実施の形態における磁気結合型アイソレータの部分平面図であり、図４は、図３に示すＡ−Ａ線に沿って厚さ方向に切断し矢印方向から見た部分断面図である。なお、図３では、絶縁層を図示せず、またコイル２の内縁及び外縁のみを示し、コイル２下に位置する磁気抵抗効果素子Ｒ１〜Ｒ４を透視して示した。

図１に示すように、磁気結合型アイソレータ１は、入力信号により外部磁界を発生させるための磁界発生部としてのコイル２と、外部磁界を検出して電気信号に変換するための磁気抵抗効果素子Ｒ１〜Ｒ４とを有して構成される。コイル２と各磁気抵抗効果素子Ｒ１〜Ｒ４は、図示しない絶縁層を介して電気的に絶縁されているが、磁気的結合が可能な間隔を空けて配置される。すなわち、コイル２と磁気抵抗効果素子Ｒ１〜Ｒ４とは、電気的に絶縁されるとともに磁気的結合が可能な位置に配置され、平面視において重なるように配置される。

ここで図１では、差動増幅器１５や外部出力端子１６等の信号処理回路（ＩＣ）までも含めて、磁気結合型アイソレータ１を定義しているが、磁気結合型アイソレータ１に前記信号処理回路（ＩＣ）を含めず、コイル２、磁気抵抗効果素子Ｒ１〜Ｒ４及び、図３に示す各端子１０〜１４を備える形態を、磁気結合型アイソレータ１と定義することもできる。かかる場合は、磁気結合型アイソレータ１を、電子機器側の信号処理回路（ＩＣ）と電気的に繋ぐことが必要になる。

コイル２は、図３に示すように、Ｘ１−Ｘ２方向に帯状に延びる第１磁界発生部３と第２磁界発生部４とを有する。第１磁界発生部３と第２磁界発生部４は、図示Ｙ１−Ｙ２方向に間隔を空けて対向している。第１磁界発生部３と第２磁界発生部４とは、連結部１７，１８を介して連結されている。連結部１７，１８は、湾曲状となっているが形態を限定するものではない。第１磁界発生部３、第２磁界発生部４、及び連結部１７，１８に囲まれて空間部１９が形成されている。

図４に示すように、コイル２は、幅寸法Ｔ４で形成されたコイル片２’が所定の間隔Ｔ５を空けて、複数回、巻回形成された形状である。よって、図４に示すように、第１磁界発生部３及び第２磁界発生部４は、複数本のコイル片２’がＹ１−Ｙ２方向に並設された構成となっている。

コイル２に接続される２つの電極パッド５，６が設けられている。電極パッド５，６は円形状であるが特に形状を限定するものではない。さらにコイル２は電極パッド５，６を介して図１に示すように送信回路７に接続されている。送信回路７から入力信号に基づく電流が流れると、コイル２から外部磁界が発生する。図４に示すように、第１磁界発生部３を構成するコイル片２’、及び第２磁界発生部４を構成するコイル片２’では電流の流れる向きが反平行である。よって、第１磁界発生部３を構成するコイル片２’により発生する外部磁界Ｈ１と、第２磁界発生部４を構成するコイル片２’により発生する外部磁界Ｈ２とは逆向きである。図３及び図４に示すように、第１磁界発生部３の下方（上方でもよい）、及び第２磁界発生部の下方（上方でもよい）には、夫々磁気抵抗効果素子Ｒ１〜Ｒ４が絶縁層（図示せず）を介して対向配置されている。そして、第１磁界発生部３と対向配置された第１磁気抵抗効果素子Ｒ１及び第４磁気抵抗効果素子Ｒ４に対して前記第１磁界発生部３より作用する外部磁界Ｈ３と、第２磁界発生部４と対向配置された第２磁気抵抗効果素子Ｒ２及び第３磁気抵抗効果素子Ｒ３に対して前記第２磁界発生部４より作用する外部磁界Ｈ４とは反平行である。

図２に示すように、第１磁気抵抗効果素子Ｒ１と第２磁気抵抗効果素子Ｒ２とは直列接続され、第３磁気抵抗効果素子Ｒ３と第４磁気抵抗効果素子Ｒ４とは直列接続されている。また、第１磁気抵抗効果素子Ｒ１と第３磁気抵抗効果素子Ｒ３とは入力端子（入力パッド）１０に接続されている。この実施の形態では、入力端子１０は１つである。また、第２磁気抵抗効果素子Ｒ２と第４磁気抵抗効果素子Ｒ４とは夫々、別々のグランド端子（グランドパッド）１１，１２に接続されている。よって、この実施の形態では、グランド端子１１，１２は２つある。

図２に示すように、第１磁気抵抗効果素子Ｒ１と第２磁気抵抗効果素子Ｒ２との間には第１出力端子（第１出力パッド，ＯＵＴ１）１３が接続されており、第３磁気抵抗効果素子Ｒ３と第４磁気抵抗効果素子Ｒ４との間には第２出力端子（第２出力パッド，ＯＵＴ２）１４が接続されている。また、図１，図２に示すように、第１出力端子１３及び第２出力端子１４の出力側が差動増幅器１５に接続されている。そして図１に示すように、差動増幅器１５の出力側は、外部出力端子１６に接続されている。

図３に示すように、コイル２の第１磁界発生部３と対向配置される第１磁気抵抗効果素子Ｒ１はＸ１側に、第４磁気抵抗効果素子Ｒ４はＸ２側に配置される。また、コイル２の第２磁界発生部４と対向配置される第２磁気抵抗効果素子Ｒ２はＸ１側に、第３磁気抵抗効果素子Ｒ３はＸ２側に配置される。

図３に示すように、第１磁気抵抗効果素子Ｒ１と第３磁気抵抗効果素子Ｒ３との間が第１配線パターン２０にて接続される。第１配線パターン２０は、平面視にて、各素子Ｒ１〜Ｒ４間を直線的に囲んだ囲み領域Ｓの内部に位置している。第１配線パターン２０はＸ１−Ｘ２方向及びＹ１−Ｙ２方向から見て斜めに傾いて形成されている。第１配線パターン２０から第２配線パターン２１が分岐している。第２配線パターン２１は囲み領域Ｓの内部位置から、前記囲み領域Ｓの外方へ延出し、入力端子１０に接続されている。

また、図３に示すように、第１磁気抵抗効果素子Ｒ１と第２磁気抵抗効果素子Ｒ２との間が第３配線パターン２２により接続される。第３配線パターン２２は、Ｙ１−Ｙ２方向に延出して形成されている。さらに、第３配線パターン２２から囲み領域Ｓの外方に向けて第４配線パターン２３が分岐している。第４配線パターン２３は第１出力端子１３に接続される。

また、図３に示すように、第３磁気抵抗効果素子Ｒ３と第４磁気抵抗効果素子Ｒ４との間が第５配線パターン２４により接続される。第５配線パターン２４は、Ｙ１−Ｙ２方向に延出して形成されている。さらに、第５配線パターン２４から囲み領域Ｓの外方に向けて第６配線パターン２５が分岐している。第６配線パターン２５は第２出力端子１４に接続される。

さらに、図３に示すように、第２磁気抵抗効果素子Ｒ２と第１グランド端子１１との間が第７配線パターン２６で接続される。また、第４磁気抵抗効果素子Ｒ４と第２グランド端子１２との間が第８配線パターン２７により接続される。

図３に示すように、各端子１０〜１４は、Ｘ１−Ｘ２方向に所定の間隔を空けて一列に配列されている。よって信号処理回路（ＩＣ）側との配線（電気的接続）を簡単に行える。そして、これら端子１０〜１４の真ん中の位置に、１つだけ設けられた入力端子１０が配置されている。このように配置することにより、平面視にて配線パターン同士が重ならないように引き回すことができる。

ただし配線パターンの形態は図３に限定されるものではない。平面視にて配線パターン同士に重なる部分があってもよい。また、図３の形態に代えて、入力端子１０の位置にグランド端子を、グランド端子１１，１２の位置に入力端子を設ける形態でもよい。かかる場合、グランド端子が１つ、入力端子が２つとなる。

図３に示すように、平面視において磁界発生部であるコイル２及び磁気抵抗効果素子Ｒ１〜Ｒ４と重なるように上部シールド膜（第１シールド膜）４１が設けられている。また、磁気抵抗効果素子Ｒ１〜Ｒ４を囲繞するようにミドルシールド（第２シールド膜）４３が設けられている。

図５は、本発明の実施の形態に係る磁気結合型アイソレータの部分断面図である。図５に示す磁気結合型アイソレータにおいては、基板であるシリコン基板５１上に絶縁層であるシリコン酸化膜５２が形成されている。シリコン酸化膜５２には、熱酸化によるシリコン酸化膜やＣＶＤ成膜されたシリコン酸化膜が用いられる。

シリコン酸化膜５２上には、絶縁層としてポリイミド層５３が形成されている。ポリイミド層５３は、ポリイミド材料を塗布し、硬化することにより形成することができる。

ポリイミド層５３上には、シリコン酸化膜５４及びアルミニウム酸化膜５５が順次形成されている。シリコン酸化膜５４及びアルミニウム酸化膜５５は、例えば、スパッタリングなどの方法により成膜することができる。

アルミニウム酸化膜５５上には、磁気抵抗効果素子Ｒ１〜Ｒ４が形成されている。各磁気抵抗効果素子Ｒ１〜Ｒ４は全て同じ層構成で形成されている。各磁気検出素子Ｒ１〜Ｒ４は、例えば図６に示す構造で形成される。

図６に示す参照符号３０は下部電極層である。下部電極層３０上に多層膜３１が形成されている。多層膜３１は、下から反強磁性層３２、固定磁性層３３、絶縁障壁層３４、フリー磁性層３５、保護層３６の順に積層されて構成されている。なお、下からフリー磁性層３５、絶縁障壁層３４、固定磁性層３３及び反強磁性層３２の順に積層されてもよい。

反強磁性層３２は、例えば、元素α（ただしαは、Ｐｔ，Ｐｄ，Ｉｒ，Ｒｈ，Ｒｕ，Ｏｓのうち１種又は２種以上の元素である）とＭｎとを含有する反強磁性材料で形成される。反強磁性層３２と、下部電極層３０との間に、結晶配向を整えるためのシード層が設けられていてもよい。

固定磁性層３３は、反強磁性層３２との界面で生じる交換結合磁界（Ｈｅｘ）により図示Ｙ方向に磁化固定されている。ここで磁化固定とは、少なくとも、コイル２から磁気抵抗効果素子Ｒ１〜Ｒ４に作用する外部磁界に対して磁化変動しない状態を指す。図６では、固定磁性層３３は、ＣｏＦｅ等の単層構造であるが、積層構造、特に磁性層／非磁性中間層／磁性層で形成された積層フェリ構造であることが、固定磁性層３３の磁化固定力を大きくでき好適である。

固定磁性層３３上には、絶縁障壁層３４が形成されている。絶縁障壁層３４は、例えば、酸化チタン（Ｔｉ−Ｏ）や、酸化マグネシウム（Ｍｇ−Ｏ）で形成される。絶縁障壁層３４上には、フリー磁性層３５が形成されている。図６では、フリー磁性層３５は単層構造であるが、磁性層の積層構造で形成することも出来る。フリー磁性層３５は、ＮｉＦｅの単層構造か、ＮｉＦｅを含む積層構造で形成されることが好適である。前記フリー磁性層３５上には、Ｔａ等の非磁性金属材料で形成された保護層３６が形成されている。

上記した多層膜３１のＸ１−Ｘ２方向（Ｘ方向）の両側端面３１ａ，３１ａは、下側から上側に向けて徐々にＸ方向への幅寸法が狭くなるように傾斜面で形成される。ただし傾斜面でなく垂直面であってもよい。

図６に示すように、下部電極層３０上から各側端面３１ａ，３１ａ上にかけて絶縁層３７が形成される。絶縁層３７はＡｌ_２Ｏ_３やＳｉＯ_２等の既存の絶縁材料で形成される。さらに絶縁層３７上から多層膜３１上にかけて上部電極層４０が形成される。

続いて外部磁界に対するブリッジ回路の出力について説明する。例えば、各磁気抵抗効果素子Ｒ１−Ｒ４の固定磁性層３３の磁化がＹ１方向に固定されているとして、図４に示す夫々の外部磁界Ｈ３，Ｈ４が各磁気抵抗効果素子Ｒ１〜Ｒ４に侵入すると、第１磁気抵抗効果素子Ｒ１及び第４磁気抵抗効果素子Ｒ４のフリー磁性層３５の磁化はＹ１方向に向けて傾く。よって第１磁気抵抗効果素子Ｒ１及び第４磁気抵抗効果素子Ｒ４の電気抵抗値は小さくなる。一方、第２磁気抵抗効果素子Ｒ２及び第３磁気抵抗効果素子Ｒ３の磁化はＹ２方向に向けて傾く。よって第２磁気抵抗効果素子Ｒ２及び第３磁気抵抗効果素子Ｒ３の電気抵抗値は大きくなる。これにより、第１磁気抵抗効果素子Ｒ１と第２磁気抵抗効果素子Ｒ２間の中点電位、及び第３磁気抵抗効果素子Ｒ３と第４磁気抵抗効果素子Ｒ４間の中点電位が変動し、差動出力を得ることが出来る。このように磁気結合型アイソレータ１では、コイル２から磁気抵抗効果素子Ｒ１〜Ｒ４を経て、電気信号の伝達を行うことが出来る。

本実施の形態では、全ての磁気抵抗効果素子Ｒ１〜Ｒ４が、同じ層構成で形成される。ここで「層構成」とは積層順や材質のみならず、固定磁性層３３の磁化方向も含まれる。そして、図３に示すように、コイル２の第１磁界発生部３と対向する位置に第１磁気抵抗効果素子Ｒ１及び第４磁気抵抗効果素子Ｒ４を配置し、第２磁界発生部４と対向する位置に第２磁気抵抗効果素子Ｒ２及び第３磁気抵抗効果素子Ｒ３を配置している。そして図３のように配線して、磁気抵抗効果素子Ｒ１〜Ｒ４によりブリッジ回路を構成している。本実施の形態では、全ての磁気抵抗効果素子Ｒ１〜Ｒ４が、同じ層構成で形成されるから、全ての磁気抵抗効果素子Ｒ１〜Ｒ４の抵抗値や温度特性を一致させやすく、また各磁気抵抗効果素子Ｒ１〜Ｒ４の形成も容易且つ適切に行える。そして図３に示すように、磁気抵抗効果素子Ｒ１〜Ｒ４とコイル２とを配置することで、簡単かつ適切にブリッジ回路を構成できる。

この実施の形態における磁気抵抗効果素子Ｒ１〜Ｒ４は、ＴＭＲ素子（トンネル型磁気抵抗効果素子）である。よって多層膜３１の上下に電極層３０，４０が設けられる。そして、電流が多層膜３１の各層の膜面に対し垂直方向に流れる。このような磁気抵抗効果素子は、ＣＰＰ（current perpendicular to the plane）型と呼ばれる。ＣＰＰ型には、ＴＭＲ素子のほかにＣＰＰ−ＧＭＲ素子もある。ＣＰＰ−ＧＭＲ素子では、図６に示す絶縁障壁層３４に代えてＣｕ等の非磁性導電層が用いられる。

図４に示すように、配線パターン２４は下部電極層３０と一体的に形成されている。配線パターン２４は下部電極層３０と別に形成されてもよいが、かかる場合でも配線パターン２４と下部電極層３０とは電気的に接続される。また、配線パターン２７が上部電極層４０と一体的に形成されている。配線パターン２７は上部電極層４０と別に形成されてもよいが、かかる場合でも配線パターン２７と上部電極層４０とは電気的に接続される。このようにＴＭＲ素子では、多層膜３１の上下に電極層３０，４０が形成されるため、電極層３０，４０に接続される配線パターンは、複数の階層に分けて形成されることになる。

図３に示す態様では、配線パターン２０，２１，２６，２７が上段に形成され、配線パターン２２，２３，２４，２５が下段に形成される。なお、その逆であってもよい。

図５に戻り、アルミニウム酸化膜５５上には、磁気抵抗効果素子Ｒ１〜Ｒ４の上部電極層４０と電気的に接続するように電極５６が形成されている。また、後述するパッドと電気的に接続するように、ミドルシールド膜よりも外側に電極５６が形成されている。電極５６は、電極材料を成膜した後に、フォトリソグラフィ及びエッチングにより形成することができる。

また、アルミニウム酸化膜５５上には、磁気抵抗効果素子Ｒ１〜Ｒ４を囲繞するようにミドルシールド膜４３が形成されている。ミドルシールド膜４３を構成する材料としては、アモルファス磁性材料、パーマロイ系磁性材料、又は鉄系微結晶材料等の高透磁率材料を用いることができる。ミドルシールド膜４３の厚さとしては、膜応力を考慮すると、０．５μｍ〜１０μｍであることが好ましい。ミドルシールド膜４３は、前記材料を成膜した後に、フォトリソグラフィ及びエッチングにより形成することができる。あるいは、ミドルシールド膜４３は、下地材料を成膜した後に、フォトリソグラフィ及びめっきにより形成することができる。

なお、ここでは、ミドルシールド膜４３が、磁気抵抗効果素子Ｒ１〜Ｒ４と同一平面内に配置される場合について説明しているが、本発明においては、磁気抵抗効果素子Ｒ１〜Ｒ４を囲繞する配置であれば、ミドルシールド膜４３の下端が磁気抵抗効果素子Ｒ１〜Ｒ４の上端からやや（１μｍ以下）上方にずれて配置されても良い。

磁気抵抗効果素子Ｒ１〜Ｒ４、電極５６及びミドルシールド膜４３を形成したアルミニウム酸化膜５５上には、絶縁層としてポリイミド層５７が形成されている。ポリイミド層５７は、ポリイミド材料を塗布し、硬化することにより形成することができる。

ポリイミド層５７上には、シリコン酸化膜５８が形成されている。シリコン酸化膜５８は、例えば、スパッタリングなどの方法により成膜することができる。

シリコン酸化膜５８上には、コイル２が形成されている。コイル２は、コイル材料を成膜した後に、フォトリソグラフィ及びエッチングにより形成することができる。あるいは、コイル２は、下地材料を成膜した後に、フォトリソグラフィ及びめっきにより形成することができる。また、シリコン酸化膜５８上には、コイル電極５９が形成されている。コイル電極５９は、電極材料を成膜した後に、フォトリソグラフィ及びエッチングにより形成することができる。あるいは、コイル電極５９は、下地材料を成膜した後に、フォトリソグラフィ及びめっきにより形成することができる。

コイル２及びコイル電極５９を形成したシリコン酸化膜５８上には、絶縁層としてポリイミド層６０が形成されている。ポリイミド層６０は、ポリイミド材料を塗布し、硬化することにより形成することができる。

ポリイミド層６０上の所定の位置、すなわち厚さ方向においてコイル２の上方（平面視においてコイル２及び磁気抵抗効果素子Ｒ１〜Ｒ４と重なる位置）には、上部シールド膜４１が形成されている。上部シールド膜４１を構成する材料としては、アモルファス磁性材料、パーマロイ系磁性材料、又は鉄系微結晶材料等の高透磁率材料を用いることができる。上部シールド膜４１の厚さとしては、膜応力を考慮すると、０．５μｍ〜１０μｍであることが好ましい。上部シールド膜４１は、前記材料を成膜した後に、フォトリソグラフィ及びエッチングにより形成することができる。あるいは、上部シールド膜４１は、下地材料を成膜した後に、フォトリソグラフィ及びめっきにより形成することができる。

上部シールド膜４１を形成したポリイミド層６０上には、オーバーコート層としてシリコン酸化膜６２が形成されている。このシリコン酸化膜６２、ポリイミド層５７，６０及びシリコン酸化膜５８のコイル電極５９及びパッド用の電極５６の領域には、コンタクトホールが形成され、そのコンタクトホール内にパッド６１が形成されている。これにより、パッド６１とコイル電極５９との間が電気的に接続され、パッド６１と電極５６との間が電気的に接続される。

なお、図５に示す構成において、シリコン酸化膜５４，５８は設けなくても良い。

図５から分かるように、本実施の形態に係る磁気結合型アイソレータは、コイル２及び磁気抵抗効果素子Ｒ１〜Ｒ４と重なるように配置された上部シールド膜４１と、磁気抵抗効果素子Ｒ１〜Ｒ４を囲繞するように配置されたミドルシールド膜４３とを有する。このように、磁気抵抗効果素子Ｒ１〜Ｒ４の周囲に上部シールド膜４１及びミドルシールド膜４３を配設するので、外部磁場やＥＭＳに対する耐性を十分に確保することができる。

上部シールド膜は、コイル２から磁気抵抗効果素子Ｒ１〜Ｒ４で構成されるブリッジ回路に印加される磁界をエンハンスする機能を有することが好ましい。また、上部シールド膜４１及び／又はミドルシールド膜４３は、平面視において点対称な形状を有しており、それぞれの対称の中心が一致していることが好ましい。このような形状にすることにより、磁気抵抗効果素子Ｒ１〜Ｒ４に印加される磁界の大きさをより均一にして中点電位のずれを緩和することができる。なお、上部シールド膜４１及び／又はミドルシールド膜４３の相互の位置関係や大きさなどについては後述する。

上記構成を有する磁気結合型アイソレータの効果について説明する。
図５に示す構成、すなわち磁気抵抗効果素子Ｒ１〜Ｒ４の周囲に上部シールド膜４１及びミドルシールド膜４３を設けた構成（上部シールド膜は２００μｍ×２００μｍの正方形、ミドルシールド膜は外部半径３４０μｍで内部半径２９０μｍのリング状)を有する磁気結合型アイソレータに２０ｍＴの外部磁界を図５の矢印方向（ミドルシールド膜４３に対して横方向）から印加した場合の磁気抵抗効果素子に印加される磁界の割合を調べた。その結果を図７に示す。外部磁界を印加した場合の磁気抵抗効果素子に印加される磁界の割合については、ゼロに近いほどシールド効果が高いことを示す。また、比較のために、上部シールド膜４１のみを設けて、ミドルシールド膜４３を設けないこと以外は図５と同じ構成の磁気結合型アイソレータを作製して、同様に外部磁界を印加した場合の磁気抵抗効果素子に印加される磁界の割合を調べた。その結果も図７に示す。

図７から分かるように、磁気抵抗効果素子Ｒ１〜Ｒ４の周囲に上部シールド膜４１及びミドルシールド膜４３を設けた磁気結合型アイソレータは、外部磁界を印加した場合の磁気抵抗効果素子に印加される磁界の割合が１％以下でシールド効果が非常に高かった。一方、上部シールド膜４１のみを設けた磁気結合型アイソレータは、外部磁界を印加した場合の磁気抵抗効果素子に印加される磁界の割合が１０％でシールド効果が低かった。

このように、本発明の磁気結合型アイソレータにおいては、平面視においてコイル及び磁気抵抗効果素子Ｒ１〜Ｒ４と重なるように上部シールド膜４１を配置し、磁気抵抗効果素子Ｒ１〜Ｒ４を囲繞するようにミドルシールド膜４３を配置することにより、外部磁場やＥＭＳに対する耐性を十分に確保することができる。

（実施の形態２）
本実施の形態においては、上部シールド膜の大きさと、ミドルシールド膜大きさとの間の関係を特定する場合について説明する。本実施の形態においては、上部シールド膜４１は、ミドルシールド膜４３の外周位置よりも内側に配置されるようにする。すなわち、上部シールド膜４１の大きさをミドルシールド膜４３の外周よりも小さくする。

ここで、ミドルシールド膜４３を、外部半径３２０μｍ、幅５０μｍ、厚さ３０μｍとし、その状態で、上部シールド膜４１の大きさを変えた磁気結合型アイソレータに、２０ｍＴの外部磁界を図５の矢印方向（ミドルシールド膜４３に対して横方向）からそれぞれ印加した場合の磁気抵抗効果素子に印加される磁界の割合をそれぞれ調べた。その結果を図８に示す。

図８から分かるように、上部シールド膜４１の大きさがミドルシールド膜４３の外部半径よりも大きくなると、シールド効果が弱くなっている。したがって、上部シールド膜４１の大きさをミドルシールド膜４３の外周よりも小さくすることで、シールド効果をより高めることができる。

本発明は上記実施の形態に限定されず、適宜変更して実施することができる。例えば、上記実施の形態における材料、各層の配置位置、厚さ、大きさ、製法などは適宜変更して実施することが可能である。その他、本発明は、本発明の範囲を逸脱しないで適宜変更して実施することができる。

本発明は、磁気カプラや電流センサなどに適用することが可能である。

１ 磁気結合型アイソレータ
２ コイル
２’ コイル片
３ 第１磁界発生部
４ 第２磁界発生部
７ 送信回路
１０ 入力端子
１１，１２ グランド端子
１３，１４ 出力端子
１５ 差動増幅器
１６ 外部出力端子
２０〜２７ 配線パターン
３０ 下部電極層
３１ 多層膜
３２ 反強磁性層
３３ 固定磁性層
３４ 絶縁障壁層
３５ フリー磁性層
３７ 絶縁層
４０ 上部電極層
４１ 上部シールド膜
４３ ミドルシールド膜
Ｈ１〜Ｈ４ 外部磁界
Ｒ１〜Ｒ４ 磁気抵抗効果素子

Claims (6)

1. 入力信号により外部磁界を発生させるための磁界発生部と、前記磁界発生部と電気的に絶縁されるとともに磁気的結合が可能な位置であって、平面視において前記磁界発生部と重なるように配置されており、前記外部磁界を検出して電気信号に変換するための磁気抵抗効果素子と、平面視において前記磁界発生部及び前記磁気抵抗効果素子と重なるように配置された第１シールド膜と、前記磁気抵抗効果素子を囲繞するように配置された第２シールド膜と、を具備することを特徴とする磁気結合型アイソレータ。
2. 前記磁界発生部は、外部磁界が互いに反対方向に発生する第１磁界発生部と第２磁界発生部とを有して構成され、前記第１磁界発生部と対向配置される前記磁気抵抗効果素子と、前記第２磁界発生部と対向配置される前記磁気抵抗効果素子とを備え、各磁気抵抗効果素子は、全て同じ層構成であり、前記第１磁界発生部と対向配置される前記磁気抵抗効果素子と、前記第２磁界発生部と対向配置される前記磁気抵抗効果素子とがブリッジ回路を構成していることを特徴とする請求項１記載の磁気結合型アイソレータ。
3. 前記第１シールド膜は、前記磁界発生部から前記ブリッジ回路に印加される磁界をエンハンスする機能を有することを特徴とする請求項２に記載の磁気結合型アイソレータ。
4. 前記第１シールド膜及び／又は前記第２シールド膜が高透磁率材料で構成されていることを特徴とする請求項１から請求項３のいずれかに記載の磁気結合型アイソレータ。
5. 前記第１シールド膜及び／又は前記第２シールド膜は、平面視において点対称な形状を有しており、それぞれの対称の中心が一致していることを特徴とする請求項１から請求項４のいずれかに記載の磁気結合型アイソレータ。
6. 前記第１シールド膜は、前記第２シールド膜の外周位置よりも内側に配置されたことを特徴とする請求項１から請求項５のいずれかに記載の磁気結合型アイソレータ。

Images