JP2006514283A

JP2006514283A - 集積センサ

Info

Publication number: JP2006514283A
Application number: JP2004568309A
Authority: JP
Inventors: スタウス，ジェイソン; ディッキンソン，リチャード; フォレスト，グレン; ヴィグ，ラヴィ
Original assignee: Allegro Microsystems LLC
Current assignee: Allegro Microsystems LLC
Priority date: 2003-02-11
Filing date: 2003-10-20
Publication date: 2006-04-27
Also published as: EP2431758A2; US20040155644A1; EP2431757A3; US7259545B2; EP2431756B1; US20070247146A1; US7518354B2; EP2431756A2; EP2431757A2; EP2431755A3; EP2431756A3; EP2431758A3; EP2431759A2; EP2431759A3; US20090128130A1; EP1581817A1; WO2004072672A1; US7746056B2; EP1581817B1; AU2003287232A1

Abstract

集積センサ（１０）は、シリコン基板（１４）上に配置された、又はそれに集積されて配置された、デバイスに電気的に接続された磁気抵抗素子（１２）を含む。導体（２６）は、磁気抵抗素子の近傍に備えられる。集積センサ電流センサ、磁場センサ又はアイソレータのような、種々のデバイスを提供するために用いられてもよい。さらに集積センサは、開ループ構成、又は追加の導体が備えられた閉ループ構成で用いられてもよい。磁気抵抗素子は、シリコン基板上でも、又は別個のシリコンでない基板上に形成されてもよい。また基板、基板の表面上に配置された磁場変換器、磁場変換器の近傍の基板の表面上に配置された導体からなる、集積センサが記述される。磁場変換器は、ホール効果変換器又は磁気抵抗素子であってよい。

Description

本発明は一般的に電気的センサに関し、より詳細には、基板上に磁場変換器及び導体を有する、小型化した集積センサに関する。この集積センサは、電流センサ、アイソレータ又は磁場センサを提供するために用いることができる。

当業界で知られているように、従来の電流センサは開ループ又は閉ループのどちらかに構成されることができる。「開ループ」電流センサは、電流を伝える導体、又は１次導体の近傍の磁場変換器を含む。磁場変換器は、その１次導体を通って流れる電流により生成される磁場に比例する、出力信号を与える。

「閉ループ」電流センサは、磁場変換器の近傍の２次導体をさらに含む。１次導体を通って流れる電流により生成される磁場とは反対でそれをキャンセルする磁場を生成するために、その２次導体を通って電流が流れる。従って、磁場変換器の近傍の磁場は、実質的にゼロである。２次導体を通って流れる電流は１次導体内の磁場に比例し、従って１次電流に比例する。閉ループ構成は一般的に、開ループよりも改善された精度を提供する。これは、変換器への磁場をほぼゼロガウスに維持することにより、変換器に関わるヒステリシス効果が除去されるからである。閉ループ構成はまた、一般に、開ループ構成に比較して、増大したダイナミック・レンジとともに、改善された線形性を提供する。これらの改善は、以下でさらに記述される。

いくつかの従来の開ループ及び閉ループ電流センサは、集積された電子部品を含む。例えば増幅器が、磁場変換器とともに、集積パッケージ内に結合されて提供されることができる。しかしながら、従来の開ループ及び閉ループの電流センサでは、２次導体及び／又は１次導体は磁場変換器とは集積されていない。

ある型式の従来の電流センサは、磁場変換器として、ホール効果変換器を用いる。この型式の典型的な電流センサは、例えば回路基板である誘電体上に搭載された、ホール効果変換器を含む。典型的には、鉄製のコアがホール効果変換器の近傍に用いられる。２次導体及び／又は１次導体は、鉄製コアの隣り合って又は周囲に配置される。この従来の閉ループ電流センサはある程度相対的に大きいので、相対的に低いバンド幅で問題がある。

他の型式の従来の電流センサは、磁場変換器として磁気抵抗素子を用いる。磁気抵抗素子は、磁場に応じて抵抗を変化させる。固定の電流が磁気抵抗素子に導入され、それにより、磁場に比例する電圧出力信号を生成する。開ループ電流センサ構成に用いられた場合、電圧出力信号は、１次導体を通って流れる電流により生成される磁場に比例する強度を有する。この型式の従来の電流センサは、例えば回路基板である、誘電体上に搭載された異方性磁気抵抗（ＡＭＲ）素子を用いる。２次導体及び／又は１次導体は例えば回路基板のパターンとして、誘電体材料に隣り合って又はその上に配置される。先に記述したように、この従来の閉ループ電流センサはある程度相対的に大きいので、相対的に低いバンド幅で問題がある。

種々のパラメータが、感度及び線形性を含む、電流センサの性能を特徴づける。感度は、磁場の変化に応じた、磁気抵抗素子の抵抗の変化、又はホール効果変換器からの出力電圧の変化に関係している。線形性は、磁気抵抗素子の抵抗又はホール効果変換器からの出力電圧が、磁場に直接比例して変化する度合いに関係している。２つの型式の磁場変換器の使用における重要な考察は、電流センサの性能に対する迷走磁場又は外部磁場の効果を含む。

典型的な電流センサは、２次及び／又は１次導体が磁場変換器とは別個であることを部分的な理由として、高さ及び回路面積の双方で、望ましくないまでに大きくなりがちである。そのような装置はまた、１次導体、磁場変換器及び２次導体の相対位置の変化を部分的な理由として、精度が問題になりがちである。従って、低減されたサイズと改善された精度を有する電流センサを提供することは、望ましい。

従来の電流センサは特定の不具合を有するものとして以上に記述される一方で、従来の外部磁場センサ及び従来の電気信号アイソレータは同じ不具合に同様に悩まされている。従って、低減されたサイズと改善された精度を有する、外部磁場センサ及び電気信号アイソレータを提供することは、望ましい。

本発明に従えば、電子回路は、少なくとも１つのデバイスを支持するシリコン基板と、デバイスと電気的に結合された磁気抵抗素子とを含む。デバイスは、磁気抵抗素子に結合された増幅器とすることができ、導体が磁気抵抗素子の近傍に配置することができる。１つ以上の抵抗、コンデンサ、インダクタ及びデジタル・ゲートを含むがそれらに限定されない他のデバイスを、シリコン基板上に支持することができる。

この構成により、回路を開ループ電流センサを提供するために用いることができ、磁気抵抗素子が反応する、磁場を生成する導体を通って電流が流れる。この構成はまた、磁場センサを提供するために用いることができ、磁気抵抗素子は外部磁場に反応する。この特定の構成により、集積センサは開ループ信号アイソレータを提供することができ、導体に結合された電気信号は磁気抵抗素子が反応する磁場を生成する。

本発明の他の態様に従えば、導体は２次導体であり、回路は、磁気抵抗素子の近傍に配置された１次導体をさらに含む。この特定の構成により、電子回路は１次導体への電気信号に反応する、閉ループ電流センサ又は閉ループ信号アイソレータを提供することができる。各々の閉ループ構成において、増幅器は１次導体により生成される磁場を相殺するために２次導体に電流を提供し、２次電流は１次電流により生成される磁場を表わす出力信号をセンサに提供する。

磁気抵抗素子をシリコン基板上に配置してもよく、その場合、磁場変換器と少なくとも１つの導体はシリコン集積回路処理技術製造することができる。導体を磁場変換器及び増幅器と集積することは小さい集積センサを提供し、それに対して導体と磁場変換器の相対位置は精密に制御される。その代わりに磁気抵抗素子は、シリコン基板上のデバイスと電気的に結合される、別個のシリコンでない基板上に提供されることができる。そのような実施形態の１つでは、磁気抵抗素子はセラミック基板上に形成される。

また、基板と、この基板上に配置された磁場変換器と、この磁場変換器の近傍の基板の表面に配置された導体とを含む回路が記述される。この構成では、磁場変換器をホール効果変換器又は磁気抵抗素子とすることができ、回路を電流センサ、信号アイソレータ又は磁場センサを形成するためにデザインすることができる。ここでもまた、閉ループの適用では、さらに１次導体を備えることができる。基板は、シリコン基板の場合に適する、増幅器のような集積回路を支持してもよい。その代わりに、基板はある磁場変換器（その上にＧＭＲが形成されるセラミック基板）の製造につながる、異なる材料で形成してもよく、他の関連する回路は、互いに接続されたシリコン基板上に形成してもよい。

以下の図面の詳細な説明から、上記特徴及び本発明がより完全に理解されるであろう。
図１を参照すると電子回路１０は、シリコン基板１４、このシリコン基板の表面１４ａの上に配置された磁場変換器１２、及び磁場変換器１２の近傍のシリコン基板の表面１４ａ上に配置された導体２６を含む。この構成により、電流センサ（図１、図１Ａ、図３、図４）、磁場センサ（図６、図６Ａ）、及び信号アイソレータ（図７、図７Ａ）のような種々の用途に適した集積回路が提供される。

電子回路１０は、電流が導体２６を通って流れる（図１Ａ参照）開ループ構成、又は他の導体１８が同様に用いられる閉ループ構成に用いることができる。導体１８は、示されるように、誘電体１６によりシリコン基板１４とは絶縁されている。導体１８及び導体２６が共に用いられる閉ループ構成では、導体１８は１次導体と呼称され、導体２６は２次導体と呼称される。

電子回路１０は、閉ループ電流センサを提供する。磁場変換器１２はここでは、巨大磁気抵抗（ＧＭＲ）素子１２のような、磁気抵抗素子として示される。
動作においては、１次電流２０が１次導体１８を通って流れ、それにより１次磁場２１を生成し、２次電流２４が２次導体２６を通って流れ、それにより２次磁場２５を生成する。２次電流２４はその方向が１次電流２０とは反対なので、２次磁場２５は、１次磁場２１とはその方向が反対である。

２次導体２６は、ここで以下に示される磁場変換器１２の近傍にある２次導体部２６ａを有して示される。ここではより大きく示されているが、導体部２６ａはより広く、狭く又は２次導体２６の残余部と同じ大きさであることができる。

ここではシリコン基板１４に集積されている電流源２２は、磁場変換器１２を通る電流を提供し、それにより磁場変換器１２が経験した磁場に関係する強度を有する電圧をノード２３に生成する。同様にここではシリコン基板１４に集積され磁場変換器１２に接続された増幅器２８は、ノード２３の電圧に応じた２次電流２４を２次導体２６に提供する。電流源２２と増幅器はシリコン基板１４に集積されているが、他の実施形態では電流源２２と増幅器２８は、例えば別体のシリコン・ウェハとしてシリコン基板の表面上に配置される。

基準電圧Ｖ_refは、増幅器２８にバイアス電圧を提供する。ある特定の実施形態では、基準電圧Ｖ_refは、１次電流２０がゼロの時にノード２３に発現する電圧と同じ電圧であるように生成される。従って、ゼロの１次電流２０が存在する場合、増幅器２８の出力はゼロである。基準電圧Ｖ_refは、種々の方法で提供されることができる。例えばある特定の実施形態では、磁場変換器１２及び電流源２２と同様の構成を有する、第２電流源（図示せず）と関連する第２の磁場変換器（図示せず）を、基準電圧Ｖ_refを提供するために用いることができる。この特定の構成により、第２の磁場変換器（図示せず）は、基準電圧Ｖ_refが磁場の存在により、又は１次電流２０及び２次電流２４のどちらかの存在により変化しないように、磁気的に無反応であるように製造され、又はそうでなければ磁気的にシールドされている。代替の実施形態での他の例としては、基準電圧Ｖ_refはデジタル的にプログラム可能なＤ／Ａコンバータにより生成され、Ｄ／Ａコンバータは製造時に所望の基準電圧Ｖ_refを達成するように設定されることができる。しかしながら当業者は、ツェナー・ダイオード及びバンドギャップ・リファレンスを含むがそれに限定されない他の実施形態が、基準電圧Ｖ_refを提供するために用いられうることを理解するであろう。

基準電圧Ｖ_refの生成のためにいくつかの構成が以上に記述されたが、温度によるノード２３での電圧の変化を、温度による基準電圧Ｖ_refの変化が追尾する実施形態で、基準電圧Ｖ_refを生成することに利点があることが判る。温度追尾式の構成により、電子回路１０への温度の影響が削減される。

磁場変換器１２は反応軸１３に沿った磁場に反応し、反応軸１３に直角の方向の磁場には無反応、又は殆ど反応しない。反応軸１３に対して他の角度の磁場については、磁場のある成分が反応軸１３に沿いに存在し、かつ磁場変換器がその成分に反応する。

磁場変換器１２には極性があるので、磁場に対するその反応の「方向」は、反応軸１３沿いの磁場の方向に依存する。特に、ここでは抵抗の変化である、説明されるＧＭＲ装置１２の反応は、反応軸１３沿いのある１つの方向である場合にはその方向に変化し、磁場が反応軸１３沿いの他の方向である場合にはその他の方向に変化する。磁場変換器１２には、その抵抗が２次電流２４の増加とともに増加するような極性がある。

磁場変換器１２は、その反応軸１３が２次磁場２５及び１次磁場２１の双方と整列されるように、シリコン基板１４上に配置されている。このように、磁場変換器１２が経験する磁場は、反応軸１３に沿った２次磁場２５と１次磁場２１の総和である。２次磁場２５は反応軸１３に沿った１次磁場２１と方向が逆なので、２次磁場２５は１次磁場２１を相殺する傾向がある。増幅器２８はノード２３の電圧に、従って同様に１次磁場２１に、比例した２次電流２４を生成する。基本的にノード２３での電圧が減少する傾向の場合、２次電流２４はノード２３の電圧を変化させないように増加する傾向にある。従って増幅器２８は、反応軸１３沿いの１次磁場２１を相殺するのに充分な、２次磁場２５を生成するのに必要なレベルの２次電流２４を提供し、その結果反応軸１３沿いの全磁場は実質的にゼロガウスである。

磁場変換器１２が経験する全磁場は、地磁気のような外部磁場を含みうることが、当業者には理解されるであろう。外部磁場の効果は、図１０に関して以下で議論される。以下で明らかになるように、センサ１０への外部磁場の効果は、適宜の磁気シールド（図示せず）により除外可能である。

２次電流２４は抵抗３０を通って流れ、それにより出力端子３２、３４の間に、２次電流２４に比例した出力電圧Ｖｏｕｔを生成する。この構成により、出力電圧Ｖｏｕｔは１次磁場２１を相殺するのに必要な２次磁場２５に比例し、従って望まれるように１次電流２０に比例する。代替案として電流センサの出力は、電流又はバッファされた又はその他に増幅された信号の形式で提供されてもよいことが、当業者には理解される。

磁場変換器１２、２次導体２６、電流源２２、抵抗３０は、既知のシリコン集積回路製造技術を用いて、シリコン基板１４上に製造することができる。例えば、増幅器２８は既知のガス拡散技術により製造することができ、２次導体２６は既知の金属スパッタ技術により製造することができる。しかしながら、磁場変換器１２の型式によっては、増幅器２８を形成するために用いた製造技術と互換なシリコン製造技術を用いて、磁場変換器１２を製造することは困難である。このため、図８に示される代替の実施形態では、磁場変換器１２と２次導体部２６ａとは、例えばセラミック基板である他の基板上に製造され、一方で増幅器２８、抵抗３０、電流源２２及び残余の２次導体２６がシリコン基板１４上に製造される。この代替の実施形態では、２つの基板はワイヤ・ボンディング等で相互に接続される。

閉ループ電流センサ１０はシリコン基板１４とは別体の１次導体１８を有して示されるが、他の実施形態では１次導体１８は磁場変換器１２の近傍のシリコン基板１４上に配置される。

磁場変換器１２はＧＭＲデバイス１２として示されるが、例えば異方性磁気抵抗（ＡＭＲ）デバイス又はホール効果変換器である、他の磁場変換器を同様に用いることができる。また磁場変換器１２は、他の方向に配列されるように、シリコン基板１４の表面１４ａ上に配置することができる。さらに、シリコン基板１４が示されているが、セラミック基板も本発明に用いることができる。セラミック基板の使用は、シリコン基板１４の使用とは異なる製造技術を必要とするが、その技術は当業者には既知である。

いくつかのパラメータが、線形性、感度及びオフセットを含む、磁場変換器の性能を特性づける。磁気抵抗素子について線形性は、磁気抵抗素子が経験した磁場の変化に対する、抵抗の変化の均一性を意味する。抵抗の変化と磁場の変化との間の関係は、磁場のある範囲については実質的に線形であるが、高い磁場に対しては非線形になる。ここで線形エラーとして言及されるエラーは、磁場変換器１２がその線形の範囲を超えて動作した場合に起こりうる。弱い磁場は一般的に小さい線形エラーに帰着するので、閉ループ電流センサ１０内の実質的にゼロの磁場を経験した磁場変換器１２は、小さい線形エラーを有する。

磁気抵抗素子について感度は、磁気抵抗素子が経験した磁場と、抵抗の変化との間の機能的関係を意味する。この機能的関係は、傾斜を有するトランスファー曲線としてグラフで表わされ、任意の特定の磁場（即ちトランスファー曲線上の任意の特定の点）における傾斜は、その磁場での感度に対応する。トランスファー曲線のゼロクロスは、オフセット・エラーに対応する。磁場変換器のトランスファー曲線は、変化することができる傾斜とオフセットを有するので、感度エラーとオフセット・エラーが起こりうる。オフセットに影響することができる１つの因子は、トランスファー曲線のヒステリシスである。ヒステリシスは強い磁場に関係するので、実質的にゼロの磁場を経験する磁場変換器１２は、ヒステリシスに起因する小さいオフセット・エラーを有する。感度とオフセットに影響する他の因子は、以下に記述される。

閉ループ電流センサ１０は一般的に、以下に記述される開ループ電流センサより、小さいエラーを提供する。閉ループ電流センサ１０では、磁場変換器１２は反応軸１３に沿ってほぼゼロの磁場を経験し、従って線形エラーの効果を低減する。感度エラーも同様に閉ループ電流センサ１０により低減される。ヒステリシスによるオフセット・エラーも、上述のように低減される。しかしながら閉ループ電流センサ１０は、例えば製造効果又は温度のドリフト効果である、他の効果により発生するオフセット・エラーに対しては、殆ど改善しない。しかしながらこれらのオフセット・エラーは、図３、図４に関して記述される技術により、低減されることができる。

閉ループ電流センサ１０は、さらに別の利点を提供する。磁場変換器１２が経験する磁場は実質的にゼロなので、一方では磁場変換器１２の線形性を低下又は飽和させる、大きな１次磁場２１を有する、大きな１次電流２０を検出するために、閉ループ電流センサ１０を用いることができる。閉ループ電流センサ１０が使用される１次電流の範囲は、増幅器２８により生成され２次導体２６により担持される、２次電流２４の量によってのみ限定される。

図１Ａを参照すると、開ループ電流センサの形式の電子回路５０は、シリコン基板５４上に配置された磁場変換器５２を含む。それとは異なると記載されない限り、図１Ａの要素は前の図の要素と同様に、同じ構成、特徴と特性を有する。導体部６４ａを有する導体６４は磁場変換器５２の近傍のシリコン基板５４上に配置され、図１の導体２６と同様の構成である。電流６８は導体６４を通って流れ、それにより電流６８に比例した磁場５８を生成する。磁場変換器５２近傍の全磁場は、実質的に磁場５８と等しい。

電流源６２は磁場変換器５２を通って流れる電流を提供し、それによりノード６０に電圧を発生する。増幅器６６は、出力端子７４と出力端子７６との間に、磁場変換器５２が経験した磁場５８に比例し従ってまた導体６４を通る電流６８に比例する強度を有する、出力電圧Ｖｏｕｔを提供する。

以上に記述したように、ここでは磁場変換器５２である磁場変換器は、極性のあるデバイスである。磁場変換器５２は、磁場に比例する抵抗を有する、ＧＭＲデバイス５２としてここでは示される。こうして、ここでは抵抗である磁場変換器５２の反応は、磁場５８が反応軸５５に沿ったある方向である場合にはその方向に変化し、磁場５８が反応軸５５に沿った他の方向である場合にはその他の方向に変化する。

ここで図２を参照すると、図１の線２−２に沿って切り取られた回路１０の断面図が、ページから出る方向に流れる１次電流２０を表わすための、通常の矢印の頭の記号のように１次電流２０がそれを通って流れる、１次導体１８を示す。１次磁場２１は、電流の既知の電磁特性により決定される方向に、１次電流２０に応じて生成される。誘電体１６は、シリコン基板１４から１次導体１８を絶縁する。第１の絶縁層２８が、シリコン基板１４上に配置されている。第１の絶縁層２８は、二酸化シリコン層、窒化層又はポリイミド不活性化層を含むが、これらに限定されることはない。

２次導体部２６ａは、例えば金属化された配線の形式で、第１不導体層２８上に配置されている。２次電流２４は、ページに入る方向に流れる２次電流２４を表わすための、通常の矢印の尾の記号として示され、２次導体部２６ａ内を通る。２次磁場２５は、１次磁場２１とは反対の方向に、２次電流２４に応じて生成される。第２絶縁層３０は、２次導体部２６ａ上に配置されている。磁場変換器１２は、第２絶縁層３０の最上部の、２次導体部２６ａの近傍に配置されている。

ある特定の実施形態では、磁場変換器１２の厚さｔ１は３０から３００オングストロームのオーダーであり、２次導体２６ａの厚さｔ２は２．５マイクロメートルのオーダーであり、シリコン基板１４の厚さｔ３は２８０マイクロメートルのオーダーであり、誘電体層１６の厚さｔ４は１００マイクロメートルのオーダーであり、１次導体１８の厚さｔ５は２００マイクロメートルのオーダーであり、第１不導体層２８の厚さｔ６は１マイクロメートルのオーダーであり、第２不導体層３０の厚さｔ７は１マイクロメートルのオーダーである。しかしながら、他の厚さが用いられてもよい。厚さｔ１、ｔ２、ｔ３、ｔ４、ｔ５、ｔ６、ｔ７は、因子の多様性に従って選択される。例えばシリコン基板１４の厚さｔ３は、通常のシリコン・ウェハの、公称の厚さに従って選択されることができる。他の例として、誘電体層１６の厚さｔ４は、１次導体１８と２次導体部２６ａとの間に必要な距離を、従って１次電流２０と２次電流２４との間に所望の関係を提供するために（即ち所望の感度を提供するために）、選択することができる。さらに別の例では、第１及び第２の不導体層２８、３０の厚さｔ６、ｔ７、及び１次導体１８と２次導体部２６ａの厚さは、従来の集積回路製造に用いられる不導体層と積層される導体に従って、選択されることができる。

他の特定の実施形態では、１次導体１８は回路基板の導体又は配線である。この特定の実施形態では、１次導体１８は従来の回路基板エッチング・プロセスにより形成され、その上に配置されたシリコン基板を有する誘電体１６は、１次導体１８の最上、そうでなければ近傍の回路基板（図示せず）に設けられている。

ある特定の実施形態では、第１及び第２の不導体層２８、３０は、磁場変換器１２がその上に配置される均質で平坦な表面を提供するために、磁場変換器１２の製造の前に、平坦化される。平坦化は、化学的機械研磨（ＣＭＰ）として提供されることができる。

代替の実施形態では、磁場変換器１２は２次導体部２６ａとシリコン基板１４との間に、配置されることができる。この場合２次電流２４は、ページから外へ出る方向である。２次導体部２６ａは、磁場変換器１２の最上に搭載されたワイヤ等、又は磁場変換器１２上に積層された導体配線であることができる。

ここで図３を参照すると、閉ループ電流センサの形式の電子回路１００が示されている。電子回路１００は図１の電流センサ１０とは、迷走磁場への磁化率、温度効果及び以下に記述されるような製造上の誤差を低減するようにされた、２つの磁場変換器１０２、１１８を含む点で異なる。回路１００は、シリコン基板１０４、それぞれがシリコン基板の表面１０４ａ上に配置された第１及び第２の磁場変換器１０２、１１８、第１及び第２の磁場変換器１０２、１１８の近傍のシリコン基板１０４の表面１０４ａ上に配置された導体１１４を含む。さらに１次導体１０８は、誘電体１０６により、示されるようにシリコン基板１０４とは絶縁されている。１次導体１０８は、協働して連続な１次導体１０８を形成する、第１導体部１０８ａ及び２次導体部１０８ｂを有する。同様に、２次導体１１４は、連続な導体を形成するために、それぞれ中間導体部１１４ｃに接続された、第１及び第２の２次導体部１１４ａ、１１４ｂを有する。図示された実施形態では、１次導体１０８及び２次導体１１４は、実質的にＵ字型である。

それと異なるように記述されない場合は、図３の部品はそれ以前の図の部品のように、同じ構造、機能及び特性を有する。例えば磁場変換器１０２、１１８は、ここでは巨大磁気抵抗（ＧＭＲ）素子１０２、１１８として示される。

動作においては、１次電流１１０は第１の１次導体部１０８ａを通って流れ、それにより第１の１次磁場１１２ａを生成し、２次電流１１６は第１の２次導体部１１４ａを通って流れ、それにより第１の２次磁場１１５ａを生成する。２次電流１１６は、１次電流１１０が１次導体部１０８ａを通って流れる方向とは逆に２次導体部１１４ａを通って流れるので、第１の２次磁場１１５ａは、第２の１次磁場１１２ａとは逆の方向である。同様の理由で、第２の２次磁場１１５ｂは、第２の１次磁場１１２ｂとは逆の方向である。

ここでシリコン基板１０４に集積された電源１２４は第１及び第２の磁場変換器１０２、１１８を流れる電流を提供し、それにより磁場変換器１０２、１１８が経験する磁場に関連する強度を有する、電圧をノード１２０に生成する。磁場変換器１０２、１１８に接続された増幅器１２２は、ノード１２０の電圧に応じた２次電流１１６を２次導体１１４に提供する。

第１の磁場変換器１０２は反応軸１０３を有し、第２の磁場変換器１１８は反応軸１１９を有する。第１及び第２の磁場変換器１０２、１１８は、図１に関して反応軸１３で記述したように、それぞれ反応軸１０３、１１９と特定の角度の磁場に応答する。

磁場変換器１０２、１１８は、同じ方向に極性化されている。２次磁場１１６は第１及び第２の磁場変換器１０２、１１８を逆方向に通るので、第１及び第２の２次磁場１１５ａ、１１５ｂは反対の方向を有する。第２の磁場変換器１１８は、第１及び第２の磁場変換器１０２、１１８により形成される抵抗ドライバの高電圧側である。従って、逆方向である第１及び第２の２次磁場１１５ａ、１１５ｂに曝された場合、第１及び第２の磁場変換器１０２、１１８の抵抗は、逆方向に変化し、ノード１２０の電圧もそれに従って変化する。

示された特定の実施形態では、ノード１２０は増幅器１２２の負の入力に接続され、第１の磁場変換器１０２の抵抗は減少傾向である一方で、第２の磁場変換器の抵抗は第１及び第２の１次磁場１１２ａ、１１２ｂに応じて増加傾向にある。しかしながら以上に記述したように、第１及び第２の２次磁場１１５ａ、１１５ｂは、第１及び第２の１次磁場１１２ａ、１１２ｂとは反対の傾向になる。

この構成により、外部磁場への電子回路１００の感度の低減が達成される。これは、外部磁場が２つの磁場変換器１０２、１１８の抵抗を同じ方向に変化させ、それによりノード１２０では電圧の変化を生成しないことによる。

第１の磁場変換器１０２は、反応軸１０３が第１の１次磁場１１２ａ及び第１の２次磁場１１５ａの双方と整列するように、シリコン基板１０４上に方向づけられている。第１の磁場変換器１０２により経験される磁場は、反応軸１０３沿いの第１の２次磁場１１５ａ及び第１の１次磁場１１２ａの和である。同様に、第２の磁場変換器１１８により経験される磁場は、反応軸１１９沿いの第２の２次磁場１１５ｂ及び第２の１次磁場１１２ｂの和である。第１の２次磁場１１５ａは反応軸１０３沿いの第１の１次磁場１１２ａとは方向が逆なので、第１の２次磁場１１５ａは第１の１次磁場１１２ａを相殺する傾向を有する。同様の理由で、第２の２次磁場１１５ｂは第２の１次磁場１１２ｂを相殺する傾向を有する。

増幅器１２２は、ノード１２０の電圧に比例する２次電流を生成し、それにより増幅器１２２は、磁場変換器１０２、１１８の各々が経験する磁場が実質的にゼロガウスになるように、反応軸１０３、１１９沿いの第１、第２の１次磁場１１２ａ、１１２ｂのそれぞれを相殺するのに充分なレベルの２次電流１１６を提供する。

２次電流１１６は抵抗１２６を通って流れ、それにより出力端子１２８、１３０の間に、２次電流１１６に比例した出力電圧Ｖｏｕｔを生成する。この構成により、出力電圧Ｖｏｕｔは第１及び第２の２次磁場１１５ａ、１１５ｂの各々と比例しており、従って所望のように１次電流１１０と比例している。

代替の実施形態では、第１及び第２の磁場変換器１０２、１１８は、反対方向に極性化されている。従って、１次導体１０８及び２次導体１１４は、各々が１つ方向であるが各々が互いに反対方向である、磁場変換器１０２、１１８を通って流れる１次電流及び２次電流（図示せず）を提供する。従ってこの代替の構成では、第１及び第２の２次磁場１１５ａ、１１５ｂは同じ方向であるが、それぞれ第１及び第２の１次磁場１１２ａ、１１２ｂの双方と反対方向である。例えば各々の代替の構成が第１及び第２の２次磁場１１５ａ、１１５ｂがそれぞれ第１及び第２の１次磁場１１２ａ、１１２ｂと反対になる限り、反対の入力の極性を有する増幅器１２２への入力とノード１２０の組合せによる他の極性の組合せが可能であることが、当業者には認識できるであろう。

２つの磁場変換器１０２、１１８を有する閉ループ電流センサ１００は、２つの磁場変換器１０２、１１８の抵抗ディバイダの構成の結果として、図１の電流センサ１０より小さいデバイス間の感度誤差を経験する。これは、製造過程での変動が双方の磁場変換器に同じ方向で影響することによる。従って、抵抗ディバイダ・ノード１２０の電圧は、製造過程での変動により実質的に影響されない。磁場変換器１０２、１１８が同じ製造シーケンスで作成される場合は、抵抗ディバイダ・ノード１２０の電圧は同様に実質的に温度変化により影響されない。

ここで図４を参照すると、閉ループ電流センサの形式の電子回路１５０が示されている。電流センサ１５０は図１の電流センサ１０とは、以下に記述される誤差をさらに低減するように構成された、磁場変換器１５２、１５５、１６５、１６８を含む点で異なっている。磁場変換器１５２、１５５、１６５、１６８は、シリコン基板１５４の表面１５４ａ上に配置されている。導体１６４が同様に、磁場変換器１５２、１６８、１５５、１６５の近傍のシリコン基板１５４の表面１５４ａ上に配置されている。別途の１次導体１５８が、示されるように誘電体１５６によりシリコン基板１５４から絶縁されている。１次導体１５８は、１次電流１６０がそれを通って流れる、連続の１次導体１５８をともに形成する、第１の１次導体部１５８ａと第２の１次導体部１５８ｂとを有する。同様に２次導体１６４は、第１及び第２の２次導体部１６４ａ、１６４ｂを有する。

特に指定がない限り、図４の要素は前の図の要素と同様に、同じ構成、特徴と特性を有する。例えば磁場変換器１５２、１６８、１５５、１６５は、巨大磁気抵抗（ＧＭＲ）素子等の磁気抵抗素子としてここでは示される。

動作において、１次電流１６０は１次導体１５８を通って流れ、それにより第１の１次磁場１６２ａと第２の１次磁場１６２ｂを生成する。２次電流１６６は第２の２次導体１６４を通って流れ、それにより導体部１６４ａに第１の２次磁場１６５ａを、導体部１６４ｂに第２の２次磁場１６５ｂを生成する。２次電流１６６は第１の１次導体部１５８ａを通って流れる１次電流１６０とは逆の方向に第１の２次導体部１６４ａを通って流れるので、第１の２次磁場１６５ａは第１の１次磁場１６２ａとは方向が逆である。同様の理由で、第２の２次磁場１６５ｂは第２の１次磁場１６２ｂとは方向が逆である。

ここではシリコン基板１５４に集積された第１電源１７４は、第１及び第２の磁場変換器１５２、１６８を通って流れる電流を提供し、それにより第１及び第２の磁場変換器１５２、１６８が経験する磁場に関連した強度を有する、電圧をノード１７０に生成する。同様にここではシリコン基板１５４に集積された第２電源１５９は、第３及び第４の磁場変換器１５５、１６５を通って流れる電流を提供し、それにより第３及び第４の磁場変換器１５５、１６５が経験する磁場に関連した強度を有する、電圧をノード１７１に生成する。ある特定の実施形態では、第１及び第２の電源１７４、１５９は同じ電圧を提供し、それらは単一の電源により提供される。磁場変換器１５２、１６８、１５５、１６５に接続された増幅器１７２は、ノード１７０、１７１の間の電位差に応じた２次電流１６６を２次導体１６４に提供する。

第１の磁場変換器１５２は反応軸１５３を有し、第２の磁場変換器１６８は反応軸１６９を有し、第３の磁場変換器１５５は反応軸１５７を有し、第４の磁場変換器１６５は反応軸１６７を有する。磁場変換器１５２、１６８、１５５、１６５は、図１に関して反応軸１３について記述したように、反応軸１５３、１６９、１５７、１６７と特定の角度で磁場に反応する。

磁場変換器１５２、１６８、１５５、１６５は、全て同じ方向に極性化されている。２次電流１６６は、２次電流１６６が第２、第４の磁場変換器１６８、１６５を通って流れる方向と逆方向に第１、第３の磁場変換器１５２、１５５を通って流れるので、第１及び第２の２次磁場１６５ａ、１６５ｂは逆の方向を有する。第２の磁場変換器１６８は第１及び第２の磁場変換器１５２、１６８により形成される第１抵抗ドライバの高圧側であり、第３の磁場変換器１５５は第３及び第４の磁場変換器１５５、１６５により形成される第２抵抗ドライバの高圧側である。従って第１及び第２の磁場１６５ａ、１６５ｂに曝された場合、ノード１７０の電圧はある方向に変化し、ノード１７１の電圧は他の方向に変化する。

示される特定の実施形態では、ノード１７０は増幅器１７２の負の入力に接続され、ノード１７１は増幅器１７２の正の入力に接続される。第１及び第２の１次磁場１６２ａ、１６２ｂに応じて、ノード１７１の電圧は増加傾向にあり、ノード１７０の電圧は減少傾向にある。しかしながら以上に記述したように、第１及び第２の２次磁場１６５ａ、１６５ｂは第１及び第２の１次磁場１１２ａ、１１２ｂとは逆の傾向にある。

第１及び第３の磁場変換器１５２、１５５は、反応軸１５３、１５７が第１の１次磁場１６２ａ及び第１の２次磁場１６５ａと整列するように配置される。第１の磁場変換器１５２と第３の磁場変換器１５５が経験する磁場は、それぞれの反応軸１５３、１５７沿いの、第１の２次磁場１６５ａと第１の１次磁場１６２ａとの和である。同様に、第２の磁場変換器１６８と第４の磁場変換器１６５が経験する磁場は、それぞれの反応軸１６９、１６７沿いの、第２の２次磁場１６５ｂと第２の１次磁場１６２ｂとの和である。第１の２次磁場１６５ａは反応軸１５３、１５７沿いの第１の１次磁場１６２ａとは逆方向なので、第１の２次磁場１６５ａは第１の１次磁場１６２ａを相殺する傾向である。同様に、第２の２次磁場１６５ｂは反応軸１６７、１６９沿いの第２の１次磁場１６２ｂとは逆方向なので、第２の２次磁場１６５ｂは第２の１次磁場１６２ｂを相殺する傾向である。増幅器１７２は、ノード１７０と１７１の間の電位差に比例する２次電流１６２ｂを生成する。

増幅器１７２は、磁場変換器１５２、１６８、１５５、１６５の各々が経験する全磁場が実質的にゼロガウスになるように、反応軸１５３、１６９、１５７、１６７沿いの第１及び第２の種磁場１６２ａ、１６２ｂを相殺するために充分な、第１及び第２の２次磁場１６５ａ、１６５ｂを生成するのに必要なレベルで２次電流１６６を提供する。

２次電流１６６は抵抗１７６を通って流れ、それにより２次電流１６６に比例した出力電圧Ｖｏｕｔを、出力端子１７８、１８０の間に生成する。この構成により、出力電圧Ｖｏｕｔは第１及び第２の２次磁場１６５ａ、１６５ｂの各々に比例し、従って所望のように１次電流１６０に比例する。

代替の実施形態では、第１及び第４の磁場変換器１５２、１６５は、第２及び第３の磁場変換器１６８、１５５とは逆方向に極性化される。従ってそのような代替の構成では、１次導体１５８と２次導体１６４は、１つ方向であるが各々が互いに反対方向である電流を提供する。従って、第１及び第２の２次磁場１６５ａ、１６５ｂは同方向であるが、それぞれ第１及び第２の１次磁場１６２ａ、１６２ｂの双方と反対方向である。第１及び第４の磁場変換器１５２、１６５が、第２及び第３の磁場変換器１６８、１５５と逆の方向に極性化された、他の代替の構成では、各々の組の同じ側の代わりに、第１及び第２の電源が結合される。即ち、第２の電源１５９が代わりに第４の磁場変換器１６５に直接結合されるか、又は第１の電源１７４が代わりに第１の磁場変換器１５２に直接結合される。

４つの磁場変換器１５２、１６８、１５５、１６５を有する閉ループ電流センサ１５０は、２つの因子の結果として、図１の閉ループ電流センサ１０及び図２の閉ループ電流センサ１００より小さいデバイス間の感度誤差を提供する。第１に、磁場変換器１５２と１６８及び磁場変換器１５５と１６５が、それぞれ２つの抵抗ディバイダを形成する。図２に関して以上に記述した理由により、抵抗ディバイダの構成は、製造過程での変動を考慮した場合に低減された感度誤差を、また同様に外部磁場に対する低減された磁化率を提供する。第２に、４つの磁場変換器はホィートストン・ブリッジ構成に結合され、共通モード効果への低減された感度を伴う差動出力を提供する。例えば、スパイク電圧が電源１５９、１７４に発生し、従ってノード１７０、１７１の双方での共通モード電圧が変化したとしても、ノード１７０と１７１の間の電位差は影響しない。

代替の構成では、２つの磁場変換器が磁場に対して無反応であれば、ホィートストン・ブリッジ構成の利点と同様の利点を得ることができる。例えばある特定の代替の実施形態では、磁気シールドの適用、又はそれらの磁場変換器１５５、１６５を磁場に対し無反応になるように製造することのどちらかにより、第３及び第４の磁場変換器１５５、１６５を磁気的に無反応にする。これらの代替の構成では、代替のホィートストン・ブリッジ構成が以上に記述したように共通モード信号を排除する。

閉ループ電流センサ１５０が４つの磁場変換器１５２、１６８、１５５、１６５を有する一方で、代替の閉ループ電流センサが４つ以上の磁場変換器を備えることができることが、当業者には理解できるであろう。また他の代替の構成では、第１及び第２の電源１７４、１５９は電流源で置き換えることができる。

ここで図５を参照すると、磁場センサ２００の形式の電子回路は、シリコン基板２０４、それぞれがシリコン基板２０４の表面２０４ａ上に配置された第１、第２、第３、第４の磁場変換器２０２、２１８、２０５、２１５、磁場変換器の近傍のシリコン基板２０４の表面２０４ａ上に配置された導体２１４を含む。

磁場センサ２００は、外部磁場２４０を検出して磁場２４０に比例した出力信号Ｖｏｕｔを提供するように構成される。それとは異なると記載されない限り、図５の要素は前の図の要素と同様に、同じ構成、特徴と特性を有する。例えば第１、第２、第３、第４の磁場変換器２０２、２１８、２０５、２１５は、巨大磁気抵抗（ＧＭＲ）素子等の磁気抵抗素子としてここでは示される。

動作において、電流２１６は導体２１４の第１部分２１４ａ及び導体２１４の第２部分２１４ｂを通って流れ、それにより第１磁場２１５ａと第２磁場２１５ｂを生成する。第１及び第２磁場２１５ａ及び２１５ｂは、それぞれ互いに同方向であるが外部磁場２４０に関しては逆方向である。従って第１磁場２１５ａと第２磁場２１５ｂは外部磁場２４０を相殺する傾向である。

ここではシリコン基板２０４に集積された第１電源２２４は、第１及び第２の磁場変換器２０２、２１８を通る電流を提供し、従って第１及び第２の磁場変換器２０２、２１８が経験する磁場に関連した強度を有する、電圧をノード２２０に生成する。またここではシリコン基板２０４に集積された第２電源２０９は同様に、第３、第４の磁場変換器２０５、２１５を通る電流を提供し、従って第３、第４の磁場変換器２０５、２１５が経験する磁場に関連した強度を有する電圧を、ノード２２１に生成する。ある実施形態では、第１及び第２の電源２２４、２０９は同じ電圧を供給し、それらは単一の電源により提供される。磁場変換器２０２、２１８、２０５、２１５に接続された増幅器２２１は、ノード２２０、２２１の間の電位差に応じた２次電流２１６を２次導体２１４に提供する。

第１の磁場変換器２０２は反応軸２０３を有し、第２の磁場変換器２１８は反応軸２１９を有し、第３の磁場変換器２０５は反応軸２０７を有し、第４の磁場変換器２１５は反応軸２１７を有する。磁場変換器２０２、２１８、２０５、２１５は、図１に関して反応軸１３について記述したように、反応軸２０３、２１９、２０７、２１７と特定の角度で磁場に反応する。

第１及び第４の磁場変換器２０２、２１５は、第２及び第３の磁場変換器２１８、２０５とは逆方向に極性化されている。従って、全ての磁場変換器が同じ方向に極性化されることにより提供されるものとは異なり、以上に記述した利点は電子回路２００では達成されない。以上に記述したそのような利点の１つは、外部磁場に対する低減された感度である。ここではその代わりに、電子回路は外部磁場２４０に応答する。電流２１６は第１、第２、第３、第４の磁場変換器２０２、２１８、２０５、２１５を同じ方向で通り、従って第１及び第２磁場２１５ａ、２１５ｂを同方向に生成する。従って磁場変換器２０２、２１８、２０５、２１５の間の反対の極性のために、同方向である第１及び第２磁場２１５ａ、２１５ｂに曝された場合、ノード２２０の電圧はある電圧の方向に移動し、ノード２２１の電圧は他の電圧の方向に移動する。

示されるある特定の実施形態では、ノード２２０は増幅器２２２の負の入力に接続され、ノード２２１は増幅器２２２の正の入力に接続される。外部磁場２４０に応じて、ノード２２１の電圧は増加傾向にある一方で、ノード２２０の電圧は減少傾向にある。しかしながら以上に記述したように、第１及び第２の２次磁場２１５ａ、２１５ｂは、第１及び第２の１次磁場１１２ａ、１１２ｂと反対の傾向にある。

第１、第２、第３、第４の磁場変換器２０２、２１８、２０５、２１５は、反応軸２０３、２１９、２０７、２１７が、外部磁場２４０、ならびに第１及び第２の２次磁場２１５ａ、２１５ｂと整列するように、配置される。第１、第３の磁場変換器２０２、２０５が経験する磁場は、それぞれ反応軸２０３、２０７沿いの、第１の２次磁場２１５ａと外部磁場２４０の和である。同様に、第２、第４の磁場変換器２１８、２１５が経験する磁場は、それぞれ反応軸２１９、２１７沿いの、第２の２次磁場２１５ｂと外部磁場２４０の和である。第１及び第２の２次磁場２１５ａ、２１５ｂは反応軸２０３、２１９、２０７、２１７沿いの外部磁場２４０とは方向が逆なので、第１及び第２の２次磁場２１５ａ、２１５ｂは外部磁場２４０を相殺する傾向にある。増幅器２２１は、ノード２２０と２２１の間の電位差に比例した電流２１６を生成する。従って増幅器２２２は、反応軸２０３、２１９、２０７、２１７沿いの外部磁場２４０を相殺するのに充分な、第１及び第２の２次磁場２１５ａ、２１５ｂを生成するのに必要なレベルの電流２１６を提供し、その結果磁場変換器２０２、２１８、２０５、２１５の各々が経験する全磁場２４０は実質的にゼロガウスである。

電流２１６は抵抗２２６を通り、それにより電流２１６に比例した出力電圧Ｖｏｕｔを出力端子２２８、２３０の間に生成する。この構成により、出力電圧Ｖｏｕｔは外部磁場２４０を相殺するのに必要な第１及び第２の２次磁場２１５ａ、２１５ｂの各々に比例し、従って望まれるように外部磁場２４０に比例する。

示されるように構成された４つの磁場変換器２０２、２１８、２０５、２１５は、ホィートストン・ブリッジ構成を提供する。図４に関して以上に記述した理由から、ホィートストン・ブリッジ構成は、製造過程での変動を考慮した場合に低減された感度誤差を、また同様に共通モード効果の改善された排除を提供する。

閉ループ電流センサ２００が４つの磁場変換器２０２、２１８、２０５、２１５を有して示された一方で、代替の構成では閉ループ電流センサが４つ以上又は４以下の磁場変換器を有しうることが、理解されるべきである。また他の代替の構成では、第１及び第２の電源２２４、２０９は電流源で置き換えることができる。他の代替の構成では、図４に関して記述したように、磁場変換器の２つが磁場に対し無反応である。

ここで図５Ａを参照すると、外部磁場２９０に反応する、開ループ磁場センサ２５０の形式の電子回路２５０が示される。センサ２５０は、シリコン基板２５４、このシリコン基板２５４の表面２５４ａ上に配置された第１、第２、第３、第４の磁場変換器２５２、２６８、２５５、２６５を含む。特に指定されない限り、図５Ａの要素は前の図の要素と同様に、同じ構成、特徴と特性を有する。例えば磁場変換器２５２、２６８、２５５、２６５は、巨大磁気抵抗（ＧＭＲ）素子のような、磁気抵抗素子としてここでは示される。

動作において、磁場変換器２５２、２６８、２５５、２６５は、外部磁場２９０に反応する。ここではシリコン基板２５４に集積された第１電源２７４は、第１及び第２の磁場変換器２５２、２６８を通る電流を提供し、従って磁場変換器２５２、２６８が経験する磁場に関連した強度を有する電圧を、ノード２７０に生成する。同様に、ここでもシリコン基板２５４に集積された第２電源２５９は、第３、第４の磁場変換器２５５、２６５を通る電流を提供し、従って変換器２５５、２６５が経験する磁場に関連した強度を有する電圧を、ノード２７１に生成する。ある実施形態では、第１及び第２の電源２７４、２５９は同じ電圧を供給し、それらは単一の電源により提供される。磁場変換器２５２、２６８、２５５、２６５に接続された増幅器２７２は、ノード２７０、２７１の間の電位差に応じた出力信号Ｖｏｕｔを出力端子２７８、２８０の間に提供する。

第１の磁場変換器２５２は反応軸２５３を有し、第２の磁場変換器２６８は反応軸２６９を有し、第３の磁場変換器２５５は反応軸２５７を有し、第４の磁場変換器２６５は反応軸２６７を有する。磁場変換器２５２、２６８、２５５、２６５は、図１に関して反応軸１３について記述したように、反応軸２５３、２６９、２５７、２６７と特定の角度で磁場に反応する。第１、第２、第３、第４の磁場変換器２５２、２６８、２５５、２６５は、示されるように反応軸２５３、２６９、２５７、２６７が外部磁場２９０と整列するように、配置される。

第１及び第４の磁場変換器２５２、２６５は互いに同じ方向であるが、第２及び第３の磁場変換器２６８、２５５とは逆方向に極性化されている。外部磁場２９０は第１、第２、第３、第４の磁場変換器２５２、２６８、２５５、２６５を同じ方向で通り、第１、第４の磁場変換器２０２、２１５は、ノード１７１での電圧変化とは逆方向の電圧変化をノード１７０に提供するように、第２、第３の磁場変換器２１８、２０５とは逆方向に反応する。

開ループ磁場センサ２５０が４つの磁場変換器２５２、２６８、２５５、２６５を有して示された一方で、代替の構成では開ループ磁場センサが４つ以上又は４以下の磁場変換器を有しうることが、理解されるべきである。また他の代替の構成では、第１及び第２の電源２７４、２５９は電流源で置き換えることができる。他の代替の構成では、図４に関して記述したように、磁場変換器の２つが磁場に対し無反応である。

ここで図６を参照すると、信号アイソレータの形式の電子回路３００が示される。閉ループ・アイソレータ３００は、シリコン基板３０４の表面３０４ａ上に配置された第１、第２、第３、第４の磁場変換器３０２、３１８、３０５、３１５、及び磁場変換器の近傍のシリコン基板３５４の表面３５４ａ上に配置された導体３１４を含む。

電子回路３００は、この電子回路３００が入力電圧Ｖｉｎに反応する以外は、図４の電子回路１５０と実質的に同じ方法で動作する。図４の１次導体１５８とは異なり１次導体３０２は、抵抗器（図示せず）の形の分布抵抗又は集中抵抗のどちらかとしての、実質的な抵抗を有する。導体部３０２ａ、３０２ｂを通る導体３０２への入力電圧のＶｉｎ印加は、１次電流３０４を生成する。

動作において、入力電圧Ｖｉｎは１次導体３０２を通って流れる１次電流３０４を生成し、それにより第１の１次磁場３０６ａ、第２の１次磁場３０６ｂを生成する。第１の１次磁場３０６ａ、第２の１次磁場３０６ｂは、図４に関して記述したように、増幅器３２２から提供される２次電流により生成される、２次磁場により実質的に相殺される。コンパレータ３２４は、第２の入力電圧Ｖｉｎが予め定められた閾値より大きいか小さいかに依存する論理状態で、デジタルの出力電圧信号Ｖｏｕｔを提供する。この構成により閉ループ電子アイソレータ３００は、その出力電圧が入力電圧Ｖｉｎとは絶縁された、入力電圧Ｖｉｎのレベルを表わす、出力電圧信号Ｖｏｕｔを生成する。

ここで図６Ａを参照すると、開ループ信号アイソレータ３５０は、シリコン基板３５４の表面３５４ａ上にそれぞれ配置された第１、第２、第３、第４の磁場変換器３５２、３６８、３５５、３６５、及び磁場変換器の近傍のシリコン基板３５４の表面３５４ａ上に配置された導体３６４を含む。それとは異なると記載されない限り、図６Ａの要素は前の図の要素と同様に、同じ構成、特徴と特性を有する。磁場変換器３５２、３６８、３５５、３６５は、巨大磁気抵抗（ＧＭＲ）素子等の、磁気抵抗素子としてここでは示される。

動作において電流３６６は、導体３６４の第１部分３６４ａ及び導体３６４の第２部分３６４ｂを通って流れ、それにより第１磁場３６５ａ、第２磁場３６５ｂを生成する。第１導体部３６４ａを通って流れる電流３６６は第２導体部３６４ｂを通って流れる電流３６６とは方向が逆なので、第１磁場３６５ａは第２磁場３６５ｂとは方向が逆である。

ここではシリコン基板３５４に集積された第１電源３７４は、第１及び第２の磁場変換器３５２、３６８を通る電流を提供し、従って第１及び第２の磁場変換器３５２、３６８が経験する磁場に関連した強度を有する電圧を、ノード３７０に生成する。またここではシリコン基板３５４に集積された第２電源３５９は同様に、第３、第４の磁場変換器３５５、３６５を通る電流を提供し、従って第３、第４の磁場変換器３５５、３６５が経験する磁場に関連した強度を有する電圧を、ノード３７１に生成する。ある実施形態では、第１及び第２の電源３７４、３５９は同じ電圧を供給し、それらは単一の電源により提供される。磁場変換器３５２、３６８、３５５、３６５に接続された増幅器３７２は、ノード１７０、１７１の間の電圧差に応じて、出力端子３７８と３８０の間でデジタル電圧Ｖｏｕｔを提供するコンパレータ３９０に提供する。

第１の磁場変換器３５２は反応軸３５３を有し、第２の磁場変換器３６８は反応軸３６９を有し、第３の磁場変換器３５５は反応軸３５７を有し、第４の磁場変換器３６５は反応軸３６７を有する。磁場変換器３５２、３６８、３５５、３６５は、図１に関して反応軸１３について記述したように、反応軸３５３、３６９、３５７、３６７と特定の角度で磁場に反応する。

シリコン基板３５４の表面３５４ａ上に配置された、ここでは集中素子抵抗３７３で示される抵抗は、入力端子３８２、３８４に印加される入力電圧Ｖｉｎを許容し、従って導体３６４を通る電流３６６を生成する。

磁場変換器３５２、３６８、３５５、３６５は、同じ方向に極性化されている。第１、第３の磁場変換器３５２、３５５を通る電流３６６は、第２、第４の磁場変換器３６８、３６５を通る電流３６６とは逆方向であり、従って逆方向に第１、第２磁場３６５ａ、３６５ｂを生成する。第２の磁場変換器３６８は、第１、第２の磁場変換器３５２、３６８により形成される第１抵抗ディバイダの高圧側にあり、一方第３の磁場変換器３５５は、第３、第４の磁場変換器３５５、３６５により形成される第２抵抗ディバイダの高圧側にある。従って逆方向である第１、２次磁場３６５ａ、３６５ｂに曝された場合は、ノード３７０の電圧はある方向に変化し、ノード３７１の電圧は他の方向に変化する。

第１及び第３の磁場変換器３５２、３５５は、反応軸３５３、３５７が第１磁場３６５ａに整列するように、シリコン基板３５４上で配置される。第１及び第３の磁場変換器３５２、３５５が経験する磁場は、第１磁場３６５ａである。同様に、第２、第４の磁場変換器３６８、３６５が経験する磁場は、第２磁場３６５ｂである。

この構成により、デジタル出力電圧Ｖｏｕｔは入力電圧Ｖｉｎに反応するが、ＶｏｕｔはＶｉｎからは電気的に絶縁されている。特に出力電圧Ｖｏｕｔは、検出された入力電圧Ｖｉｎが予め定められた閾値より大きいか小さいかに依存する論理状態を有する。

開ループ・アイソレータ３５０がシリコン基板３５４に配置された導体３６４を有するように示される一方で、代替の構成では、導体３６４は、磁場変換器３５２、３６８、３５５、３６５の近傍ではあるが、シリコン基板３５４からは隔てられて配置される。

他の代替の構成では、第１及び第４の磁場変換器３５２、３６５は互いに同じ方向であるが、第２及び第３の磁場変換器３６８、３５５とは逆方向に極性化される。従ってこの代替の構成では、各々の導体部３６４ａ、３６４ｂはある方向に電流を提供するように構成され、第１、第２磁場３６５ａ、３６５ｂは同じ方向である。

示されるように構成された４つの磁場変換器３５２、３６８、３５５、３６５は、ホィートストン・ブリッジ構成を提供する。図４に関して以上に記述した理由から、ホィートストン・ブリッジ構成は、改善された性能を提供する。

開ループ信号アイソレータ３５０が４つの磁場変換器３５２、３６８、３５５、３６５を有して示された一方で、代替の構成では、開ループ信号アイソレータが５つ以上又は３つ以下の磁場変換器を有しうることが、理解されるべきである。また他の代替の構成では、第１及び第２の電源３７４、３５９は電流源で置き換えることができる。

さらに別の代替の実施形態では、コンパレータ３９０は備えられず、増幅器３７２は出力端子３７８に接続されて、その結果、出力電圧Ｖｏｕｔがアナログ出力電圧になる。また別の代替の実施形態では、抵抗３７３はシリコン基板３５４上ではなく、代わりに入力端子３８２、３８４のどちらかと直列に備えられる。さらに他の実施形態では抵抗３７３は、２次導体３６４沿いの分配された抵抗（図示せず）である。

ここで図７を参照すると、それぞれ図１、１Ａ、３、４、５、５Ａ、６、６Ａに示された電子回路１０、５０、１００、１５０、２００、２５０、３００、３５０のいずれにも適した、例となる集積回路パッケージ４００が示される。パッケージ４００は、図１の１次導体１８に対応する２つの入力導線４０２ａ、４０２ｂ、図１Ａの端子７０、７２、図３の第１、第２の１次導体部１０８ａ、１０８ｂ、図４の第１、第２の１次導体部１５８ａ、１５８ｂ、図６の第１、第２の１次導体部３０２ａ、３０２ｂ、又は図６Ａの２つの入力端子３８２、３８４を含む。

集積回路４００は、４つの追加の導線４０４ａ〜４０４ｄを含む。導線４０４ａ〜４０４ｄの２つは集積回路４００に電力を提供するために用いられ、導線４０４ａ〜４０４ｄの他の２つは、例えば図１の出力端子３２、３４、図１Ａの出力端子７４、７６、図３の出力端子１２８、１３０、図４の出力端子１７８、１８０、図５の出力端子２２８、２３０、図５Ａの出力端子２７８、２８０、図６Ａの出力端子３７８、３８０である、回路の出力端子を提供する。

２つの入力導線４０２ａ、４０２ｂの幅ｗ１は、入力導線により担持される電流を含むがこれに限定されない種々の因子に従って選択される。導線４０４ａ〜４０４ｄの幅ｗ２は、導線４０４ａ〜４０４ｄにより担持される電流を含むがこれに限定されない種々の因子に従って同様に選択される。

集積回路体４０６は、プラスチック又は任意の従来の集積回路体材料から構成することができる。図示された集積回路４００は、本発明の集積センサとともに用いることができるパッケージの一例である。しかしながらパッケージ化は、任意の特定のパッケージ型式に限定されない。例えばパッケージは、１つ以上の従来のＳＯＩＣ８、ＳＯＩＣ１６又は１つのＭＬＰパッケージであってよい。

ここで図８を参照すると、図示された集積回路５００は、本発明の任意のセンサのための代替のパッケージの構成を示すために用いられている。回路５００が図１のセンサ１０に関連して記述される一方で、同様のパッケージ構成が図１Ａ、３、４、５、５Ａ、６、６Ａに示される回路５０、１００、１５０、２００、２５０、３００、３５０に適用できることが、当業者には理解できるであろう。

集積回路５００は、例えばセラミック基板５０４である他の基板５０４とは別個の、ワイヤボンド５１０等で互いに接続された、シリコン基板５０２を含む。セラミック基板５０４は磁場変換器とこの変換器の近傍にあることが必要とされる導体部とを支持し、シリコン基板５０２は残りの回路と導体部を支持する。特に基板５０２は、図１の増幅器２８に対応する増幅器５０６と、図１の２次導体２６（部分２６ａ以外の）に対応する導体５０８の導体部５０８ａを支持する。基板５０４は、図１の変換器１２に対応する磁場変換器５１４と、図１の２次導体部２６ａに対応する導体５０８の部分５０８ｂを支持する。２つの基板５０２、５０４の間の回路の他の区分が可能であることが、当業者には理解される。シリコン基板５０２は、図７の導線４０４ａ〜４０４ｄに対応する導線を有する第１リード・フレーム５１６により支持され、他の基板５０４は、図７の導線４０２ａ、４０２ｂに対応する導線を有する第２リード・フレーム５１８により支持される。リード・フレーム５１６、５１８の材料と大きさは、特定の信号に合わせて調整される。

このモジュール式のパッケージ５００は、増幅器２８が既知のシリコン回路製造技術を用いて製造され、磁場変換器５１４他の基板５０４に適した製造技術を用いて製造されることを、有利に可能にする。例えば、セラミック基板５０４上にＧＭＲ１２を備えることは、既知の製造技術を適用できるようにする。

第１及び第２リード・フレーム５１６、５１８は、従来のＳＯＩＣ８パッケージに関して用いたリード・フレームと同様である。しかしながら、他のパッケージに関わる他のリード・フレームも同様に用いることができる。

集積回路５００が図１の集積センサ１０の要素の多くを示す一方で、図１の他の要素は示されていないことが理解されるべきである。しかしながら、それらの他の要素が集積回路５００にどのように含まれるかは、容易に理解される。

ここで図９を参照すると、電子回路部５５０は、図４の電子回路１５０のある部分の代替の構成、特に図４の２次導体１６４の代替の構成を示す。特に、２次導体１６４は、複数のループ化導体として形成される。しかしながら、回路部５５０が図４の電子回路１５０に関連してここに記述される一方で、同様の技術が図１、１Ａ、３、５、５Ａ、６、６Ａに示される電子回路１０、５０、１００、２００、２５０、３００、３５０を含むがこれらに限定されない、他の電子回路に適用できることが当業者には理解できるであろう。

電子回路部５５０はそれぞれ、第１、第２、第３、第４の磁場変換器５５２、５５３、５５４、５５５を含む。磁場変換器５５２、５５３、５５４、５５５は例えば、図４の第１、第２、第３、第４の磁場変換器１５２、１６８、１５５、１６５にそれぞれ対応する。回路部５５０はまた、導体部５５６ａ〜５５６ｈからなる導体５５６を含む。導体５５６は例えば、図４に示される２次導体１６４に対応する。しかしながらここで、導体５５６は４つのループを有する。

２次電流１６６（図４）に対応する電流５７７が、２次導体１６４（図４）に対応する導体５５６を通って流れる。電流５５７が４つの磁場５５８ａ〜５５８ｄを同じ方向に生成する方向に第１及び第３の磁場変換器５５２、５５４を通るように、４つの導体部５５６ａ〜５５６ｄがそれぞれ第１及び第３の磁場変換器５５２、５５４の近傍にある。電流５５７が、４つの磁場５５８ｅ〜５５８ｈが磁場５５８ａ〜５５８ｄとは逆方向に生成する方向に、第２及び第４の磁場変換器５５３、５５５を通るように、他の４つの導体部５５６ｅ〜５５６ｈが第２及び第４の磁場変換器５５３、５５５の近傍にある。

４つの磁場５５８ａ〜５５８ｄは、第１及び第２の磁束集中器５６０ａ、５６０ｂにより集中され、他の４つの磁場５５８ｅ〜５５８ｈは、第３及び第４の磁束集中器５６０ｃ、５６０ｄにより集中される。第１、第２の磁束集中器５６０ａ、５６０ｂは、第１、第３の磁場変換器５５２、５５４の近傍に磁場５５８ａ〜５５８ｄを集中させるために動作する。同様に、第３、及び第４の磁束集中器５６０ｃ、５６０ｄは、第２、第４の磁場変換器５５３、５５５の近傍に磁場５５８ｅ〜５５８ｈを集中させるために動作する。４つの磁束集中器５６０ａ〜５６０ｄは、フェライト、パーマロイ及び鉄合金を含むがこれに限定されない、任意の磁気的透過材料からなることができる。４つの磁束集中器５６０ａ〜５６０ｄは、蒸着、スパッタリング及び電気メッキを含むがこれに限定されない、種々の方法で製造されることができる。

磁場変換器５５２、５５３、５５４、５５５の各々が通る多数の導体部５５６ａ〜５５６ｈを有する導体５５６は、図４で示された構成で、単一の導体部のみが磁場変換器５５２、５５３、５５４、５５５の各々が通る場合に経験する磁場の、本質的に４倍の磁場を第１、第２、第３、第４の磁場変換器５５２、５５３、５５４、５５５の各々に経験させるように、それ自身がする。４つの磁束集中器５６０ａ〜５６０ｄは、磁場変換器５５２、５５３、５５４、５５５の各々が経験する磁場を、さらに増加させる。従って、回路部５５０は、図４に示されたような構成で、２次導体及び第１、第２、第３、第４の磁場変換器５５２、５５３、５５４、５５５を提供するために、用いることができる。しかしながら代替の構成では、５つ以上又は３つ以下の磁場変換器が磁束集中器により取り巻かれることができることが当業者には理解される。また８つの導体部５５６ａ〜５５６ｈが示された一方で、９つ以上又は７つ以下の導体部を５つ以上又は３つ以下の導体ループを形成するために同様に用いることができる。

磁束集中器５６０ａ〜５６０ｄは、距離ｓ１だけ磁場変換器から隔てられている。距離ｓ１は、利用可能な最少の処理の特徴的なサイズを含むがこれに限定されない、種々の因子に従って選択される。ある特定の実施形態では、距離ｓ１は５マイクロメートルである。しかしながら、他の距離が本発明とともに用いられてもよい。

多数の導体部５５６ａ〜５５６ｈ及び磁束集中器５６０ａ〜５６０ｄの両方が、例えば図４の第１、第２の１次磁場１６２ａ、１６２ｂである、１次磁場に対抗して相殺する、２次磁場５５８ａ〜５５８ｈを提供するために、例えば図４の増幅器１７２である増幅器の能力を強調するように動作する。従って、増幅器（例えば図４の増幅器１７２）は、同じ相殺効果を生成するためにより少ない電流を供給することができ、結果的に電子回路の動作に必要な電力を低減する。

以上に記述したように、本発明に従う集積センサのいくつかの実施形態は、磁場変換器に関する磁気シールドを有することができる。磁束集中器５６０ａ〜５６０ｄは、例えば地磁気である外部磁場の磁気シールドを提供する。

ここで、図９同様の要素が同様の参照番号を有して示される図１０を参照すると、図９の回路部５５０の一部の概観図が、磁束集中器５６０ａ、５６０ｂが高さｈ１だけ導体部５５６ａ〜５５６ｈの上に離して置かれていることを示す。高さｈ１は、図２の第２絶縁層３０と同じ又は同様であってよい、絶縁層（図示せず）の高さを含むがこれに限定されない、種々の因子に従って選択される。ある特定の実施形態では、高さｈ１は１マイクロメートルである。しかしながら、他の高さｈ１が、本発明で用いられてもよい。特に図６、６Ａに示されるアイソレータの実施形態では、例えば４マイクロメートルである、より大きな高さｈ１が望ましい。磁束集中器５６０ａ、５６０ｂは、厚さｈ２を有する。ある特定の実施形態では、厚さｈ２は５マイクロメートルである。しかしながら他の厚さｈ２が本発明で用いられてもよい。磁束集中器５６０ａ、５６０ｂは、第１、第２の奥行きｄ１、ｄ２を有する。ある特定の実施形態では、奥行きｄ１は５００マイクロメートルであり、奥行きｄ２は３００マイクロメートルである。しかしながら、他の奥行きｄ１、ｄ２が本発明で用いられてもよい。

本発明の望ましい実施形態が記述されたが、それらの概念を取り入れた他の実施形態を用いることが、当業者には自明であろう。従ってこれらの実施形態が開示された実施形態を限定するべきではなく、むしろ添付の請求項の精神と範囲にによってのみ限定されるべきである。言及された参考文献はその全体が参照として本明細書に援用される。

本発明に従う閉ループ電流センサの等角図である。本発明に従う開ループ電流センサの等角図である。図１の線２−２に沿った、図１の閉ループ電流センサの断面図である。本発明に従う閉ループ電流センサの代替の実施形態の等角図である。本発明に従う閉ループ電流センサの別の代替の実施形態の等角図である。本発明に従う閉ループ磁場センサの等角図である。は本発明に従う開ループ磁場センサの等角図である。本発明に従う閉ループ信号アイソレータの等角図である。本発明に従う開ループ信号アイソレータの等角図である。集積センサをパッケージ化した例の平面図である。ＳＯ８パッケージに適した、代替案の集積センサの等角図である。本発明に従う、磁束集中器を有する、閉ループ集積センサの例の部分平面図である。図９の回路部分の一部の等角図である。

Claims

少なくとも１つのデバイスを支持するシリコン基板と、
前記シリコン基板上に配置された導体と、
前記導体上に配置され、前記少なくとも１つのデバイスと電気的に結合された磁気抵抗素子とを含む電子回路。
前記導体が２次導体であり、前記回路が前記磁気抵抗素子の近傍に配置された少なくとも一部を有する１次導体をさらに含む、請求項１に記載の電子回路。
前記デバイスが、前記磁気抵抗素子に結合された入力端子と前記２次導体に結合され出力信号を与える出力端子を有する増幅器を含んでおり、前記出力信号が前記１次導体を通る電流を表わす、請求項２に記載の電子回路。
前記デバイスが、出力信号を与えるために前記磁気抵抗素子に結合された増幅器を含み、前記出力信号が前記導体を通る電流を表わす、請求項１に記載の電子回路。
前記デバイスが、前記磁気抵抗素子に結合された入力端子と、出力信号を与える出力端子とを有する増幅器を含んでおり、前記出力信号が外部磁場を表す、請求項１に記載の電子回路。
前記磁気抵抗素子が、異方性磁気抵抗素子及び巨大磁気抵抗素子のうちの選択された１つである、請求項１に記載の電子回路。
前記導体が１つ以上のループを含む、請求項１に記載の電子回路。
前記導体の近傍に配置された磁束集中器をさらに含む、請求項１に記載の電子回路。
表面を有するシリコン基板と、
前記シリコン基板の前記表面上に配置された磁場変換器と、
前記磁場変換器の近傍で、前記シリコン基板の前記表面上に配置された２次導体と、
前記磁場変換器の近傍に配置された１次導体と、
前記１次導体と前記シリコン基板との間に配置された絶縁層とを含む電流センサであって、
前記磁場変換器は、前記１次導体を通る１次電流により生成される１次磁場と、前記２次導体を通る２次電流により生成される２次磁場とに反応する、電流センサ。
前記磁場変換器に結合された入力端子と、前記２次導体に結合され出力信号を与える出力端子とを有する増幅器をさらに含んでおり、前記出力信号は前記１次磁場を表わす、請求項９に記載の電流センサ。
前記磁場変換器が、１つ以上の磁気抵抗素子を含む、請求項９に記載の電流センサ。
表面を有する基板と、
前記基板の前記表面上に配置され、１次磁場に曝される磁場変換器と、
前記磁場変換器の近傍で前記基板の前記表面上に配置され、前記１次磁場に関する電流を伝える導体とを含む電子回路。
前記導体が２次導体であり、前記回路がさらに、
前記磁気抵抗素子の近傍に配置され、前記１次磁場を生成する電流を伝える１次導体と、
前記１次導体と前記基板との間に配置された絶縁体とをさらに含む、請求項１２に記載の電子回路。
前記磁場変換器に結合された入力端子と、前記２次導体に結合され出力信号を与える出力端子とを有する増幅器をさらに含んでおり、前記出力信号は前記１次導体を通る電流を表わす、請求項１３に記載の電子回路。
出力信号を提供し前記磁場変換器に結合された増幅器をさらに含んでおり、前記出力信号は前記導体を通る電流を表わす、請求項１２に記載の電子回路
前記磁場変換器に結合された入力端子と、出力信号を与える出力端子とを有する増幅器をさらに含んでおり、前記出力信号は外部磁場を表わす、請求項１２に記載の電子回路
前記磁場変換器が、直列に結合された２つの磁気抵抗素子を含む、請求項１２に記載の電子回路。
前記磁気抵抗素子の各々が他の前記磁気抵抗素子とは逆の極性を有する、請求項１７に記載の電子回路。
前記磁気抵抗素子の各々が同じ極性を有する、請求項１７に記載の電子回路。
前記１次導体がＵ字型である、請求項１９に記載の電子回路。
前記磁場変換器が２組の磁気抵抗素子を含んでおり、各々の組が直列に結合された２つの磁気抵抗素子を含み、前記２つの組がホィートストン・ブリッジを形成するために互いに結合されている、請求項１２に記載の電子回路。
各々の組の前記２つの磁気抵抗素子が逆に極性化された、請求項２１に記載の電子回路。
各々の組の前記２つの磁気抵抗素子の１つが磁気的に無反応である、請求項２１に記載の電子回路。
双方の組の前記２つの磁気抵抗素子が同じ極性を有する、請求項２１に記載の電子回路。
前記１次導体がＵ字型である、請求項２４に記載の電子回路。
前記導体が１つ以上のループを含む、請求項１２に記載の電子回路。
前記導体の近傍に配置された磁束集中器をさらに含む、請求項１２に記載の電子回路。