JP2009520195A - 磁界センサ配置および磁界非接触測定方法 - Google Patents

磁界センサ配置および磁界非接触測定方法 Download PDF

Info

Publication number
JP2009520195A
JP2009520195A JP2008546237A JP2008546237A JP2009520195A JP 2009520195 A JP2009520195 A JP 2009520195A JP 2008546237 A JP2008546237 A JP 2008546237A JP 2008546237 A JP2008546237 A JP 2008546237A JP 2009520195 A JP2009520195 A JP 2009520195A
Authority
JP
Japan
Prior art keywords
magnetic field
field sensor
sensor body
main surface
sensor arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008546237A
Other languages
English (en)
Inventor
アブヴァ、サリ
ブランドル、マンフレド
ヤニシュ、ヨーセフ
Original Assignee
オーストリアマイクロシステムス アーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=38054758&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2009520195(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by オーストリアマイクロシステムス アーゲー filed Critical オーストリアマイクロシステムス アーゲー
Publication of JP2009520195A publication Critical patent/JP2009520195A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/207—Constructional details independent of the type of device used
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

磁界センサ配置（４）は、第１の磁界センサ体（２０）と第２の磁界センサ体（４０）とを有する積層配置（１）から構成される。第１の磁界センサ体（２０）は、第１の磁界感知要素（２３）が配置される第１の主要面（２１）と、第１の主要面（２１）に略平行の第２の主要面（２２）とを有する。同様に、第２の磁界センサ体（４０）は、第２の磁界感知要素（４３）が配置される第１の主要面（４１）と、第１の主要面（４１）に略平行の第２の主要面（４２）とを有する。
【選択図】図１

Description

本発明は、磁界センサ配置、磁界センサ配置の使用方法、ならびに磁界非接触測定の方法に関する。
特に角度または長さの情報を確定するため、磁界を測定するセンサ配置が使用される。自動車工学における典型的な用途は、e-gasペダル位置の電子的測定、e-gasスロットルフィードバックの電子的測定、電子ワイヤステアリングシステム、ならびにギアスティック位置制御の電子的測定である。非常に高い信頼度は、これらの用途に対して実現される。
このような用途における故障は、致命的な結果を有しうる。信頼度を高めるために、２つのセンサが互いに平行して配置されうる。この場合、磁石は両センサに対して理想的な位置に配置されえず、磁界測定の精度がそれゆえ減じられるということが起こりうる。可能な用途は、広い空間が要求されるために制限される。
本発明の目的は、磁界センサ配置が磁界に対して中央に据えられ、かつより小さい必要空間で実現されうるものであって、信頼度や精度が高められる、磁界センサ配置および磁界非接触測定の方法を提供することである。
本発明の目的は、請求項１の対象内容および請求項２０に係る方法によって達成される。さらなる展開および実施形態は、従属請求項それぞれの対象内容である。
本発明によると、磁界センサ配置は、積層配置から構成される。積層配置は、第１の磁界センサ体と第２の磁界センサ体とを有する。第１の磁界センサ体は、第１の磁界感知要素を備えた第１の主要面と、第２の主要面とを有する。第２の主要面は、第１の主要面に略平行である。しかるべく、第２の磁界センサ体は、第２の磁界感知要素を有する第１の主要面と、第２の主要面とを有する。第２の磁界センサ体の第２の主要面も、第２の磁界センサ体の第１の主要面に略平行である。この点で、積層配置は、第１の磁界センサ体と第２の磁界センサ体が、それら第１および第２の主要面に対して垂直な突出方向に重なって配置されることが事実として理解される。
このように、磁界は、第１と同様第２の磁界センサ体においても作用する。両磁界センサ体は、それぞれ磁界感知要素を有しているので、磁界は重複して測定される。
好都合にも、信頼度は、単一の磁界感知要素に比べて増大する。両磁界センサ体が、磁界に対して中央に一列に並ぶように配置されうることは、磁界センサ体の配置の利点である。
ある実施形態において、第１および／または第２の磁界感知要素は、磁界感知電界効果トランジスタとして構築されうる。
代替の実施形態において、第１および／または第２の磁界感知要素は、ホール構造として構築されうる。第１および／または第２の磁界感知要素は、例えばアンチモン化インジウムＩｎＳｂ、インジウムヒ素ＩｎＡｓ、またはガリウムヒ素ＧａＡｓのような半導体を有しうる。好都合にも、第１および／または第２の磁界感知要素は、半導体材料としてのシリコンを有する。第１および／または第２の磁界感知要素の１つまたは複数の信号の評価のためのアナログおよびディジタル回路が、第１および／または第２の磁界評価回路に対して、１つのシリコンでできた半導体に実現されうるということは、シリコンの利点である。好都合にも、ホール構造は、磁気感受性電界効果トランジスタよりもより高い感度を有する。
代替の実施形態において、第１および／または第２の磁界感知要素は、磁気抵抗効果を利用するように設計されうる。このため、第１および／または第２の磁界感知要素は、ニッケル、鉄、またはコバルトの二元合金および／または三元合金で構成されうる。好ましくは、第１および／または第２の磁界感知要素は、パーマロイから構成されうる。例えば、パーマロイは、８１％のニッケルと１９％の鉄から構成されうる。
さらなる代替の実施形態において、第１および／または第２の磁界感知要素は、巨大な磁気抵抗構造として、または、異方性磁気抵抗構造として構築される。巨大な磁気抵抗効果に係る磁界の測定のため、第１および／または第２の磁界感知要素は、例えば、鉄とクロムの多重層、コバルトと銅の多重層、コバルト／銅フィルム、またはコバルト／銀フィルムを備えうる。
さらなる展開において、第１の磁界センサ体は、第１の磁気センサアレイを備えうる。磁気センサアレイは、複数の磁界感知要素の多重センサ配置としても指定されうる。第１の磁気センサアレイは、第１の磁界感知要素および少なくともさらに１つの磁界感知要素を備えうる。
さらなる展開において、第２の磁界センサ体は、第２の磁気センサアレイを備えうる。第２の磁気センサアレイは、第２の磁界感知要素および少なくともさらに１つの磁界感知要素を備えうる。
感知要素の数量によりおよびこれをもって、磁界センサ体の出力信号の数量が増加され、そのことによって、故障に対する信頼度は増加されうるということが磁気センサアレイの利点である。それらのアレイによって、角度、位置、距離の情報が測定されるということは、直線または両極構成に配置される磁界感知要素のついた磁気センサアレイの利点である。
ある実施形態において、第１の磁界センサ体の第２の主要面は、第２の磁界センサ体の第１の主要面に対向している。それゆえ、この実施形態において、双方の磁界センサ体の第１の主要面は、磁界方向に整列されうる。対向することは、第１の磁界センサ体の第２の主要面が、第２の磁界センサ体の第１の主要面の上に直接配列されるか、または１つもしくは複数の層によって、あるいは１つもしくは複数の本体によってそれから間隔が置かれることを示す。互いに対向する主要面は、反対方向を指す表面法線ベクトルを有する。
代替の実施形態において、第１の磁界センサ体の第２の主要面は、第２の磁界センサ体の第２の主要面に対向している。それゆえ、この実施形態において、２つの磁界センサ体の第１の主要面は、積層配置の外側の表面でありうる。この実施形態において、第１の主要面の間の距離は、前述の実施形態におけるものよりも大きいことがありうる。
別の代替の実施形態において、第１の磁界センサ体の第１の主要面は、第２の磁界センサ体の第１の主要面に対向している。この実施形態において、２つの磁界センサ体の第２の主要面は、積層配置の外面を形成しうる。したがって、２つの第１の主要面の距離は、２つの前述実施形態の場合よりも本実施形態の場合の方が短い。第１の主要面における磁界感知要素が、磁界感知要素の出力信号を処理するための磁界評価回路のアナログまたはディジタル回路と同様に、積層配置における主要面の内部にある双方の第１の面において保護されることは、本実施形態の利点である。
さらなる展開において、積層配置は、第１の磁界センサ体と第２の磁界センサ体との間に配置される離隔体を有する。離隔体は、互いに略平行な第１および第２の主要面を有する。好ましくは、離隔体は、磁界に大きな影響を与えない１つの材料または複数の材料から構成されうる。そのような材料の選択を基本として、好ましくは、第１の磁界感知要素の位置における磁界は、第２の磁界感知要素の位置における磁界とおおよそ等しい。
離隔体は、第１の磁界センサ体の第１主要面および／または第２の磁界センサ体の第１主要面における接触点が開いたままであるような外形を有しうる。一方または両方の磁界センサ体の接触点への接続が、離隔体または他の磁界センサ体によって干渉されることなく、配置されうることは、本実施形態の利点である。
ある実施形態において、離隔体は、半導体本体を備える。ある実施形態において、半導体本体は、半導体材料の薄ウェーハから製造されうる。離隔体の２つの主要面が互いに略平行であること、２つの主要面が非常に平らであること、ならびに半導体材料における不純物が極めて少ないことは、半導体材料のウェーハまたは薄ウェーハから離隔体を生産することの利点である。離隔体にとって、半導体材料は、第１および第２の磁界センサ体の材料と同一であるものを選択されうるというさらなる利点があるので、離隔体と２つの磁界センサ体との熱膨張率はほとんど同一であり、それにより温度変化のあいだの機械負荷は低水準を保つ。好都合にも、離隔体は、材料としてシリコンから構成される。
第１の磁界センサ体は、半導体材料の薄ウェーハからできた半導体本体を有しうる。それに応じて、第２の磁界センサ体は、半導体材料の薄ウェーハからできた半導体本体を有しうる。積層配置の厚みと１つの磁石に対する２つの磁界感知要素の距離が調整されうることや、わずかな距離が認識されうることは、薄ウェーハを使用する利点である。ある実施形態において、第１および第２の磁界センサ体が曲げられうるように、第１および第２の磁界センサ体は薄くされる。このため、ある実施形態において、数１０ｓないし数１００ｓマイクロメータの薄さが、第１および第２の磁界センサ体に選択されうる。
好都合にも、第１の磁界センサ体および第２の磁界センサ体は、同一の半導体材料から作られる。好都合にも、２つの磁界センサ体は材料としてシリコンから構成される。
さらなる展開において、積層配置は、第１の磁界センサ体と第２の磁界センサ体との間に配置されるキャリヤ体を有する。この実施形態において、キャリヤ体は積層配置の内側に置かれる。
キャリヤ体は、第１および／または第２の磁界センサ体だけでなく２つの磁界センサ体の互いの電気接続に、供給電圧を供給するための導線とコネクタとを備えることが可能であり、２つの磁界センサ体の信号をつなげうる。
代替の実施形態において、積層配置は、第１および第２の磁界センサ体の層の、または代替的に第１の磁界センサ体、離隔体、および第２の磁界センサ体の層の、外側主要面上に配置されるキャリヤ体を備える。このように、キャリヤ体は、第１の磁界センサ体からかなり距離を置く第２の磁界センサ体の主要面上に配置されうる。一方、キャリヤ体は、第２の磁界センサ体からかなり距離を置く第１の磁界センサ体の主要面上に配置されうる。
さらなる展開において、第１の磁界センサ体は、第１の磁界感知信号が出力側でアクセスされうる磁界評価回路を備える。第１の磁界感知信号は、第１のディジタル符号化信号でありうる。一方、第１の磁界感知信号は、第１のアナログ信号であってよい。さらなる代替的な実施形態において、磁界評価回路は、第１のディジタル符号化信号および第１のアナログ信号がその出力側でアクセスされうるように設計されうる。したがって、第２の磁界センサ体は、第２の磁界感知信号が出力側でアクセスされうる磁界評価回路を有しうる。第２の磁界感知信号は、第２のディジタル符号化信号および／または第２のアナログ信号を備えうる。第１の磁界感知信号は、第１の磁界感知要素の信号次第で有効になりうる。同様に、第２の磁界感知信号は、第２の磁界感知要素の信号次第で有効になりうる。
ある実施形態において、第１の磁界評価回路は、第１の磁界センサ体の第１主要面上に配置され、かつ、第２の磁界評価回路は、第２の磁界センサ体の第１主要面上に配置される。
ある実施形態において、第１の磁界評価回路は、第１の磁界感知要素または代替的に第１の磁気センサアレイに結合されうる。同様に、第２の磁界評価回路は、第２の磁界感知要素または代替的に第２の磁気センサアレイに結合されうる。。
第１および第２の磁気センサアレイをそれぞれ備える、第１および／または第２の磁界センサ体のさらなる実施形態において、第１の、または第２の磁界評価回路は、それぞれ、いくつかのアナログ信号および／またはいくつかのディジタル符号化信号を供給しうる。
ある実施形態において、第１の磁気センサアレイおよび第１の磁界評価回路は、第１の磁界センサ体の中にモノリシックに集積され、同様に、第２の磁気センサアレイおよび第２の磁界評価回路は、第２の磁界センサ体の中にモノリシックに集積される。
第１の磁界センサ体および第２の磁界センサ体は、２つの磁界センサ体それぞれが共通の外磁界と本質的に同一な部品に対して高感度であるように、設計されうる。このため、２つの磁界センサ体は、２つの磁界センサ体それぞれが共通の外磁界の方向を判定するように、実現されうる。好ましくは、２つの磁界センサ体は、それぞれの共通の外磁界の方向を別々に判定されうる。第１の磁界センサ体および第２の磁界センサ体は、２つの独立したセンサとして設計されうる。２つの磁界センサ体は、２つの角度センサであってよいし、また、２つの位置センサであったり、２つの長さセンサであったり、２つの距離センサであってよい。これは、高い冗長性と信頼性という利点を実現する。
ある実施形態において、動作状態によって決まる第１の診断信号は、第１の磁界評価回路の出力側でアクセスされうる。これに対応して、動作状態によって決まる第２の診断信号は、第２の磁界評価回路の出力側でアクセスされうる。第１および／または第２の診断信号は、例えば、磁界は評価をするには弱すぎる、および／または供給電圧が閾値よりもさがっている、および／または磁界を形成する磁石が第１の磁界センサ体の第１主要面に対して垂直な動作を行っている等の情報から構成される。診断信号において、情報は、磁界評価回路がいくつかのアレイ部からの信号の比較を介してアレイ部の故障を判別することが含まれうる。
さらなる展開において、磁界センサ配置は、コネクティング回路を有する別の半導体本体を有する。コネクティング回路は、その入力側で、第１の磁界評価回路の少なくとも１つの出力端子と、第２の磁界評価回路の少なくとも１つの出力端子に接続される。非常に高い信頼性を有する角度、長さ、距離、または代替的に位置の情報による出力信号を比較し、生成するために、コネクティング回路は、第１の磁界評価回路および第２の磁界評価回路の信号を供給されうる。また４つの信号が入力側でコネクティング回路に与えられると、うち３つはおおよそ一致するが４番目は異なる時に、コネクティング回路は出力信号を生成するように設計されうる。
積層配置は、コネクティング回路を有する別の半導体本体を備えうる。また、該別の半導体本体は、積層配置の外側に備えられうる。
さらなる展開において、コネクティング回路の出力端子は、磁界センサ配置の診断信号を生成するように備えられうる。
ある実施形態において、第１の磁界センサ体の第１主要面および第２の磁界センサ体の第１主要面は、ほぼ同一の大きさである。また、第１の磁界センサ体の第１主要面および第２の磁界センサ体の第１主要面は、ほぼ均等な幾何学的外形寸法を有しうる。あるいは、２つの磁界センサ体は、異なる幅と長さを有し、その製品もまたほぼ均等である。
代替の実施形態において、第１の磁界センサ体の第１主要面および第２磁界センサ体の第１主要面は、異なる大きさを有する。異なる大きさゆえに、窪みが設けられ、第１の主要面のうちの１つの接続点との接触を与えることは、この実施形態の利点である。
ある実施形態において、磁界センサ配置は、シュリンク小型パッケージ、またはＳＳＯＰ内に配置されうる。
代替の実施形態において、磁界センサ配置は、クワッドフラットパック無鉛ロジックパッケージ内に収納されうる。非常に小さな外形寸法を有し、組立について簡潔な方法により高い信頼度を示すことは、この収納形態の利点である。
第１および／または第２の磁界センサ体は、ＭＯＳまたはＣＭＯＳ集積技法により製造されうる。代替的に、バイポーラ集積技法において実現されうる。
磁界センサ配置は、少なくとも１つの別の磁界センサ体付の積層配置を備えうる。さらなる離隔体は、積層配置内に備えられうる。
キャリヤ体は、プリント回路基板として構築されうる。代替的に、キャリヤ体は、軟質フィルムとして構築されうる。軟質フィルムからなるキャリヤ体と、薄い半導体材料からなる第１および第２の磁界センサ体とによる実施形態において、機械的に可撓性のある積層配置は、例えば円形湾曲形状のような非平面形状に実装できるよう、好都合にも実現しうる。
磁界センサ配置は、回転角の判定に対する回転磁石の磁界の非接触測定のために使用されうる。このため、回転磁石の回転軸は、第１および第２の磁気センサアレイの真上中央に配置されうる。長さ、距離または位置の情報を確定するために、磁界センサ配置は、直線的に動作する磁石の非接触測定のために使用されうる。磁界センサ配置は、磁界センサ配置の真上を動く磁気車輪の磁極の数を判定するために使用されうる。
磁界センサ配置は、通電コンダクタの磁界の非接触測定に適用されうる。この使用において、磁界センサ配置は、強度および／または頻度、および／または、磁界センサ配置の真上またはその中に配置される電気導体を介して流れる電流の位相、に関する情報を判定するために使用されうる。
本発明によると、磁界の非接触測定の方法は、下記のステップを備える。
−磁界は、第１の磁界センサ体によって判定される。第１の磁界感知信号は、第１の磁界センサ体によって出力側で与えられる。
−磁界は、積層配置内で第１の磁界センサ体上に配置される第２の磁界センサ体によって判定される。第２の磁界依存信号は、第２の磁界センサ体によって出力側で与えられる。
このように、好都合にも、この方法によると、第１および第２の磁界依存信号が与えられる。これによって、信頼度は、１つの磁界感知信号のみの出力に相関して高められる。
好ましくは、第１の磁界センサ体による磁界の判定のあいだ、第１の磁界センサ体の位置にある磁界が確定され、第２の磁界センサ体による磁界の判定のあいだ、第２の磁界センサ体の位置にある磁界が確定される。
ある実施形態において、第１の磁界センサ体と第２の磁界センサ体との間のわずかな距離のために、第１の磁界センサ体の位置における磁界は、第２の磁界センサ体の位置における磁界とほぼ均等でありうる。
要約すると、本発明は下記の利点を有する。
− それは、２つの磁界感知信号を供給する。１つの信号に比較して２つの信号におけるより高い情報内容、情報の信頼度ならびに磁界測定の精度によって、故障や不良測定に対して、信頼度は高まる。
− 積層配置によって、第１および第２の磁界センサ体は、重なって配置され、同時に磁石の磁界に対して共に中央に置かれうる。
− 積層配置の空間要求は、小さい。積層配置は、小型の組立体を示し、センサのために有効な限られた空間での用途に対する実装を可能にする。
− 小型の組立体によって、磁界センサ配置の信頼度は、平面構造と比較して高まる。
本発明は、図に基づいて、複数の実施形態により下記に詳細に説明される。機能的または効果として同等の構造体または構成要素は、同一の参照番号を有する。配置、構成要素、または回路部品がそれらの機能に一致する範囲において、それらの説明は下記の図のそれぞれにおいて繰り返されない。
図１は、磁界センサ配置の例示的な実施形態を示す断面図である。磁界センサ配置４は、第１の磁界センサ体２０、離隔体３、第２の磁界センサ体４０、およびキャリヤ体５を有する積層配置１を備える。
第１の磁界センサ体２０は、少なくとも第１および別の磁界感知要素２３、２４と、第１の磁界センサアレイ２６に結合される第１の磁界評価回路２５とを備える、第１の磁気センサアレイ２６を、第１の主要面２１上に有する。第１の磁界センサ体２０の第２の主要面２２は、第１の磁界センサ体２０の第１の主要面２１に平行である。第１の磁界センサ体２０の第２の主要面２２は、離隔体３上に配置される。離隔体３は、２つの平行な主要面を有する。その結果、離隔体３は、第２の磁界センサ体４０の第１の主要面４１上に配置される。第２の磁気センサアレイ４６と、第２の磁気センサアレイ４６に対して下位で接続される第２の磁界評価回路４５は、第２の磁界センサ体４０の第１の主要面４１上に備えられる。第２の磁気センサアレイ４６は、少なくとも第２および別の磁気感知要素４３、４４を備える。第２の磁界センサ体４０は、第１の主要面４１に対して平行に構築される第２の主要面４２を有する。
第２の磁界センサ体４０の第２の主要面４２は、キャリヤ体５上に配置される。接続層８は、第２の磁界センサ体４０の第２の主要面４２とキャリヤ体５との間に備えられる。磁界センサ配置４は、コネクタ１３に第１の評価回路２５を接続するために備えられるボンディングワイヤ７を有する。ボンディングワイヤ６は、第２の磁界評価回路４５とコネクタ１４とを接続するために、備えられる。
第１の磁界感知要素２３は、第１の磁界センサ体２０の別の磁界感知要素２４に対して距離Ｄを有する。同様に、第２の磁界センサ体４０の第２の磁界感知要素４３は、第２の磁界センサ４０の別の磁界感知要素４４から距離Ｄを有する。
第１の磁界センサ体２０の第１の主要面２１は、磁石２に対して距離Ｚ１を有する。第２の磁界センサ体４０の第１の主要面４１は、磁石２に対して距離Ｚ２を有する。ある例示的な実施形態において、２つの距離Ｚ１、Ｚ２は、０．５ｍｍないし２ｍｍの範囲内でありうる。
積層配置１は、クワッドフラットパック無鉛ロジックパッケージ１１を使用して格納される。筐体は、高分子化合物材料５０から構成される。高分子化合物材料５０は、例えば、ジュロプラストである。導電コネクタ１３、１４は、外側に向かって積層配置１に接続する役割を果たす。コネクタ１３、１４は、例えば銅である。
磁石２は、第１の磁界センサ体２０の磁界感知要素２３、２４上でも、第２の磁界センサ体４０の磁界感知要素４３、４４上でも、作用する。第１の磁界センサ体の第１および第２の磁界感知要素２３、２４でアクセスされうる信号は、第１の磁界評価回路２５によって評価され、コネクタ１３で第１の磁界感知信号ＭＳ１として供給される。同様に、第２の磁界センサ体４０の磁界感知要素４３、４４の信号は、第２の磁界評価回路４５によって処理され、第２の磁界感知信号ＭＳ２は、コネクタ１４でアクセスされうる。
好都合にも、２つの磁界センサ体２０、４０および各２つの磁界感知要素２３、２４、４３、４４によって、磁界の測定は、故障に対して高い信頼度をもって可能となる。このように、好都合にも、磁界を測定するための非常に小型の積層配置１は、空間節減型筐体１１内で実現される。離隔体３の利点は、ボンディングワイヤ６が側面に送出されうるように第１の磁界センサ体と第２の磁界センサ体４０の距離を大きくすることである。
図２Ａないし図２Ｄは、第１および第２の磁界センサ配置２０、４０を有する例示的な積層配置の断面を示す。
図２Ａは、第１および第２の磁界センサ体２０、４０を有する積層配置１を示す。第１の磁界センサ体２０は、第１の磁界感知要素２３と別の磁界感知要素２４が配置される第１の主要面２１と、第２の主要面２２を有する。第１の磁界センサアレイ２６は、第１および別の磁界感知要素２３、２４を備える。同様に、第２の磁界センサ体４０は、第２の磁界感知要素４３と別の磁界感知要素４４を備える第１の主要面４１と、第２の主要面４２を有する。第２の磁界センサアレイ４６は、第２の磁界感知要素４３および別の磁界感知要素４４を備える。
第１の磁界センサ体２０の第１の主要面２１は、同第２の主要面２２と略平行である。第２の磁界センサ体４０の第１の主要面４１は、同第２の主要面４２と略平行である。
図２Ａによると、第１の磁界センサ体２０の第２の主要面２２は、第２の磁界センサ体４０の第１の主要面４１上に配置される。中間層８０は、２つの磁界センサ体２０、４０の間に備えられる。
図２Ｂは、図２Ａに係る積層配置に対する代替の積層配置１を示す。図２Ｂによると、第１の磁界センサ体２０の第２の主要面２２は、第２の磁界センサ体４０の第２の主要面４２上に配置される。したがって、磁界感知要素２３、２４、４３、４４は、積層配置１の外周主要面上に位置する。
図２Ｃは、図２Ａおよび図２Ｂに係る積層配置に対する別の代替の積層配置１を示す。図２Ｃによると、第１の磁界センサ体２０の第１の主要面２１は、第２の磁界センサ体４０の第１の主要面４１上に配置される。中間層８０は、２つの磁界センサ体４０を互いに結びつける役割を果たす。図２Ｃによると、４つの磁界感知要素２３、２４、４３、４４は、積層配置１の内在面に取り付けられ、積層配置１の外周面のうちの１つにではない。したがって、好都合にも、磁界感知要素２３、２４、４３、４４は、外部の力学的な影響から保護される。
図２Ｄは、図２Ａないし図２Ｃに係る積層配置に対する別の代替の積層配置１を示す。ここでは、第１の磁界センサ体２０の第１の主要面２１は、第２の磁界センサ体４０の第２の主要面４２上に配置される。好都合にも、キャリヤ体５（示されない）上での組立てにより、４つの磁界感知要素２３、２４、４３、４４は、保護される。
図２Ａないし図２Ｄの代替の実施形態において、第１の磁界評価回路２５（示されない）は、第１の磁界センサ体２０の第１の主要面２１上に配置され、第２の磁界評価回路４５（示されない）は、第２の磁界センサ体４０の第１の主要面４１上に配置される。
図２Ａないし図２Ｄの代替の実施形態において、キャリヤ体５（示されない）は、第１および第２の磁界センサ体２０、４０から構成される積層の外周主要面の１つの面上に、または第１の磁界センサ体２０と第２の磁界センサ体４０との間に、備えられうる。
図３Ａないし図３Ｄは、例示的な磁界センサ配置の断面を示す。図３Ａないし図３Ｄに係る磁界センサ配置は、図２Ａないし図２Ｄに係る磁界センサ配置をさらに発展させたものであり、図２Ａないし２Ｄに係る磁界センサ配置に加えて離隔体３を備える。離隔体３は、第１の磁界センサ体２０と第２の磁界センサ体４０との間に配置される。
図３Ａは、図２Ａに係る磁界センサ配置をさらに発展させたものである磁界センサ配置を示す。第１の磁界センサ体２０の第２の主要面２２は、離隔体３上に配置され、結果として離隔体３は、第２の磁界センサ体４０の第１の主要面４１上に配置される。２つの中間層８０、８１は、３つの構造体２０、３、４０を互いに結びつける役割を果たす。
図３Ｂは、図２Ｂに係る磁界センサ配置をさらに発展させたものである磁界センサ配置を示す。好都合にも、離隔体３によって、第１の磁界センサ体２０の磁界感知要素２３、２４と第２の磁界センサ体４０の磁界感知要素４３、４４との間で、より遠い間隔が得られる。
図３Ｃは、図２Ｃに係る磁界センサ配置をさらに発展させたものである磁界センサ配置を示す。離隔体３によって、第１の磁界センサ体２０の磁界感知要素２３、２４と第２の磁界センサ体４０の磁界感知要素４３、４４との間に、間隔が得られる。したがって、好都合にも、磁界感知要素２３、２４、４３、４４は、互いに距離を有するが、積層配置１の内在面上に引き続き配置され、結果として、外部の力学的な影響から保護される。
図３Ｄは、図２Ｄに係る磁界センサ配置をさらに発展させたものである磁界センサ配置を示す。
図３Ａないし図３Ｄの代替の実施形態において、第１の磁界評価回路２５（示されない）は、第１の磁界センサ体２０の第１の主要面２１上に配置され、第２の磁界評価回路４５（示されない）は、第２の磁界センサ体４０の第１の主要面４１上に配置される。
図３Ａないし図３Ｄの代替の実施形態において、ここにキャリヤ体５（示されない）は、第１磁界センサ体２０、離隔体３、および第２の磁界センサ体４０から構成される積層の外周主要面のうちの１つに、または第１の磁界センサ体２０と離隔体３との間に、若しくは離隔体３と第２の磁界センサ体４０との間に、備えられうる。
図４Ａおよび図４Ｂは、別の例示的な磁界センサ配置を示す。
図４Ａは、図１および図３Ａに係る磁界センサ配置をさらに発展させたものである磁界センサ配置の断面を示す。図４Ａに係る積層配置１は、第１の磁気センサアレイ２６を有する第１の主要面２１と、中間層８０を介して離隔体３に接続される第２の主要面２２とを有する第１の磁界センサ体２０を有する。離隔体３は、別の中間層８１を介して、第２の磁界センサ体４０の第１の主要面４１上に配置される。第２の磁界センサ体４０の第２の主要面４２は、接続層８によってキャリヤ体５上に取り付けられる。図４Ａにおいて、横寸法は、第１の磁界センサ体２０と離隔体３が第２の磁界センサ体４０に比較してより短い横寸法を有するように、選択される。キャリヤ体５は、第２の磁界センサ体４０より長い横寸法を有する。したがって、好都合にも、ボンディングワイヤ６、７は、第２の磁界センサ体４０の第１の主要面４１上のコネクタからキャリヤ体５上のコネクタへの接続のために備えられる。
図４Ｂは、図４Ａに係る磁界センサ配置の上面図を示し、図４Ａに示される断面が位置するところに断面線Ｉが表示される。第１の磁気センサアレイ２６は、第１の磁界センサ体２０の第１の主要面２１上に、４つの磁界感知要素２３、２３’、２４、２４’を備える。第１の磁界センサ体２０の第１の主要面２１は、６本のボンディングワイヤ６’、７’によって、キャリヤ体５上のコネクタに接続される。複数のボンディングワイヤ６’は、第１のアナログ信号ＡＳ１、第１のディジタル信号ＤＳ１、第１の診断信号ＤＩＡ１のさらなる導通のために、備えられる。第１の磁界センサ体２０は、中間層８０、離隔体３、および別の中間層８１を介して、第２の磁界センサ体４０に接続される。第２の磁界センサ体４０の第１の主要面４１上のコネクタを、キャリヤ体５上の６つのコネクタに接続する６本のボンディングワイヤ６、７が示される。複数のボンディングワイヤ６は、第２のアナログ信号ＡＳ２、第２のディジタル信号ＤＳ２、第２の診断信号ＤＩＡ２のさらなる導通のために、備えられる。第２の磁気センサアレイ４６は、第１の磁界センサ体２０の下側に位置するので、示されない。
第１の磁界センサ体２０および第２の磁界センサ体４０は、矩形に構築され、第２の磁界センサ４０の第１の主要面４１上のコネクタがむき出しで置かれ、第１の磁界センサ体２０によって覆われないように、互いの上面に配置される。したがって、この積層配置は、ボンディングワイヤ６、６’、７、７’によって、簡易な接触を可能にする。第１の磁界センサ体２０は、第２の磁界センサ体４０と同一の構造を有しうる。図４Ｂに係る磁界センサ配置は、キャリヤ体５上に配置される接続回路１０を有する半導体本体９をさらに備える。接続回路１０は、ボンディングワイヤと接続線１５、１６によって、２つの磁界センサ体２０、４０に接続される。
このように、好都合にも、磁界センサ配置４は、その磁界感知要素が重なって中央に配置されるように備える。
図５Ａおよび図５Ｄの代替の実施形態において、第１の磁界センサ体２０の第１の主要面２１は、第１の磁気センサアレイ２６とボンディングワイヤ６’、７’との間で切り替えられ第１の磁界評価回路２５（示されない）を備える。同様に、第２の磁界センサ体４０の第１の主要面４１は、第２の磁気センサアレイ４６とボンディングワイヤ６、７との間で切り替えられ第２の磁界評価回路４５（示されない）を備える。
図５Ａは、例示的な磁界センサ配置の断面を示す。それは、図１、図３Ａ、図４Ａ、および図４Ｂに係る磁界センサ配置をさらに発展させたものを表す。第１の磁界センサ体２０の第２の主要面２２は、中間層８０によって、離隔体３上に配置される。続いて、離隔体３は、別の中間層８１を介して、第２の磁界センサ体４０の第１の主要面４１に接続される。導通接続部４７、４７’は、第２の磁界センサ体４０の第２の主要面４２に第１の主要面４１を接続するために備えられる。導通接続部４７、４７’は、バイアスとして構築される。キャリヤ体５上のコネクタ（示されない）に導電するように、導通接続部４７、４７’を接続するため、バンプ１２、１２’が備えられる。第２の磁界センサ体４０の第２の主要面４２とキャリヤ体５との間の接続層８は、機械的接続機構のために備えられる。
ボンディングワイヤ７によって、第１の磁界センサ２０の第１の主要面２１は、キャリヤ５上のコネクタに導電するように接続される。接続回路１０を有する半導体本体９は、キャリヤ体５上に位置する。同様に、接続回路１０も、バンプ１２、１２’によって、キャリヤ体５上のコネクタに導電するように接続される。半導体本体９とキャリヤ体５との間の別の接続層８２は、機械的接続機構のために機能する。２つの接続層８、８２は、アンダーフィラと呼ばれうる。
図５Ａに係る積層配置１の利点は、第２の磁界センサ体４０内において、導通接続部４７、４７’によって、電気的接続が、第２の磁界センサ体４０の第２の主要面４２により可能であるということである。図５Ａに係る磁界センサ配置４によると、第１および第２の磁界センサ体２０、４０は、離隔体３と同様に、同一の横寸法を有する。第１の磁界センサ体２０、離隔体３、および第２の磁界センサ体４０の積層は、好都合にもウェーハ合成物として生産されうる。ウェーハ合成物の製造後、はじめて個々の積層配置１は、のこ引きにより３つの構造体２０、３、４０から製造される。
このように、好都合にも、異なる構造体のチップ単位の接続のための個別の工程は、減じられうる。
図５Ｂは、また別の例示的な磁界センサ配置の断面を示す。この磁界センサ配置４は、図２Ａに係る磁界センサ配置をさらに発展させたものである。第１の磁界センサ体２０の第２の主要面２２は、接続層８によって、キャリヤ体５に接続される。第２の磁界センサ体４０の第１の主要面４１は、別の接続層８によって、キャリヤ体５の第２の主要面に接続される。ボンディングワイヤ６、７は、第１の磁界センサ体２０の第１の主要面２１の、キャリヤ体５の第１の主要面のコネクタ（示されない）への導電接続のために備えられる。
バンプ１２、１２’は、第２の磁界センサ体４０の第１の主要面４１から、キャリヤ体５の第２の主要面上の、コネクタ（示されない）への導電接続を実現するために備えられる。接続回路１０を有する半導体本体９は、キャリヤ体５の第１の主要面上の別の接続層８２によって、同様に取り付けられる。ボンディングワイヤ６’、７’は、キャリヤ体５の第１の主要面上の、コネクタ（示されない）に、接続回路１０を接続するための役割を果たす。バイア１７は、キャリヤ体５の第２の主要面に第１の主要面を接続するために備えられる。さらに、図５Ｂは、第１の磁気センサアレイおよび第２の磁気センサアレイ２６、４６に対して中央に配置される磁石２を示す。
このように、好都合にも、小型の磁界センサ配置は、４つの磁界感知要素２３、２４、４３、４４と、２つの磁界評価回路２５、４５と、また接続回路１０を有するように、備えられる。冗長性によって、出力信号は、好都合にも、誤作動または故障に対して高い信頼度をもって送信される。
図６は、図１における断面をさらに発展させたものとして、両方ほぼ同一の大きさに構築される第１および第２の磁界センサ体２０、４０を立体図で示す。２つの磁界センサ体２０、４０は、矩形形状で構築され、第１の磁界センサ体２０により覆われる離隔体３によって互いに距離を置く。
ボンディングワイヤ６、６’は、第２の磁界センサ体４０を、キャリヤ体５上のコネクタに接続する。同様に、ボンディングワイヤ７、７’は、第１の磁界センサ体２０を、キャリヤ体５上のコネクタに接続する。接続層８は、キャリヤ体５と第２の磁界センサ体４０との間に配置されるだけでなく、第２の磁界センサ体４０のチップ縁の一部を覆う。この例示的な磁界センサ配置における接続層８は、銀導電性接着剤として構築される。
したがって、本図において両方の磁界センサ体２０、４０のそれぞれの第１の主要面２１、４１は、看者の方に向いている。
好都合にも、第１の磁界センサ体２０だけでなく、離隔体３によって第２の磁界センサ体４０もまた、それぞれの第１の主要面２１、４１上のボンディングワイヤ６、６’、７、７’で、キャリヤ体５に導電接続される。
図７は、例示的な磁界センサ配置の断面を示す、横断面の写真から抜き出された等高線を示す。図７は、離隔体３上に取り付けられる第１の磁界センサ体２０を示す。次に、離隔体３は、第２の磁界センサ体４０上に取り付けられる。続いて、第２の磁界センサ体４０は、キャリヤ体５上に配置される。２つの構造体５、４０の間の支えのために位置する接続層８の材料は、第２の磁界センサ体４０とキャリヤ体５との間の角において見られうる。
この例示的な磁界センサ配置において、例えば２５０μｍに達しうる第１および第２の磁界センサ体２０、４０の肉厚に対してよりも、より小さな数値が離隔体３の肉厚に対して選択される。
第１および第２の磁界センサ体２０、４０および離隔体３は、シリコンから具現化される。断面に示される離隔体３の横寸法は、第１および第２の磁界センサ体２０、４０の横寸法よりも短い。
ポリマー４を有し、第１の磁界センサ体２０、離隔体３、および第２の磁界センサ体４０を封入するクワッドフラットパック無鉛ロジックパッケージ１１に、磁界センサ配置は収納される。図１も参照されたい。
したがって、好都合にも、２つの磁界センサ体２０、４０はうまく封入され、機械的負荷から保護される。好都合にも、離隔体３は、２つの磁界センサ体２０、４０と同一の材料、つまりシリコンを有するので、膨張に対して同一の温度係数を有する。したがって、離隔体は、温度が変化するあいだの２つの磁界センサ体２０、４０内のいかなる機械的ストレスの原因にもならない。好都合にも、２つの磁界センサ体２０、４０に比べて短い離隔体３の横寸法は、第２の磁界センサ体４０もまたボンディングワイヤに接続されうることを可能にする。
例示的な磁界センサ配置を示す図である。 第１および第２の磁界センサ体を有する例示的な磁界センサ配置を示す断面図である。 第１および第２の磁界センサ体を有する例示的な磁界センサ配置を示す断面図である。 第１および第２の磁界センサ体を有する例示的な磁界センサ配置を示す断面図である。 第１および第２の磁界センサ体を有する例示的な磁界センサ配置を示す断面図である。 第１の磁界センサ体、離隔体、および第２の磁界センサ体を有する例示的な磁界センサ配置を示す断面図である。 第１の磁界センサ体、離隔体、および第２の磁界センサ体を有する例示的な磁界センサ配置を示す断面図である。 第１の磁界センサ体、離隔体、および第２の磁界センサ体を有する例示的な磁界センサ配置を示す断面図である。 第１の磁界センサ体、離隔体、および第２の磁界センサ体を有する例示的な磁界センサ配置を示す断面図である。 例示的な磁界センサ配置を示す断面図である。 例示的な磁界センサ配置を示す上面図である。 別の例示的な磁界センサ配置を示す図である。 さらに別の例示的な磁界センサ配置を示す図である。 例示的な磁界センサ配置を示す立体図である。 例示的な磁界センサ配置の断面を示す、横断面の写真から抜き出された等高線を示す図である。
符号の説明
１ 積層配置
２ 磁石
３ 離隔体
４ 磁界センサ配置
５ キャリヤ体
６、６’、７、７’ ボンディングワイヤ
８ 接続層
９ 半導体本体
１０ 接続回路
１１ クワッドフラットパック無鉛ロジックパッケージ
１２、１２’ バンプ
１３、１４ コネクタ
１５、１６ 接続線
１７ バイア
１８ 第１の主要側面
１９ 第２の主要側面
２０ 第１の磁界センサ体
２１ 第１の主要面
２２ 第２の主要面
２３ 第１の磁界感知要素
２３’、２４、２４’ 別の磁界感知要素
２５ 第１の磁界評価回路
２６ 第１の磁気センサアレイ
２７ 導通接続部
４０ 第２の磁界センサ体
４１ 第１の主要面
４２ 第２の主要面
４３ 第２の磁界感知要素
４４ 別の磁界感知要素
４５ 第２の磁界評価回路
４６ 第２の磁気センサアレイ
４７、４７’ 導通接続部
５０ ポリマー
８０、８１ 中間層
８２ 別の接続層
ＡＳ１ 第１のアナログ信号
ＡＳ２ 第２のアナログ信号
Ｂ 磁界
Ｄ 距離（間隔）
ＤＩＡ１ 第１の診断信号
ＤＩＡ２ 第２の診断信号
ＤＳ１ 第１のディジタル信号
ＤＳ２ 第２のディジタル信号
ＭＳ１ 第１の磁界依存信号
ＭＳ２ 第２の磁界依存信号
Ｎ Ｎ極
Ｓ Ｓ極
Ｚ１、Ｚ２ 距離（間隔）

Claims (25)

  1. 第１の磁界感知要素（２３）が配置される第１の主要面（２１）と、前記第１の主要面（２１）に略平行である第２の主要面（２２）と、出力側で第１の磁界感知信号（ＭＳ１）がアクセスされうる第１の磁界評価回路（２５）と、を有する第１の磁界センサ体（２０）と、
    第２の磁界感知要素（４３）が配置される第１の主要面（４１）と、前記第１の主要面（４１）に略平行である第２の主要面（４２）と、出力側で第２の磁界感知信号（ＭＳ２）がアクセスされうる第２の磁界評価回路（４５）と、を有する第２の磁界センサ体（４０）と、
    を有する積層配置（１）を備える、磁界センサ配置。
  2. 前記第１および第２の磁界感知要素（２３、４３）の群のうち、少なくとも１つの磁界感知要素は、ホール構造として構築されることを特徴とする請求項１に記載の磁界センサ配置。
  3. 前記第１および第２の磁界感知要素（２３、４３）の群のうち、少なくとも１つの磁界感知要素は、大型の磁気抵抗構造ならびに異方性磁気抵抗構造の群のうちの１つの構造として構築されることを特徴とする請求項１または２に記載の磁界センサ配置。
  4. 前記第１の磁界センサ体（２０）が、前記第１の磁界感知要素（２３）および少なくとも１つのさらなる磁界感知要素（２４）を備える第１の磁気センサアレイ（２６）を有するか、または前記第２の磁界センサ体（４０）が、前記第２の磁界感知要素（４３）および少なくとも１つのさらなる磁界感知要素（４４）を備える第２の磁気センサアレイ（４６）を有することを特徴とする請求項１ないし３のいずれか１項に記載の磁界センサ配置。
  5. 前記第１の磁界センサ体（２０）の前記第１および第２の主要面（２２）の群のうちのある主要面は、前記第２の磁界センサ体（４０）の前記第１および第２の主要面（４１、４２）の群のうちのある主要面に面することを特徴とする請求項１ないし４のいずれか１項に記載の磁界センサ配置。
  6. 前記積層配置（１）は、前記第１の磁界センサ体（２０）と前記第２の磁界センサ体（４０）との間に配置される離隔体（３）を備えることを特徴とする請求項１ないし５のいずれか１項に記載の磁界センサ配置。
  7. 前記離隔体（３）は、半導体材料の薄ウェーハから製造される半導体本体を備えることを特徴とする請求項６に記載の磁界センサ配置。
  8. 前記第１の磁界センサ体（２０）と前記第２の磁界センサ体（４０）の群のうち、少なくとも１つの磁界センサ体は、半導体材料の薄ウェーハから製造される半導体本体を有することを特徴とする請求項１ないし７のいずれか１項に記載の磁界センサ配置。
  9. 前記積層配置（１）は、前記第１の磁界センサ体（２０）と前記第２の磁界センサ体（４０）との間に配置されるキャリヤ体（５）を備えることを特徴とする請求項１ないし８のいずれか１項に記載の磁界センサ配置。
  10. 前記積層配置（１）は、前記第１の磁界センサ体（２０）からさらに距離を置く前記第２の磁界センサ体（４０）の前記主要面（４１、４２）、ならびに前記第２の磁界センサ体（４０）からさらに距離を置く前記第１の磁界センサ体（２０）の前記主要面（２１、２２）の群のうちの、ある主要面に配置されるキャリヤ体（５）を備えることを特徴とする請求項１ないし８のいずれか１項に記載の磁界センサ配置。
  11. 前記第１の磁界センサ体（２０）と前記第２の磁界センサ体（４０）の群のうち、少なくとも１つの磁界センサ体は、第１または第２の磁界センサ体（２０、４０）をそれぞれ介して、前記第１から前記第２の主要面（２１、２２、４１、４２）への導通接続部（２７）を備えることを特徴とする請求項１ないし１０のいずれか１項に記載の磁界センサ配置。
  12. 第１の磁界評価回路（２５）の出力側で、第１のディジタル信号（ＤＳ１）および第１のアナログ信号（ＡＳ１）の群のうち、少なくとも１つの第１の磁界感知信号（ＭＳ１）が、アクセスされることが可能であり、かつ、
    第２の磁界評価回路（４５）の出力側で、第２のディジタル信号（ＤＳ２）および第２のアナログ信号（ＡＳ２）の群のうち、少なくとも１つの第２の磁界感知信号（ＭＳ２）が、アクセスされることが可能である、
    ことを特徴とする請求項１ないし１１のいずれか１項に記載の磁界センサ配置。
  13. 前記第１の磁界評価回路（２５）は、動作状態に依存する第１の診断信号（ＤＩＡ１）を出力するように設計されるか、または前記第２の磁界評価回路（４５）は、動作状態に依存する第２の診断信号（ＤＩＡ２）を出力するように設計されることを特徴とする請求項１２に記載の磁界センサ配置。
  14. 前記磁界センサ配置（４）は、前記第１の磁界センサ体（２０）の前記第１の磁界評価回路（２５）の少なくとも１つの出力部および前記第２の磁界センサ体（４０）の前記第２の磁界評価回路（４５）の少なくとも１つの出力部に、入力側で結合される接続回路（１０）を有するさらなる半導体本体（９）を備えることを特徴とする請求項１２または１３に記載の磁界センサ配置。
  15. 前記第１の磁界センサ体（２０）の前記第１の主要面（２１）と前記第２の磁界センサ体（４０）の前記第１の主要面（４１）とは、ほぼ等しい幾何学的寸法を有することを特徴とする請求項１ないし１４のいずれか１項に記載の磁界センサ配置。
  16. 前記第１の磁界センサ体（２０）の前記第１の主要面（２１）と前記第２の磁界センサ体（４０）の前記第１の主要面（２２）とは、異なる大きさであることを特徴とする請求項１ないし１４のいずれか１項に記載の磁界センサ配置。
  17. 前記磁界センサ配置（４）は、クワッドフラットパック無鉛ロジックパッケージ（１１）内に収納されることを特徴とする請求項１ないし１６のいずれか１項に記載の磁界センサ配置。
  18. 回転角の判定に対する、回転磁石（２）の磁界（Ｂ）の非接触測定のための、請求項１ないし１７のいずれか１項に記載の磁界センサ配置の使用方法。
  19. 円筒形磁石および棒形磁石の群のうちのある磁石の磁界（Ｂ）の非接触測定のための、請求項１ないし１７のいずれか１項に記載の磁界センサ配置の使用方法。
  20. 第１の磁界センサ体（２０）と、前記第１の磁界センサ体（２０）の第１の磁界評価回路（２５）による第１の磁界依存信号（ＭＳ１）の出力とによって、磁界（Ｂ）を判定するステップと、
    第２の磁界センサ体（４０）と、前記第２の磁界センサ体（４０）の第２の磁界評価回路（４５）による第２の磁界依存信号（ＭＳ２）の出力とによって、前記磁界（Ｂ）を判定するステップと、
    からなる２つの積層磁界センサ体（２０、４０）による磁界（Ｂ）の非接触測定方法。
  21. 第１のディジタル信号（ＤＳ１）と第１のアナログ信号（ＡＳ１）の群のうち、少なくとも前記第１の磁界依存信号（ＭＳ１）の出力と、
    第２のディジタル信号（ＤＳ２）と第２のアナログ信号（ＡＳ２）の群のうち、少なくとも前記第２の磁界依存信号（ＭＳ２）の出力と、
    を特徴とする請求項２０に記載の方法。
  22. 前記第１の磁界依存信号（ＭＳ１）と前記第２の磁界依存信号（ＭＳ２）を接続回路（１０）に送り込み、かつ、前記接続回路（１０）の出力側に角度情報を提供することを特徴とする請求項２１に記載の方法。
  23. 前記第１および第２のディジタル信号（ＤＳ１、ＤＳ２）と前記第１および第２のアナログ信号（ＡＳ１、ＡＳ２）を前記接続回路（１０）に送り込み、前記接続回路（１０）によってその４つの信号を比較し、その４つの信号のうち３つから角度情報を提供することを特徴とする請求項２１または２２に記載の方法。
  24. 前記第１の磁界評価回路（２５）による動作状態に依存する第１の診断信号（ＤＩＡ１）の出力と、前記第２の磁界評価回路（４５）による動作状態に依存する第２の診断信号（ＤＩＡ２）の出力と、を特徴とする請求項２０ないし２３のいずれか１項に記載の方法。
  25. 動作状態に依存する前記第１および第２の診断信号（ＤＩＡ１、ＤＩＡ２）に鑑みて角度情報を提供することを特徴とする請求項２４に記載の方法。
JP2008546237A 2005-12-19 2006-12-19 磁界センサ配置および磁界非接触測定方法 Withdrawn JP2009520195A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005060713.6A DE102005060713B4 (de) 2005-12-19 2005-12-19 Magnetfeldsensoranordnung und Verfahren zur berührungslosen Messung eines Magnetfeldes
PCT/EP2006/012267 WO2007071383A2 (de) 2005-12-19 2006-12-19 Magnetfeldsensoranordnung und verfahren zur berührungslosen messung eines magnetfeldes

Publications (1)

Publication Number Publication Date
JP2009520195A true JP2009520195A (ja) 2009-05-21

Family

ID=38054758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008546237A Withdrawn JP2009520195A (ja) 2005-12-19 2006-12-19 磁界センサ配置および磁界非接触測定方法

Country Status (5)

Country Link
US (1) US7906961B2 (ja)
EP (1) EP1963877B1 (ja)
JP (1) JP2009520195A (ja)
DE (2) DE102005060713B4 (ja)
WO (1) WO2007071383A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012088182A (ja) * 2010-10-20 2012-05-10 Alps Electric Co Ltd 磁気検出装置
JP2013195172A (ja) * 2012-03-17 2013-09-30 Mizue Ono 磁気力計測表示装置
JP2014077683A (ja) * 2012-10-10 2014-05-01 Tokai Rika Co Ltd 磁気センサｉｃ
JP2015132595A (ja) * 2014-01-13 2015-07-23 マイクロナス ゲー・エム・ベー・ハー センサ装置
WO2017175843A1 (ja) * 2016-04-06 2017-10-12 株式会社デンソー 回転検出装置、および、これを用いた電動パワーステアリング装置
JP2017191093A (ja) * 2016-04-06 2017-10-19 株式会社デンソー 回転検出装置、および、これを用いた電動パワーステアリング装置
WO2018198901A1 (ja) * 2017-04-25 2018-11-01 コニカミノルタ株式会社 磁気センサー
WO2018212132A1 (ja) * 2017-05-19 2018-11-22 Tdk株式会社 磁気センサ

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969023B2 (en) * 2007-07-16 2011-06-28 Stats Chippac Ltd. Integrated circuit package system with triple film spacer having embedded fillers and method of manufacture thereof
DE102007036053B4 (de) 2007-08-01 2015-05-13 Ams Ag Eingabeanordnung für ein elektronisches Gerät, elektronisches Gerät, integrierter Schaltkreis und Verfahren
DE102008015698B4 (de) * 2008-03-26 2017-03-09 Austriamicrosystems Ag Sensoranordnung, integrierter Chipbaustein mit der Sensoranordnung und Messverfahren
US20110006763A1 (en) * 2009-07-07 2011-01-13 Anthonius Bakker Hall effect current sensor system and associated flip-chip packaging
DE102010004830B4 (de) * 2010-01-15 2017-10-05 Sew-Eurodrive Gmbh & Co Kg Anordnung zur Bestimmung der Winkellage eines drehbar gelagerten Teils
DE102010022576B4 (de) 2010-06-02 2015-08-06 Micronas Gmbh Sensorvorrichtung und Verfahren zum Messen eines Magnetfeldes sowie Verfahren zum Bestimmen eines Winkels eines Magnetfeldes
DE102010047128A1 (de) * 2010-09-30 2012-04-05 Infineon Technologies Ag Hallsensoranordnung zum redundanten Messen eines Magnetfeldes
US8816804B2 (en) 2011-09-22 2014-08-26 Tyco Electronics Corporation Switch assembly and system
JP2014531715A (ja) * 2011-09-22 2014-11-27 タイコ・エレクトロニクス・コーポレイションＴｙｃｏ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎ スイッチアセンブリ及びスイッチシステム
DE102011119862A1 (de) * 2011-12-01 2013-01-17 Jopp Holding GmbH Schalthebel mit Positionserkennung
US10132649B2 (en) 2012-02-29 2018-11-20 Idt Europe Gmbh Apparatus and method for the redundant, absolute position determination of a movable body
DE102012203158A1 (de) 2012-02-29 2013-08-29 Zentrum Mikroelektronik Dresden Ag Vorrichtung und Verfahren zur absoluten Winkelpositionsbestimmung eines drehbaren Körpers mittels zweier normal zur Drehachse angebrachter Sensoren
DE102012203153A1 (de) 2012-02-29 2013-08-29 Zentrum Mikroelektronik Dresden Ag Vorrichtung und Verfahren zur redundanten, absoluten Positionsbestimmung eines drehbaren Körpers für Off-Axis Anwendungen
US9347837B2 (en) * 2012-04-17 2016-05-24 Honeywell International Inc. Multi-phase brushless DC motor control integrated circuit having magnetic sensor and band-gap temperature sensor formed thereon
KR101376541B1 (ko) * 2012-05-22 2014-03-19 조선대학교산학협력단 이종 자기 센서를 이용하는 결함 탐상 장치
US9547050B2 (en) * 2012-10-04 2017-01-17 Apple Inc. Method and apparatus for detecting direction of a magnetic field
DE102014110438B4 (de) * 2014-07-24 2020-11-12 Infineon Technologies Ag XMR-Sensorvorrichtung
DE102015008503A1 (de) 2015-07-03 2017-01-05 TE Connectivity Sensors Germany GmbH Elektrisches Bauteil und Herstellungsverfahren zum Herstellen eines solchen elektrischen Bauteils
DE102015013022A1 (de) 2015-10-09 2017-04-13 Micronas Gmbh Magnetfeldmessvorrichtung
GB2545012A (en) * 2015-12-03 2017-06-07 Prec Varionic Int Ltd A non-contact sensor
US10145906B2 (en) 2015-12-17 2018-12-04 Analog Devices Global Devices, systems and methods including magnetic structures
US10151606B1 (en) 2016-02-24 2018-12-11 Ommo Technologies, Inc. Tracking position and movement using a magnetic field
CN208984091U (zh) * 2016-06-02 2019-06-14 株式会社小金井 位置检测装置及致动器
JP6759751B2 (ja) 2016-06-23 2020-09-23 日立金属株式会社 回転検出装置及びセンサ付きケーブル
WO2018012272A1 (ja) 2016-07-12 2018-01-18 パナソニックＩｐマネジメント株式会社 磁気センサとこれを用いた検出装置
US9869729B1 (en) * 2016-08-30 2018-01-16 Infineon Technologies Ag Magnetic field sensor circuit in package with means to add a signal from a coil
US10591274B2 (en) * 2016-09-28 2020-03-17 Infineon Technologies Ag External field robust angle sensing with differential magnetic field
DE102016118384B4 (de) 2016-09-28 2023-10-26 Infineon Technologies Ag Magnetische Winkelsensorvorrichtung und Betriebsverfahren
US10871381B2 (en) * 2016-12-09 2020-12-22 Tdk Corporation Angle sensor and angle sensor system
US10697751B2 (en) * 2016-12-21 2020-06-30 Segway, Inc. Rotating shaft position encoder system
US10533877B2 (en) * 2017-02-17 2020-01-14 Infineon Technologies Ag Angle sensor with disturbance field suppression
US10276289B1 (en) * 2018-06-01 2019-04-30 Ommo Technologies, Inc. Rotating a permanent magnet in a position detection system
DE102018123885A1 (de) * 2018-09-27 2020-04-02 Thyssenkrupp Ag Winkelsensor mit zweipoligem Magnet für eine Kraftfahrzeuglenkung
JP6939754B2 (ja) * 2018-11-22 2021-09-22 Tdk株式会社 角度センサおよび角度センサシステム
DE102020105933A1 (de) * 2019-03-06 2020-09-10 Infineon Technologies Ag Gegenüber einem externen feld robuste winkelerfassung mit differentiellem magnetfeld
DE102019110570B4 (de) * 2019-04-24 2023-05-25 Infineon Technologies Ag Magnetfeldsensorpackage mit integrierter passiver komponente
JP7024767B2 (ja) * 2019-08-30 2022-02-24 Tdk株式会社 角度センサおよび角度センサシステム
JP2021064780A (ja) * 2019-10-11 2021-04-22 メレキシス テクノロジーズ エス エーＭｅｌｅｘｉｓ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＳＡ 積層ダイアセンブリ
US11675027B2 (en) * 2019-12-27 2023-06-13 Woodward, Inc. Multi-channel magnetic sensor device
US11761793B2 (en) 2020-05-26 2023-09-19 Analog Devices International Unlimited Company Magnetic sensor package
WO2022271375A1 (en) * 2021-06-22 2022-12-29 Woodward, Inc. Multi-channel magnetic sensor device
DE102021211291A1 (de) 2021-10-07 2023-04-13 Robert Bosch Gesellschaft mit beschränkter Haftung Sensoreinheit und korrespondierende Sensoranordnung

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02192781A (ja) * 1989-01-20 1990-07-30 Mitsubishi Electric Corp ホール素子および磁気センサシステム
US5247278A (en) 1991-11-26 1993-09-21 Honeywell Inc. Magnetic field sensing device
US5525901A (en) * 1993-02-02 1996-06-11 Beaudreau Electric, Inc. Sensor systems for monitoring and measuring angular position in two or three axes
US5896030A (en) * 1996-10-09 1999-04-20 Honeywell Inc. Magnetic sensor with components attached to transparent plate for laser trimming during calibration
EP0916074B1 (en) 1997-05-29 2003-07-30 AMS International AG Magnetic rotation sensor
US6025979A (en) * 1997-09-04 2000-02-15 Oki Electric Industry Co., Ltd. Magnetoresistive sensor and head with alternating magnetic bias field
DE19824362A1 (de) 1998-05-30 1999-12-16 Micronas Intermetall Gmbh Verfahren zur Funktionsüberwachung eines Sensorbausteins sowie Sensorbaustein zur Durchführung des Verfahrens
WO2000030077A1 (en) * 1998-11-18 2000-05-25 Seagate Technology Llc Differential vgmr sensor
GB2352522B (en) 1999-05-28 2003-08-06 Caithness Dev Ltd A sensor
DE20018538U1 (de) * 2000-10-27 2002-03-07 Mannesmann Vdo Ag Sensormodul
JP3955195B2 (ja) * 2001-08-24 2007-08-08 株式会社日立グローバルストレージテクノロジーズ 磁界センサー及び磁気ヘッド
US20030214762A1 (en) * 2002-05-14 2003-11-20 Manish Sharma Magnetic field detection sensor
DE10233080A1 (de) 2002-07-19 2004-02-12 Fernsteuergeräte Kurt Oelsch GmbH Sensoreinrichtung
US20050161791A1 (en) * 2004-01-23 2005-07-28 Texas Instruments Incorporated Multiple die-spacer for an integrated circuit
US7422930B2 (en) * 2004-03-02 2008-09-09 Infineon Technologies Ag Integrated circuit with re-route layer and stacked die assembly
JP4557134B2 (ja) * 2004-03-12 2010-10-06 ヤマハ株式会社 磁気センサの製造方法、同磁気センサの製造方法に使用されるマグネットアレイ及び同マグネットアレイの製造方法
DE102004017191B4 (de) * 2004-04-07 2007-07-12 Infineon Technologies Ag Vorrichtung und Verfahren zur Ermittlung einer Richtung eines Objekts
DE102004021862B4 (de) 2004-05-04 2014-08-07 Infineon Technologies Ag Stromsenor

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012088182A (ja) * 2010-10-20 2012-05-10 Alps Electric Co Ltd 磁気検出装置
JP2013195172A (ja) * 2012-03-17 2013-09-30 Mizue Ono 磁気力計測表示装置
JP2014077683A (ja) * 2012-10-10 2014-05-01 Tokai Rika Co Ltd 磁気センサｉｃ
JP2015132595A (ja) * 2014-01-13 2015-07-23 マイクロナス ゲー・エム・ベー・ハー センサ装置
US9632148B2 (en) 2014-01-13 2017-04-25 Micronas Gmbh Sensor device
JP2017191093A (ja) * 2016-04-06 2017-10-19 株式会社デンソー 回転検出装置、および、これを用いた電動パワーステアリング装置
WO2017175843A1 (ja) * 2016-04-06 2017-10-12 株式会社デンソー 回転検出装置、および、これを用いた電動パワーステアリング装置
CN108885097A (zh) * 2016-04-06 2018-11-23 株式会社电装 旋转检测装置及使用该旋转检测装置的电动助力转向装置
US11091201B2 (en) 2016-04-06 2021-08-17 Denso Corporation Rotation detecting apparatus and electric power steering apparatus using the same
JP7035317B2 (ja) 2016-04-06 2022-03-15 株式会社デンソー 回転検出装置、および、これを用いた電動パワーステアリング装置
WO2018198901A1 (ja) * 2017-04-25 2018-11-01 コニカミノルタ株式会社 磁気センサー
WO2018212132A1 (ja) * 2017-05-19 2018-11-22 Tdk株式会社 磁気センサ
JP2018194485A (ja) * 2017-05-19 2018-12-06 Tdk株式会社 磁気センサ

Also Published As

Publication number Publication date
EP1963877A2 (de) 2008-09-03
DE102005060713B4 (de) 2019-01-24
US7906961B2 (en) 2011-03-15
DE502006003912D1 (de) 2009-07-16
WO2007071383A3 (de) 2007-08-09
US20090315547A1 (en) 2009-12-24
WO2007071383A2 (de) 2007-06-28
DE102005060713A1 (de) 2007-06-21
EP1963877B1 (de) 2009-06-03

Similar Documents

Publication Publication Date Title
JP2009520195A (ja) 磁界センサ配置および磁界非接触測定方法
US8559139B2 (en) Sensor module and method for manufacturing a sensor module
US8093670B2 (en) Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions
US20190187008A1 (en) Sensor Head For a Force or Torque Sensor
KR101393682B1 (ko) 적어도 하나의 온 칩 커패시터를 구비하는 다중 다이들을 갖는 집적 회로를 위한 방법들 및 장치
US7960970B2 (en) Magnetic sensor and manufacturing method of the same
US9739850B2 (en) Push-pull flipped-die half-bridge magnetoresistive switch
CN111244265A (zh) 电流传感器制作方法与电流传感器
EP2159588A1 (en) Magnetic detecting device, method for manufacturing magnetic detecting device, and angle detecting device, position detecting device and magnetic switch using the magnetic detecting device
EP3712623B1 (en) Current sensor
US11231445B2 (en) Sensor chip
US10914765B1 (en) Multi-die integrated current sensor
JP4689516B2 (ja) 磁気検出装置
EP3462201B1 (en) Magnetic field sensor with coil structure and method of fabrication
US20220163571A1 (en) Current sensor
WO2022085319A1 (ja) 磁気センサパッケージ
JP5593704B2 (ja) 磁気検出素子、および、これを用いた回転角度検出装置ならびにストローク量検出装置
US20120212219A1 (en) Magnetic sensor and manufacturing method thereof
US10890629B2 (en) Magnetic sensor
JP2010056260A (ja) 磁気スイッチ、および磁界検出方法
EP3712630B1 (en) Magnetic field sensor
US11768230B1 (en) Current sensor integrated circuit with a dual gauge lead frame
JP2021047083A (ja) 磁気センサ

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090512