JPS63275175A - パワ−トランジスタ - Google Patents
パワ−トランジスタInfo
- Publication number
- JPS63275175A JPS63275175A JP11130587A JP11130587A JPS63275175A JP S63275175 A JPS63275175 A JP S63275175A JP 11130587 A JP11130587 A JP 11130587A JP 11130587 A JP11130587 A JP 11130587A JP S63275175 A JPS63275175 A JP S63275175A
- Authority
- JP
- Japan
- Prior art keywords
- base
- emitter
- current
- wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 230000020169 heat generation Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ベース領域の表面層中に複数にエミッタ領域
がベース領域にはさまれるようにして形成され、エミッ
タ領域に隣接する各ベースｗＩ域に接触するベース電極
が端部において共通ベース配線に連結されているパワー
トランジスタに関する。
がベース領域にはさまれるようにして形成され、エミッ
タ領域に隣接する各ベースｗＩ域に接触するベース電極
が端部において共通ベース配線に連結されているパワー
トランジスタに関する。
大電流を制御するパワートランジスタにおいては、エミ
ッタ電流が周辺効果によりエミッタ電極の周辺部にしか
流れないため、細長いエミッタとベース電極が複雑に入
り込んだ電極構造となっている。第２図はそのような電
極構造を概念的に示し、例えばＭからなるエミッタ電極
２が櫛の歯状に形成され、その間に露出しているベース
領域にベース電極１が被着している。ベース１ｉｉｉお
よびエミッタ電極２は、それぞれ端部が一体に連結され
てベース配線およびエミッタ配線として形成され、両配
線の中央部３および４と外部引出し端子とが導線のボン
ディングにより接続される。半導体基板の電極が被着し
ない部分は酸化膜５で覆われている。しかし、このよう
な構造では、ベースミ極１の各部分からボンディング部
３までおよびエミッタ電極２の各部分からボンディング
部４までの距離が一様でないため、抵抗のアンバランス
からエミッタ電流の集中が起こる。すなわち、この電流
の集中はベースボンディング部３からエミッタボンディ
ング部４に至る最短距離部に発生する。そこで従来は、
ボンディング部に近いエミッタ電極とボンディング部と
の間を多結晶シリコンなどによりなる抵抗を介在させて
接続することによってエミッタ電流のバランスをよくす
る方法が知られている。
ッタ電流が周辺効果によりエミッタ電極の周辺部にしか
流れないため、細長いエミッタとベース電極が複雑に入
り込んだ電極構造となっている。第２図はそのような電
極構造を概念的に示し、例えばＭからなるエミッタ電極
２が櫛の歯状に形成され、その間に露出しているベース
領域にベース電極１が被着している。ベース１ｉｉｉお
よびエミッタ電極２は、それぞれ端部が一体に連結され
てベース配線およびエミッタ配線として形成され、両配
線の中央部３および４と外部引出し端子とが導線のボン
ディングにより接続される。半導体基板の電極が被着し
ない部分は酸化膜５で覆われている。しかし、このよう
な構造では、ベースミ極１の各部分からボンディング部
３までおよびエミッタ電極２の各部分からボンディング
部４までの距離が一様でないため、抵抗のアンバランス
からエミッタ電流の集中が起こる。すなわち、この電流
の集中はベースボンディング部３からエミッタボンディ
ング部４に至る最短距離部に発生する。そこで従来は、
ボンディング部に近いエミッタ電極とボンディング部と
の間を多結晶シリコンなどによりなる抵抗を介在させて
接続することによってエミッタ電流のバランスをよくす
る方法が知られている。
上記のようにして電流バランスをとる方法は、抵抗部の
ための多結晶シリコンなどの抵抗層の被着の工程が必要
であり、またその抵抗部の抵抗は電極層の抵抗差を相殺
するだけの大きさが必要なので抵抗部での損失および発
熱の問題がある。
ための多結晶シリコンなどの抵抗層の被着の工程が必要
であり、またその抵抗部の抵抗は電極層の抵抗差を相殺
するだけの大きさが必要なので抵抗部での損失および発
熱の問題がある。
本発明の目的は、上記の問題を解決して半導体基板表面
に抵抗層の被着の工程なしに、エミッタ電極の各部に流
れるエミッタ電流のバランスをよくし、破壊耐量を向上
させ、かつ電流バランス抵抗部における損失および発熱
を減じたパワートランジスタを提供することにある。
に抵抗層の被着の工程なしに、エミッタ電極の各部に流
れるエミッタ電流のバランスをよくし、破壊耐量を向上
させ、かつ電流バランス抵抗部における損失および発熱
を減じたパワートランジスタを提供することにある。
上記の目的を達成するために、本発明は半導体基板上に
複数のエミッタ電極のそれぞれに近接してベース電極が
設けられ、各ベース電極およびエミッタ電極は基板上の
ベース配線およびエミッタ配線を介してベース端子およ
びエミッタ端子に接続されるものにおいて、ベース配線
のベース端子との接続部とエミッタ配線のエミッタ端子
との接続部とを結ぶ線に近いベース電極とベース配線の
間に間隔が介在するものとする。
複数のエミッタ電極のそれぞれに近接してベース電極が
設けられ、各ベース電極およびエミッタ電極は基板上の
ベース配線およびエミッタ配線を介してベース端子およ
びエミッタ端子に接続されるものにおいて、ベース配線
のベース端子との接続部とエミッタ配線のエミッタ端子
との接続部とを結ぶ線に近いベース電極とベース配線の
間に間隔が介在するものとする。
本発明は、第３図の等価回路に示すように、パワートラ
ンジスタを各ベース電極をベースとし、それに近接する
エミッタ電極をエミッタとするトランジスタセル２１が
並列接続されたものと考え、電流の集中するセルのベー
スに第３図（ｂ）に示すように抵抗３２を挿入しようと
するものである。すなわち電流の集中するエミッタ配線
の接続部とベース配線の接続部とを結ぶ線に最も近いセ
ルのベース電極とベース配線との間に間隙を設け、その
間ではベース電流がベース領域を流れるようにしてベー
スシート抵抗を抵抗３２として゛利用する。
ンジスタを各ベース電極をベースとし、それに近接する
エミッタ電極をエミッタとするトランジスタセル２１が
並列接続されたものと考え、電流の集中するセルのベー
スに第３図（ｂ）に示すように抵抗３２を挿入しようと
するものである。すなわち電流の集中するエミッタ配線
の接続部とベース配線の接続部とを結ぶ線に最も近いセ
ルのベース電極とベース配線との間に間隙を設け、その
間ではベース電流がベース領域を流れるようにしてベー
スシート抵抗を抵抗３２として゛利用する。
第１図ｆａ）、（ｂ）は本発明の一実施例の半導体基板
を示し、第２図と共通の部分には同一の符号が付されて
いる。第１図ｉａ）かられかるように、ベース配線のボ
ンディング部３とエミッタ配線のボンディング部４を結
ぶ線に最も近いベース電極１１の基部に切断部５が設け
られている。この切断部は、第１図（ｂ）に示すように
予め切断部となる部分を酸化膜６で覆っておき、Ｍのマ
スク蒸着の際あるいは全面Ｍ蒸着後のバターニングの際
に、この酸化膜を露出させることによって形成できる。
を示し、第２図と共通の部分には同一の符号が付されて
いる。第１図ｉａ）かられかるように、ベース配線のボ
ンディング部３とエミッタ配線のボンディング部４を結
ぶ線に最も近いベース電極１１の基部に切断部５が設け
られている。この切断部は、第１図（ｂ）に示すように
予め切断部となる部分を酸化膜６で覆っておき、Ｍのマ
スク蒸着の際あるいは全面Ｍ蒸着後のバターニングの際
に、この酸化膜を露出させることによって形成できる。
この結果、ベース電流７はシリコン基板１０のベース領
域８の中を流れるので、その間のベースシート抵抗９が
ベースに直列接続され、ベース電流が制限され、基板中
心部のエミッタ電極への電流集中が低減する。
域８の中を流れるので、その間のベースシート抵抗９が
ベースに直列接続され、ベース電流が制限され、基板中
心部のエミッタ電極への電流集中が低減する。
ベース領域の抵抗９は、切断部５の長さに比例するため
、切断部５の長さを、ベース配線ボンディング部に最も
近いベース電極で最も長くし、そ、れより遠ざかるにつ
れて短くする事により、電流バランスをより良好にする
ことができる。切断部５の長さの調整は、蒸着マスクあ
るいは露光マスクにより容易に行うことができる。
、切断部５の長さを、ベース配線ボンディング部に最も
近いベース電極で最も長くし、そ、れより遠ざかるにつ
れて短くする事により、電流バランスをより良好にする
ことができる。切断部５の長さの調整は、蒸着マスクあ
るいは露光マスクにより容易に行うことができる。
本発明によれば、パワートランジスタにおけるエミッタ
電流の集中を、集中の起こるエミッタ電極に近接するベ
ース電極とベース配線との間に設けてチップ内を流れる
ベース電流を制限することによって防止するもので、ベ
ース電流はエミ・ツタ電流にくらべて小さいのでエミッ
タ電流制限の抵抗による場合に比して損失および発熱は
低減され、工程の追加も不要で破壊耐量の向上したパワ
ートランジスタを得ることができる。またチップ内の有
効活用により、小さいチップサイズで同等の特性が得ら
れる。
電流の集中を、集中の起こるエミッタ電極に近接するベ
ース電極とベース配線との間に設けてチップ内を流れる
ベース電流を制限することによって防止するもので、ベ
ース電流はエミ・ツタ電流にくらべて小さいのでエミッ
タ電流制限の抵抗による場合に比して損失および発熱は
低減され、工程の追加も不要で破壊耐量の向上したパワ
ートランジスタを得ることができる。またチップ内の有
効活用により、小さいチップサイズで同等の特性が得ら
れる。
第１図ｆａｌ、（ｂ）は本発明の一実施例の概念図で、
（ａｌが平面図、（ｂ）が（ａｌのＡ−Ａ線断面図、第
２図は一般的なパワートランジスタの概念的平面図、第
３図（ａ）、（ｂｌはパワートランジスタの等価回路図
で、（ａｌは一般の場合、ＤＩ＋）は本発明による場合
を示す。 １．１１：ベース電極、２：エミッタ電極、３：ベース
配線ボンディング部、４：エミッタ配線ボンディング部
、５：切断部、８：ベース領域、１０ニア− 第１図 第２図 第３図
（ａｌが平面図、（ｂ）が（ａｌのＡ−Ａ線断面図、第
２図は一般的なパワートランジスタの概念的平面図、第
３図（ａ）、（ｂｌはパワートランジスタの等価回路図
で、（ａｌは一般の場合、ＤＩ＋）は本発明による場合
を示す。 １．１１：ベース電極、２：エミッタ電極、３：ベース
配線ボンディング部、４：エミッタ配線ボンディング部
、５：切断部、８：ベース領域、１０ニア− 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 １）半導体基板上に複数のエミッタ電極のそれぞれに近
接してベース電極が設けられ、各ベース電極およびエミ
ッタ電極は前記基板上のベース配線およびエミッタ配線
を介してベース端子およびエミッタ端子に接続されるも
のにおいて、ベース配線のベース端子との接続部とエミ
ッタ配線のエミッタ端子との接続部とを結ぶ線に近いベ
ース電極とベース配線の間に間隙が介在することを特徴
とするパワートランジスタ。 ２）特許請求の範囲第１項記載のトランジスタにおいて
、ベース電極とベース配線との間にベース配線のベース
端子との接続部とエミッタ端子との接続部とを結ぶ線か
らの距離が大きくなるにつれて短くなる間隙が介在する
ことを特徴とするパワートランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11130587A JPS63275175A (ja) | 1987-05-07 | 1987-05-07 | パワ−トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11130587A JPS63275175A (ja) | 1987-05-07 | 1987-05-07 | パワ−トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63275175A true JPS63275175A (ja) | 1988-11-11 |
| JPH0577332B2 JPH0577332B2 (ja) | 1993-10-26 |
Family
ID=14557854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11130587A Granted JPS63275175A (ja) | 1987-05-07 | 1987-05-07 | パワ−トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63275175A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5073811A (en) * | 1989-06-22 | 1991-12-17 | Sgs-Thomson Microelectronics S.R.L. | Integratable power transistor with optimization of direct secondary breakdown phenomena |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5887867A (ja) * | 1981-11-20 | 1983-05-25 | Fuji Electric Co Ltd | トランジスタ |
| JPS59155959A (ja) * | 1983-02-25 | 1984-09-05 | Toshiba Corp | 電力用トランジスタ |
| JPS60783A (ja) * | 1983-06-17 | 1985-01-05 | Nec Corp | 太陽電池素子の製造方法 |
-
1987
- 1987-05-07 JP JP11130587A patent/JPS63275175A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5887867A (ja) * | 1981-11-20 | 1983-05-25 | Fuji Electric Co Ltd | トランジスタ |
| JPS59155959A (ja) * | 1983-02-25 | 1984-09-05 | Toshiba Corp | 電力用トランジスタ |
| JPS60783A (ja) * | 1983-06-17 | 1985-01-05 | Nec Corp | 太陽電池素子の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5073811A (en) * | 1989-06-22 | 1991-12-17 | Sgs-Thomson Microelectronics S.R.L. | Integratable power transistor with optimization of direct secondary breakdown phenomena |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0577332B2 (ja) | 1993-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE465444B (sv) | Mosfet-anordning med polygonal kanalstruktur | |
| US4467345A (en) | Semiconductor integrated circuit device | |
| JP2010080925A (ja) | 半導体装置 | |
| JPS63275175A (ja) | パワ−トランジスタ | |
| JPS6156628B2 (ja) | ||
| JPH0220849Y2 (ja) | ||
| JP3510797B2 (ja) | トランジスタの電極構造 | |
| JPH0252468A (ja) | 半導体装置 | |
| EP0145033B1 (en) | Semiconductor device having an interdigital electrode configuration and its manufacture | |
| JP2001267564A (ja) | 半導体装置と半導体装置の製造方法 | |
| JPS6041261A (ja) | 半導体パワ−部品及びその製造方法 | |
| JPS625648A (ja) | 集積回路用パツケ−ジ | |
| JP2621918B2 (ja) | 半導体装置 | |
| JP2524553Y2 (ja) | 電力用半導体素子 | |
| JPS589373A (ja) | 半導体集積回路 | |
| JPH0442919Y2 (ja) | ||
| JPS60211864A (ja) | 半導体装置の入力回路 | |
| JPS59139664A (ja) | 半導体集積回路装置 | |
| JPH0557854U (ja) | 半導体装置 | |
| JPS6097660A (ja) | 半導体装置 | |
| JPH01179434A (ja) | 半導体集積回路装置 | |
| JPH06151786A (ja) | マスタースライス方式集積回路装置 | |
| JPS58147065A (ja) | 大容量トランジスタ | |
| JPH0456355A (ja) | 半導体集積回路装置 | |
| JPH0485959A (ja) | マスタースライス |