JP2910181B2 - マスタースライス - Google Patents
マスタースライスInfo
- Publication number
- JP2910181B2 JP2910181B2 JP20175690A JP20175690A JP2910181B2 JP 2910181 B2 JP2910181 B2 JP 2910181B2 JP 20175690 A JP20175690 A JP 20175690A JP 20175690 A JP20175690 A JP 20175690A JP 2910181 B2 JP2910181 B2 JP 2910181B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- transistors
- transistor
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はマスタースライスに関し、特に、バイポーラ
系のマスタースライスに関する。
系のマスタースライスに関する。
［従来の技術］ 第４図は、従来のマスタースライスを用いて製造され
た半導体集積回路の平面図であって、これは、第３図に
示す３入力OR/NORゲートを具体化したものである。第３
図において、I11〜I13は入力端子、O11、O12は出力端
子、Q11〜Q17はトランジスタ、R11〜R16は抵抗、GNDは
高位側電源、VEEは低位側電源、VTはエミッタフォロワ
終端電源、VREFは基準電位電源、VcSは電流源電源であ
る。
た半導体集積回路の平面図であって、これは、第３図に
示す３入力OR/NORゲートを具体化したものである。第３
図において、I11〜I13は入力端子、O11、O12は出力端
子、Q11〜Q17はトランジスタ、R11〜R16は抵抗、GNDは
高位側電源、VEEは低位側電源、VTはエミッタフォロワ
終端電源、VREFは基準電位電源、VcSは電流源電源であ
る。
第４図において、第３図の部分に対応する部分には同
一の参照番号が付されている（ただし、第３図における
各電源を示す記号は第４図においてはその電源に対する
電源配線を示している）。第４図において、X1〜X12、Y
1〜Y13は配線格子、L31〜L43は第１層Alによって形成さ
れた配線、GND、VREF、VcS、VT、VEEは、それぞれ第２
層Alによって形成された電源配線、B11〜B17は、それぞ
れトランジスタQ11〜Q17のベース電極、C11〜C17はそれ
ぞれトランジスタQ11〜Q17のコレクタ電極、E11〜E17は
それぞれトランジスタQ11〜Q17のエミッタ電極である。
一の参照番号が付されている（ただし、第３図における
各電源を示す記号は第４図においてはその電源に対する
電源配線を示している）。第４図において、X1〜X12、Y
1〜Y13は配線格子、L31〜L43は第１層Alによって形成さ
れた配線、GND、VREF、VcS、VT、VEEは、それぞれ第２
層Alによって形成された電源配線、B11〜B17は、それぞ
れトランジスタQ11〜Q17のベース電極、C11〜C17はそれ
ぞれトランジスタQ11〜Q17のコレクタ電極、E11〜E17は
それぞれトランジスタQ11〜Q17のエミッタ電極である。
［発明が解決しようとする課題］ 上述した従来のマスタースライスでは、すべてのトラ
ンジスタの電極はそれぞれ同一の配線格子上に載るよう
に配置されていた。そのため、例えば、トランジスタQ
12のエミッタ電極E12とトランジスタQ13のエミッタ電極
E13との直線的な接続は、トランジスタQ12のコレクタ電
極C12とトランジスタQ13のコレクタ電極C13により妨害
され、両エミッタ間を接続するための配線は隣の配線格
子Y6迄迂回させられる。
ンジスタの電極はそれぞれ同一の配線格子上に載るよう
に配置されていた。そのため、例えば、トランジスタQ
12のエミッタ電極E12とトランジスタQ13のエミッタ電極
E13との直線的な接続は、トランジスタQ12のコレクタ電
極C12とトランジスタQ13のコレクタ電極C13により妨害
され、両エミッタ間を接続するための配線は隣の配線格
子Y6迄迂回させられる。
さらに、この３入力OR/NORゲートの入力端子になって
いるトランジスタQ12のベース電極B12へアクセスするた
めの配線を第１層Alにより形成する場合、図の上下２方
向からの配線しか許されていない。したがって、従来の
マスタースライスは配線の自由度の低いものであった。
いるトランジスタQ12のベース電極B12へアクセスするた
めの配線を第１層Alにより形成する場合、図の上下２方
向からの配線しか許されていない。したがって、従来の
マスタースライスは配線の自由度の低いものであった。
また、現在の配線技術をもってすればトランジスタの
電極間隔より間隔の狭い配線を行うことが可能である
が、従来例では同一の配線格子に沿ってトランジスタの
電極が配置されているため、配線格子の間隔はトランジ
スタの電極間隔によって規制されていた。そのため、従
来例では配線技術の限度にまで高集積化を進めることは
できなかった。
電極間隔より間隔の狭い配線を行うことが可能である
が、従来例では同一の配線格子に沿ってトランジスタの
電極が配置されているため、配線格子の間隔はトランジ
スタの電極間隔によって規制されていた。そのため、従
来例では配線技術の限度にまで高集積化を進めることは
できなかった。
［課題を解決するための手段］ 本発明によるマスタースライスは、予め半導体基板に
トランジスタを含む回路素子が形成されており、所望の
回路に応じて、配線格子に沿った配線により回路素子の
電極間の接続を行うものであって、トランジスタはその
各電極が同一の配線格子上には載らないように配線格子
に対して傾けて配置され、かつ、互いに異なる電極間隔
のトランジスタを含んでおり、電極間隔の異なるトラン
ジスタ同士では配線格子に対する傾きが異なっているこ
とを特徴としている。
トランジスタを含む回路素子が形成されており、所望の
回路に応じて、配線格子に沿った配線により回路素子の
電極間の接続を行うものであって、トランジスタはその
各電極が同一の配線格子上には載らないように配線格子
に対して傾けて配置され、かつ、互いに異なる電極間隔
のトランジスタを含んでおり、電極間隔の異なるトラン
ジスタ同士では配線格子に対する傾きが異なっているこ
とを特徴としている。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は、本発明の一参考例を説明するための平面図
であり、これも、第４図と同様に第３図に示した３入力
OR/NORゲートを具体化したものである。第１図におい
て、第３図の部分に対応する部分には同一の参照番号が
付されている。第１図において、X1〜X15、Y1〜Y15は配
線格子、L11〜L21は第１層Alによって形成された配線、
GND、VREF、VcS、VT、VEEは、それぞれ第２層Alによっ
て形成された電源配線、B11〜B17は、それぞれトランジ
スタQ11〜Q17のベース電極、C11〜C17はそれぞれトラン
ジスタQ11〜Q17のコレクタ電極、E11〜E17はそれぞれト
ランジスタQ11〜Q17のエミッタ電極である。
であり、これも、第４図と同様に第３図に示した３入力
OR/NORゲートを具体化したものである。第１図におい
て、第３図の部分に対応する部分には同一の参照番号が
付されている。第１図において、X1〜X15、Y1〜Y15は配
線格子、L11〜L21は第１層Alによって形成された配線、
GND、VREF、VcS、VT、VEEは、それぞれ第２層Alによっ
て形成された電源配線、B11〜B17は、それぞれトランジ
スタQ11〜Q17のベース電極、C11〜C17はそれぞれトラン
ジスタQ11〜Q17のコレクタ電極、E11〜E17はそれぞれト
ランジスタQ11〜Q17のエミッタ電極である。
本参考例においては、各トランジスタは配線格子に対
して45°傾けて配置されている。このように構成する
と、同一配線格子Y9の上に配置されているトランジスタ
Q12のエミッタ電極E12とトランジスタQ13のエミッタ電
極E13との間の結線を妨害する電極や配線が存在しない
ので、両電極間を配線格子Y9上を直線的に走る配線によ
り結線することが可能となる。また、入力端子となって
いるトランジスタQ12のベース電極B12の周囲にも配線を
妨げる電極や配線がないため他回路とこの電極との接続
を、図の上下および左右の四方向から第１層Alにより行
うことができる。
して45°傾けて配置されている。このように構成する
と、同一配線格子Y9の上に配置されているトランジスタ
Q12のエミッタ電極E12とトランジスタQ13のエミッタ電
極E13との間の結線を妨害する電極や配線が存在しない
ので、両電極間を配線格子Y9上を直線的に走る配線によ
り結線することが可能となる。また、入力端子となって
いるトランジスタQ12のベース電極B12の周囲にも配線を
妨げる電極や配線がないため他回路とこの電極との接続
を、図の上下および左右の四方向から第１層Alにより行
うことができる。
また、トランジスタが配線格子に対し45°傾いている
ことにより、配線格子間隔はトランジスタの電極間隔の になっている。したがって、本参考例によれば、配線密
度を高めることができ、さらに、電極間接続を迂回配線
を介することなく直線的配線によって行うことができる
ので、集積回路の高密度化が可能となる。
ことにより、配線格子間隔はトランジスタの電極間隔の になっている。したがって、本参考例によれば、配線密
度を高めることができ、さらに、電極間接続を迂回配線
を介することなく直線的配線によって行うことができる
ので、集積回路の高密度化が可能となる。
第２図は、本発明の一実施例を示す平面図である。同
図において、C21、E21、B21は小面積の第１のトランジ
スタのコレクタ電極、エミッタ電極、ベース電極であ
り、また、C22、E22、B22はそれぞれ大面積の第２のト
ランジスタのコレクタ電極、エミッタ電極、ベース電極
である。本実施例は、小面積の第１のトランジスタと第
２のトランジスタとを混在させる場合に関するものであ
るが、このような場合にも、本発明によれば、各電極へ
の配線を他の電極に妨害されることなく行うことができ
るので、配線の自由度を高く確保することができる。
図において、C21、E21、B21は小面積の第１のトランジ
スタのコレクタ電極、エミッタ電極、ベース電極であ
り、また、C22、E22、B22はそれぞれ大面積の第２のト
ランジスタのコレクタ電極、エミッタ電極、ベース電極
である。本実施例は、小面積の第１のトランジスタと第
２のトランジスタとを混在させる場合に関するものであ
るが、このような場合にも、本発明によれば、各電極へ
の配線を他の電極に妨害されることなく行うことができ
るので、配線の自由度を高く確保することができる。
なお、以上の実施例では、全てのトランジスタを配線
格子に対して傾けて配置していたが、スペースに余裕が
ある場合などでは一部のトランジスタは配線格子に対し
て傾けないようにすることもできる。
格子に対して傾けて配置していたが、スペースに余裕が
ある場合などでは一部のトランジスタは配線格子に対し
て傾けないようにすることもできる。
［発明の効果］ 以上説明したように、本発明は、トランジスタの各電
極が同一の配線格子上に載ることを避けかつ互いに異な
る電極間隔のトランジスタを傾きを異ならせて同一スラ
イス上に搭載したものであるので、本発明によれば、異
なるサイズのトランジスタを搭載する場合においても、
同一配線格子上の配線を使用して電極間を接続すること
ができトランジスタ間を最短距離で接続することが可能
になるとともに、各電極から配線を引き出す際に、隣の
電極のために配線の引き出し方向が制限を受けることが
なくなり、配線の自由度が増す。また、迂回配線を避け
ることができるので、効率的配線が可能となる。
極が同一の配線格子上に載ることを避けかつ互いに異な
る電極間隔のトランジスタを傾きを異ならせて同一スラ
イス上に搭載したものであるので、本発明によれば、異
なるサイズのトランジスタを搭載する場合においても、
同一配線格子上の配線を使用して電極間を接続すること
ができトランジスタ間を最短距離で接続することが可能
になるとともに、各電極から配線を引き出す際に、隣の
電極のために配線の引き出し方向が制限を受けることが
なくなり、配線の自由度が増す。また、迂回配線を避け
ることができるので、効率的配線が可能となる。
さらに、トランジスタの配置方向を配線格子の方向と
傾けたことによって、従来、トランジスタの電極間隔と
同一になるように決定されていた配線格子間隔をトラン
ジスタの電極間隔より縮小することができる。例えば、
トランジスタを配線格子に対して45°傾けた場合、配線
格子間隔はトランジスタの電極間隔の にすることができ、これによって配線格子数は従来の方
式の 倍にすることができるようになり、集積回路の小型化、
高密度化が可能となる。
傾けたことによって、従来、トランジスタの電極間隔と
同一になるように決定されていた配線格子間隔をトラン
ジスタの電極間隔より縮小することができる。例えば、
トランジスタを配線格子に対して45°傾けた場合、配線
格子間隔はトランジスタの電極間隔の にすることができ、これによって配線格子数は従来の方
式の 倍にすることができるようになり、集積回路の小型化、
高密度化が可能となる。
第１図は、本発明の一参考例を示す平面図、第２図は、
本発明の他の実施例を示す平面図、第４図は、従来例の
平面図、第３図は、第１図、第４図に示された集積回路
装置の等価回路図である。 B11〜B17、B21、B22……ベース電極、C11〜C17、C21、C
22……コレクタ電極、E11〜E17、E21、E22……エミッタ
電極、GND……高位側電源（またはその配線）、I11〜I
13……入力端子、L11〜L21、L31〜L43……配線、O1、O2
……出力端子、Q11〜Q17……トランジスタ、R11〜R16…
…抵抗、VcS……電流源電源（またはその配線）、VEE…
…低位側電源（またはその配線）、VREF……基準電位電
源（またはその配線）、VT……エミッタフォロワ終端電
源（またはその配線）、X1〜X15、Y1〜Y15……配線格
子。
本発明の他の実施例を示す平面図、第４図は、従来例の
平面図、第３図は、第１図、第４図に示された集積回路
装置の等価回路図である。 B11〜B17、B21、B22……ベース電極、C11〜C17、C21、C
22……コレクタ電極、E11〜E17、E21、E22……エミッタ
電極、GND……高位側電源（またはその配線）、I11〜I
13……入力端子、L11〜L21、L31〜L43……配線、O1、O2
……出力端子、Q11〜Q17……トランジスタ、R11〜R16…
…抵抗、VcS……電流源電源（またはその配線）、VEE…
…低位側電源（またはその配線）、VREF……基準電位電
源（またはその配線）、VT……エミッタフォロワ終端電
源（またはその配線）、X1〜X15、Y1〜Y15……配線格
子。
Claims (2)
- 【請求項１】予めトランジスタを含む回路素子が半導体
基板内に配置され、回路構成に応じて前記回路素子の電
極間を予め設定された配線格子上を通る配線によって接
続することにより所望の集積回路を完成させるマスター
スライスにおいて、トランジスタはその各電極がそれぞ
れ異なる配線格子上に配置されるように配線格子に対し
て傾けて配置され、かつ、互いに異なる電極間隔のトラ
ンジスタを含んでおり、電極間隔の異なるトランジスタ
同士では配線格子に対する傾きが異なっていることを特
徴とするマスタースライス。 - 【請求項２】全ての電極が同一配線格子上に配置されて
いるトランジスタを含む請求項１記載のマスタースライ
ス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20175690A JP2910181B2 (ja) | 1990-07-30 | 1990-07-30 | マスタースライス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20175690A JP2910181B2 (ja) | 1990-07-30 | 1990-07-30 | マスタースライス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0485959A JPH0485959A (ja) | 1992-03-18 |
| JP2910181B2 true JP2910181B2 (ja) | 1999-06-23 |
Family
ID=16446419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20175690A Expired - Lifetime JP2910181B2 (ja) | 1990-07-30 | 1990-07-30 | マスタースライス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2910181B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6040824B2 (ja) | 2013-03-25 | 2016-12-07 | 富士通株式会社 | 配線検査装置、配線検査プログラム及び配線検査方法 |
| JP6089853B2 (ja) | 2013-03-25 | 2017-03-08 | 富士通株式会社 | 配線検査装置、配線検査プログラム及び配線検査方法 |
-
1990
- 1990-07-30 JP JP20175690A patent/JP2910181B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0485959A (ja) | 1992-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02177345A (ja) | 半導体集積回路装置 | |
| JPH04349654A (ja) | プログラマブル過電圧保護回路 | |
| US3656028A (en) | Construction of monolithic chip and method of distributing power therein for individual electronic devices constructed thereon | |
| JP2910181B2 (ja) | マスタースライス | |
| JP2006332182A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CA1102009A (en) | Integrated circuit layout utilizing separated active circuit and wiring regions | |
| US4130827A (en) | Integrated circuit switching network using low substrate leakage current thyristor construction | |
| US5434436A (en) | Master-slice type semiconductor integrated circuit device having multi-power supply voltage | |
| US4689655A (en) | Semiconductor device having a bipolar transistor with emitter series resistances | |
| JPH0817227B2 (ja) | 個性化可能な半導体チップ | |
| GB2174242A (en) | Optically fired lateral thyristor structure | |
| JPS627160A (ja) | 半導体装置 | |
| JPH0691224B2 (ja) | マスタスライス方式の半導体集積回路装置 | |
| JPH0357314A (ja) | 半導体装置 | |
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| JP3038896B2 (ja) | 半導体装置 | |
| JPS5837960A (ja) | 半導体装置 | |
| CN114678338A (zh) | 集成电路组件及其封装组件 | |
| JPH0136267B2 (ja) | ||
| JPH11177023A (ja) | 半導体装置 | |
| JPS58145152A (ja) | ダ−リントン接続構造のトランジスタ | |
| JPS58105562A (ja) | 半導体装置 | |
| JPS60117667A (ja) | サイリスタ装置 | |
| JPH04113631A (ja) | パワートランジスタ | |
| JPH05121704A (ja) | マスタスライス方式半導体集積回路装置 |