JPH0577332B2 - - Google Patents
Info
- Publication number
- JPH0577332B2 JPH0577332B2 JP62111305A JP11130587A JPH0577332B2 JP H0577332 B2 JPH0577332 B2 JP H0577332B2 JP 62111305 A JP62111305 A JP 62111305A JP 11130587 A JP11130587 A JP 11130587A JP H0577332 B2 JPH0577332 B2 JP H0577332B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- emitter
- wiring
- electrode
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- 244000126211 Hericium coralloides Species 0.000 claims description 3
- 238000000034 method Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ベース領域の表面層中に複数のエミ
ツタ領域がベース領域にはさまれるようにして形
成され、エミツタ領域に隣接する各ベース領域に
接触するベース電極が端部において共通ベース配
線に連結されているパワートランジスタに関す
る。
ツタ領域がベース領域にはさまれるようにして形
成され、エミツタ領域に隣接する各ベース領域に
接触するベース電極が端部において共通ベース配
線に連結されているパワートランジスタに関す
る。
大電流を制御するパワートランジスタにおいて
は、エミツタ電流が周辺効果によりエミツタ電極
の周辺部にしか流れないため、細長いエミツタと
ベース電極が複雑に入り込んだ電極構造となつて
いる。第２図はそのような電極構造を概念的に示
し、例えばAlからなるエミツタ電極２が櫛の歯
状に形成され、その間に露出しているベース領域
にベース電極１が被着している。ベース電極１お
よびエミツタ電極２は、それぞれ端部が一体に連
結されてベース配線およびエミツタ配線として形
成され、両配線の中央部３および４と外部引出し
端子とが導線のボンデイングにより接続される。
半導体基板の電極が被着しない部分は酸化膜５で
覆われている。しかし、このような構造では、ベ
ース電極１の各部分からボンデイング部３までお
よびエミツタ電極２の各部分からボンデイング部
４までの距離が一様でないため、抵抗のアンバラ
ンスからエミツタ電流の集中が起こる。すなわ
ち、この電流の集中はベースボンデイング部３か
らエミツタボンデイング部４に至る最短距離部に
発生する。そこで従来は、ボンデイング部に近い
エミツタ電極とボンデイング部との間を多結晶シ
リコンなどにより抵抗を介在させて接続すること
によつてエミツタ電流のバランスをよくする方法
が知られている。
は、エミツタ電流が周辺効果によりエミツタ電極
の周辺部にしか流れないため、細長いエミツタと
ベース電極が複雑に入り込んだ電極構造となつて
いる。第２図はそのような電極構造を概念的に示
し、例えばAlからなるエミツタ電極２が櫛の歯
状に形成され、その間に露出しているベース領域
にベース電極１が被着している。ベース電極１お
よびエミツタ電極２は、それぞれ端部が一体に連
結されてベース配線およびエミツタ配線として形
成され、両配線の中央部３および４と外部引出し
端子とが導線のボンデイングにより接続される。
半導体基板の電極が被着しない部分は酸化膜５で
覆われている。しかし、このような構造では、ベ
ース電極１の各部分からボンデイング部３までお
よびエミツタ電極２の各部分からボンデイング部
４までの距離が一様でないため、抵抗のアンバラ
ンスからエミツタ電流の集中が起こる。すなわ
ち、この電流の集中はベースボンデイング部３か
らエミツタボンデイング部４に至る最短距離部に
発生する。そこで従来は、ボンデイング部に近い
エミツタ電極とボンデイング部との間を多結晶シ
リコンなどにより抵抗を介在させて接続すること
によつてエミツタ電流のバランスをよくする方法
が知られている。
上記のようにして電流バランスをとる方法は、
抵抗部のための多結晶シリコンなどの抵抗層の被
着の工程が必要であり、またその抵抗部の抵抗は
電極層の抵抗差を相殺するだけの大きさが必要な
ので抵抗部での損失および発熱の問題がある。
抵抗部のための多結晶シリコンなどの抵抗層の被
着の工程が必要であり、またその抵抗部の抵抗は
電極層の抵抗差を相殺するだけの大きさが必要な
ので抵抗部での損失および発熱の問題がある。
本発明の目的は、上記の問題を解決して半導体
基板表面に抵抗層の被着の工程なしに、エミツタ
電極の各部に流れるエミツタ電流のバランスをよ
くし、破壊耐量を向上させ、かつ電流バランス抵
抗部における損失および発熱を減じたパワートラ
ンジスタを提供することにある。
基板表面に抵抗層の被着の工程なしに、エミツタ
電極の各部に流れるエミツタ電流のバランスをよ
くし、破壊耐量を向上させ、かつ電流バランス抵
抗部における損失および発熱を減じたパワートラ
ンジスタを提供することにある。
上記の目的を達成するために、本発明は、枝部
となる複数のベース電極の端部が基部となるベー
ス配線に連結されて櫛の歯状に形成されたベース
部と、同じく複数のエミツタ電極の端部がエミツ
タ配線に連結されて櫛の歯状に形成されたエミツ
タ部とを半導体基板上で互いに枝部が距離をおい
て噛合するように形成し、前記ベース配線上にベ
ース端子、エミツタ配線上にエミツタ端子を接続
するトランジスタにおいて、前記ベース端子とエ
ミツタ端子とを結ぶ線に近いベース電極とベース
配線の間を欠切するものとする。
となる複数のベース電極の端部が基部となるベー
ス配線に連結されて櫛の歯状に形成されたベース
部と、同じく複数のエミツタ電極の端部がエミツ
タ配線に連結されて櫛の歯状に形成されたエミツ
タ部とを半導体基板上で互いに枝部が距離をおい
て噛合するように形成し、前記ベース配線上にベ
ース端子、エミツタ配線上にエミツタ端子を接続
するトランジスタにおいて、前記ベース端子とエ
ミツタ端子とを結ぶ線に近いベース電極とベース
配線の間を欠切するものとする。
本発明は、第３図の等価回路に示すように、パ
ワートランジスタを各ベース電極をベースとし、
それに近接するエミツタ電極をエミツタとするト
ランジスタセル３１が並列接続されたものと考
え、電流の集中するセルのベースに第３図ｂに示
すように抵抗３２を挿入しようとするものであ
る。すなわち電流の集中するエミツタ端子の接続
部とベース端子の接続部とを結ぶ線に最も近いセ
ルのベース電極とベース配線との間に欠切を設
け、その間ではベース電流が領域を流れるように
してベースシート抵抗を抵抗３２として利用す
る。
ワートランジスタを各ベース電極をベースとし、
それに近接するエミツタ電極をエミツタとするト
ランジスタセル３１が並列接続されたものと考
え、電流の集中するセルのベースに第３図ｂに示
すように抵抗３２を挿入しようとするものであ
る。すなわち電流の集中するエミツタ端子の接続
部とベース端子の接続部とを結ぶ線に最も近いセ
ルのベース電極とベース配線との間に欠切を設
け、その間ではベース電流が領域を流れるように
してベースシート抵抗を抵抗３２として利用す
る。
第１図ａ，ｂは本発明の一実施例の半導体基板
を示し、第２図と共通の部分には同一の符号が付
されている。第１図ａからわかるように、点線で
囲つて示したベース配線１３の同じく点線で囲つ
て示したボンデイング部３と点線で囲つて示した
エミツタ配線１２の同じく点線で囲つて示したボ
ンデイング部４を結ぶ線に最も近いベース電極１
１の基部に切断部５が設けられている。ボンデイ
ング部３，４にはそれぞれ図示しない導線がボン
デイングされて各エミツタ端子、ベース端子とな
る。前記切断部５は、第１図ｂに示すように予め
切断部となる部分を酸化膜６で覆つておき、Al
のマスク蒸着の際あるいは全面Al蒸着後のパタ
ーニングの際に、この酸化膜を露出させることに
よつて形成できる。この結果、ベース電流７はシ
リコン基板１０のベース領域８の中を流れるの
で、その間のベースシート抵抗９がベースに直列
接続され、ベース電流が制限され、基板中心部の
エミツタ電極への電流集中が低減する。
を示し、第２図と共通の部分には同一の符号が付
されている。第１図ａからわかるように、点線で
囲つて示したベース配線１３の同じく点線で囲つ
て示したボンデイング部３と点線で囲つて示した
エミツタ配線１２の同じく点線で囲つて示したボ
ンデイング部４を結ぶ線に最も近いベース電極１
１の基部に切断部５が設けられている。ボンデイ
ング部３，４にはそれぞれ図示しない導線がボン
デイングされて各エミツタ端子、ベース端子とな
る。前記切断部５は、第１図ｂに示すように予め
切断部となる部分を酸化膜６で覆つておき、Al
のマスク蒸着の際あるいは全面Al蒸着後のパタ
ーニングの際に、この酸化膜を露出させることに
よつて形成できる。この結果、ベース電流７はシ
リコン基板１０のベース領域８の中を流れるの
で、その間のベースシート抵抗９がベースに直列
接続され、ベース電流が制限され、基板中心部の
エミツタ電極への電流集中が低減する。
ベース領域の抵抗９は、切断部５の長さに比例
するため、切断部５の長さを、ベース配線ボンデ
イング部に最も近いベース電極で最も長くし、そ
れより遠ざかるにつれて短くする事により、電流
バランスをより良好にすることができる。切断部
５の長さの調整は、蒸着マスクあるいは露光マス
クにより容易に行うことができる。
するため、切断部５の長さを、ベース配線ボンデ
イング部に最も近いベース電極で最も長くし、そ
れより遠ざかるにつれて短くする事により、電流
バランスをより良好にすることができる。切断部
５の長さの調整は、蒸着マスクあるいは露光マス
クにより容易に行うことができる。
本発明によれば、パワートランジスタにおける
エミツタ電流の集中を、集中の起こるエミツタ電
極に近接するベース電極とベース配線との間に欠
切を設けてチツプ内を流れるベース電流を制限す
ることによつて防止するもので、ベース電流はエ
ミツタ電流にくらべて小さいのでエミツタ電流制
限の抵抗による場合に比して損失および発熱は低
減され、工程の追加も不要で破壊耐量の向上した
パワートランジスタを得ることができる。またチ
ツプ内の有効活用により、小さいチツプサイズで
同等の特性が得られる。
エミツタ電流の集中を、集中の起こるエミツタ電
極に近接するベース電極とベース配線との間に欠
切を設けてチツプ内を流れるベース電流を制限す
ることによつて防止するもので、ベース電流はエ
ミツタ電流にくらべて小さいのでエミツタ電流制
限の抵抗による場合に比して損失および発熱は低
減され、工程の追加も不要で破壊耐量の向上した
パワートランジスタを得ることができる。またチ
ツプ内の有効活用により、小さいチツプサイズで
同等の特性が得られる。
第１図ａ，ｂは本発明の一実施例の概念図で、
ａが平面図、ｂがａのＡ−Ａ線断面図、第２図は
一般的なパワートランジスタの概念的平面図、第
３図ａ，ｂはパワートランジスタの等価回路図
で、ａは一般の場合、ｂは本発明による場合を示
す。 １，１１：ベース電極、２：エミツタ電極、
３：ベース配線ボンデイング部、４：エミツタ配
線ボンデイング部、５：切断部、８：ベース領
域、１０：シリコン基板、１２：エミツタ配線、
１３：ベース配線。
ａが平面図、ｂがａのＡ−Ａ線断面図、第２図は
一般的なパワートランジスタの概念的平面図、第
３図ａ，ｂはパワートランジスタの等価回路図
で、ａは一般の場合、ｂは本発明による場合を示
す。 １，１１：ベース電極、２：エミツタ電極、
３：ベース配線ボンデイング部、４：エミツタ配
線ボンデイング部、５：切断部、８：ベース領
域、１０：シリコン基板、１２：エミツタ配線、
１３：ベース配線。
Claims (1)
- １ 枝部となる複数のベース電極の端部が基部と
なるベース配線に連結されて櫛の歯状に形成され
たベース部と、同じく複数のエミツタ電極の端部
がエミツタ配線に連結されて櫛の歯状に形成され
たエミツタ部とを半導体基板上で互いに枝部が距
離をおいて噛合するように形成し、前記ベース配
線上にベース端子、エミツタ配線上にエミツタ端
子を接続するトランジスタにおいて、前記ベース
端子とエミツタ端子とを結ぶ線に近いベース電極
とベース配線の間を欠切することを特徴とするパ
ワートランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11130587A JPS63275175A (ja) | 1987-05-07 | 1987-05-07 | パワ−トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11130587A JPS63275175A (ja) | 1987-05-07 | 1987-05-07 | パワ−トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63275175A JPS63275175A (ja) | 1988-11-11 |
| JPH0577332B2 true JPH0577332B2 (ja) | 1993-10-26 |
Family
ID=14557854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11130587A Granted JPS63275175A (ja) | 1987-05-07 | 1987-05-07 | パワ−トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63275175A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1230895B (it) * | 1989-06-22 | 1991-11-08 | Sgs Thomson Microelectronics | Transistore di potenza integrabile con ottimizzazione dei fenomeni di rottura secondaria diretta. |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5887867A (ja) * | 1981-11-20 | 1983-05-25 | Fuji Electric Co Ltd | トランジスタ |
| JPS59155959A (ja) * | 1983-02-25 | 1984-09-05 | Toshiba Corp | 電力用トランジスタ |
| JPS60783A (ja) * | 1983-06-17 | 1985-01-05 | Nec Corp | 太陽電池素子の製造方法 |
-
1987
- 1987-05-07 JP JP11130587A patent/JPS63275175A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5887867A (ja) * | 1981-11-20 | 1983-05-25 | Fuji Electric Co Ltd | トランジスタ |
| JPS59155959A (ja) * | 1983-02-25 | 1984-09-05 | Toshiba Corp | 電力用トランジスタ |
| JPS60783A (ja) * | 1983-06-17 | 1985-01-05 | Nec Corp | 太陽電池素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63275175A (ja) | 1988-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE465444B (sv) | Mosfet-anordning med polygonal kanalstruktur | |
| US4467345A (en) | Semiconductor integrated circuit device | |
| US3566214A (en) | Integrated circuit having a plurality of circuit element regions and conducting layers extending on both of the opposed common major surfaces of said circuit element regions | |
| US5197804A (en) | Resistance temperature sensor | |
| US3654580A (en) | Resistor structure | |
| JP3677346B2 (ja) | 電界効果により制御可能の半導体デバイス | |
| JPH0132670B2 (ja) | ||
| JPH0358550B2 (ja) | ||
| JPH0577332B2 (ja) | ||
| JPS6156628B2 (ja) | ||
| JP2824329B2 (ja) | 可変容量ダイオード装置 | |
| JPS6041261A (ja) | 半導体パワ−部品及びその製造方法 | |
| JPS6079748A (ja) | 半導体集積回路の多層配線構造 | |
| JPH08195479A (ja) | 半導体装置及びその製造方法 | |
| JPS62174934A (ja) | 半導体装置およびその製造方法 | |
| JPH01298746A (ja) | 半導体装置及びその製造方法 | |
| JPS62144966A (ja) | サ−マルヘツド | |
| JPH02114657A (ja) | 半導体装置の多層配線構造 | |
| JPH0442917Y2 (ja) | ||
| JP3242272B2 (ja) | 半導体装置 | |
| JPS6161259B2 (ja) | ||
| JPS589373A (ja) | 半導体集積回路 | |
| JPH0442943Y2 (ja) | ||
| JPH0230139A (ja) | 半導体集積回路装置 | |
| JPS5885550A (ja) | 積層集積回路素子の製造方法 |