JPS6084009A - 電子スイツチの保護回路 - Google Patents
電子スイツチの保護回路Info
- Publication number
- JPS6084009A JPS6084009A JP58192922A JP19292283A JPS6084009A JP S6084009 A JPS6084009 A JP S6084009A JP 58192922 A JP58192922 A JP 58192922A JP 19292283 A JP19292283 A JP 19292283A JP S6084009 A JPS6084009 A JP S6084009A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- protection circuit
- circuit
- control
- electronic switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
本発明は検知出力に基づいて直接負荷を制御するように
構成されている光電スイッチや近接スイッチ等の電子ス
イッチの負荷短絡時、又は過電流時における開閉素子の
保護回路に関するものである。
構成されている光電スイッチや近接スイッチ等の電子ス
イッチの負荷短絡時、又は過電流時における開閉素子の
保護回路に関するものである。
従来技術とその問題点
負荷を直接制御するように構成されている光電スイッチ
や近接スイッチ等の電子スイッチは、検知部とサイリス
ク等のスイッチング素子とを有し、検知出力に基づいて
スイッチング素子が駆動され負荷への電力の供給が制御
されるよう構成されている。ところで事故によって負荷
が内部短絡状態となった場合や誤って負荷を接続するこ
となく電源を直接電子スイッチに接続することがある。
や近接スイッチ等の電子スイッチは、検知部とサイリス
ク等のスイッチング素子とを有し、検知出力に基づいて
スイッチング素子が駆動され負荷への電力の供給が制御
されるよう構成されている。ところで事故によって負荷
が内部短絡状態となった場合や誤って負荷を接続するこ
となく電源を直接電子スイッチに接続することがある。
そのような場合にスイッチング素子が閉成されると、ス
イッチング素子に短絡した大電流が流れるため素子が破
壊されたり場合によっては爆発することがあり、人体や
周囲の物を損傷する恐れがあった。
イッチング素子に短絡した大電流が流れるため素子が破
壊されたり場合によっては爆発することがあり、人体や
周囲の物を損傷する恐れがあった。
このような問題点を解消するためにスイッチング素子に
直列に過電流検出用の低抵抗を設け、その抵抗の両端の
電圧が一定値以上となれば短絡保護回路を動作させてス
イッチング素子を開放するように制御する種々の保護回
路が提案されている。
直列に過電流検出用の低抵抗を設け、その抵抗の両端の
電圧が一定値以上となれば短絡保護回路を動作させてス
イッチング素子を開放するように制御する種々の保護回
路が提案されている。
しかしこのような保護回路はいずれも電流検出用端子や
検知部の出力に端子を接続しておく必要があり、スイッ
チの各回路部と一体に構成しておく必要があった。その
ため保護回路の構成が複雑になるというという問題点を
有していた。
検知部の出力に端子を接続しておく必要があり、スイッ
チの各回路部と一体に構成しておく必要があった。その
ため保護回路の構成が複雑になるというという問題点を
有していた。
発明の目的
本発明はこのような従来の保護回路の問題点を解消する
ものであって、電子スイッチに接続し易く容易に用いる
ことができる電子スイッチの短絡保護回路を提供するも
のである。
ものであって、電子スイッチに接続し易く容易に用いる
ことができる電子スイッチの短絡保護回路を提供するも
のである。
発明の構成と効果
本発明は電源に直列に接続されて負荷への電力供給を制
御する出力開閉用スイッチング素子をＹＴする電子スイ
ッチにおいて該スイッチング素子に直列に接続される電
子スイッチの保護回１−りであって、該保護回路の第１
．第２の〃１）早開に接続され、その間への電圧印加時
に導通ずる電流１１ｉ１１限用Ｉ−ランリスクと、電流
制限用トランジスタの制御端子と保護回路の一方の端子
間に接続され、制御端子と一方の端子間を短絡して前記
電流制限用トランジスタを非導通とする制御トランジス
タと、電流制限用トランジスタの近傍に配置された感温
抵抗素子を含み、電流制限用トランジスタの温度上昇に
より前記制御トランジスタの動作感度を高めるべくノパ
イアス電圧を変動せしめる制御トランジスタ用バイアス
回路と、を具備することを特徴とするものである。
御する出力開閉用スイッチング素子をＹＴする電子スイ
ッチにおいて該スイッチング素子に直列に接続される電
子スイッチの保護回１−りであって、該保護回路の第１
．第２の〃１）早開に接続され、その間への電圧印加時
に導通ずる電流１１ｉ１１限用Ｉ−ランリスクと、電流
制限用トランジスタの制御端子と保護回路の一方の端子
間に接続され、制御端子と一方の端子間を短絡して前記
電流制限用トランジスタを非導通とする制御トランジス
タと、電流制限用トランジスタの近傍に配置された感温
抵抗素子を含み、電流制限用トランジスタの温度上昇に
より前記制御トランジスタの動作感度を高めるべくノパ
イアス電圧を変動せしめる制御トランジスタ用バイアス
回路と、を具備することを特徴とするものである。
このような特徴を有する本発明によれば、電流制限用ト
ランジスタの発熱によって制御トランジスタのバイアス
電圧を変え動作感度を高めるようにしているので、短絡
が起こって電流制限用トランジスタが発熱した場合にそ
の動作を確実に停止させることができる。そして短絡状
態がなくなれば電流制限用トランジスタの発熱もなくな
るので元の状態に自動的に復帰するため使い易い保護回
路となっている。又保護回路自体が二端子回路として形
成されるため部品と同様に扱うことが可能であり、種々
の機種の電子スイッチに容易に適用することがモきる。
ランジスタの発熱によって制御トランジスタのバイアス
電圧を変え動作感度を高めるようにしているので、短絡
が起こって電流制限用トランジスタが発熱した場合にそ
の動作を確実に停止させることができる。そして短絡状
態がなくなれば電流制限用トランジスタの発熱もなくな
るので元の状態に自動的に復帰するため使い易い保護回
路となっている。又保護回路自体が二端子回路として形
成されるため部品と同様に扱うことが可能であり、種々
の機種の電子スイッチに容易に適用することがモきる。
そして電子スイッチの他の回路構成がどのようなもので
あってもこの短絡保護回路を負荷開閉素子と直列に接続
することによって確実に短絡保護を行うことが可能であ
る。又多くの電子スイッチに適用できるため大量生産が
可能となり、この保護回路の価格を低減させることも可
能となる。
あってもこの短絡保護回路を負荷開閉素子と直列に接続
することによって確実に短絡保護を行うことが可能であ
る。又多くの電子スイッチに適用できるため大量生産が
可能となり、この保護回路の価格を低減させることも可
能となる。
実施例の説明
第１図は本発明による短絡保護回路の一実施例を示す回
路図である。本図において端子Δ、Ｂ間に電流制限用ト
ランジスタ１と抵抗Ｒ２，ｎｐｎ型のバイポーラｉ−ラ
ンリスタ３との直列体と、抵抗Ｒ４，Ｒ５の直列接続体
とが夫々４１う列に接続される。電流制限用トランジス
タ１は例えば電圧によって駆動できる電力用の電界効果
型１−ランリスク（ＭＯ３ＦＥ’ｒ）を用いる。Ｆ Ｅ
ｉ’ ｌ （７）ゲートニはトランジスタ３のコレク
タが接続され、ゲートと端子８間にはＦＥＴＩのゲート
を保護するためのツェナダイオード６が接続される。抵
抗Ｒ４はｌ−ランリスク３にベースバイアス電圧を与え
るパイアス回路を構成しており、その一方の抵抗Ｒ４゜
Ｒ５は第２図に示すように所定温度で急激にその抵抗値
が減少するサーミスタ（負特性抵抗急変素子）を用いる
。このように保護回路７は二端子回路網として構成して
いる。そしてサーミスタＲ４はＦＥＴＩの温度変化を受
け易い位置に配置しておくものとする。
路図である。本図において端子Δ、Ｂ間に電流制限用ト
ランジスタ１と抵抗Ｒ２，ｎｐｎ型のバイポーラｉ−ラ
ンリスタ３との直列体と、抵抗Ｒ４，Ｒ５の直列接続体
とが夫々４１う列に接続される。電流制限用トランジス
タ１は例えば電圧によって駆動できる電力用の電界効果
型１−ランリスク（ＭＯ３ＦＥ’ｒ）を用いる。Ｆ Ｅ
ｉ’ ｌ （７）ゲートニはトランジスタ３のコレク
タが接続され、ゲートと端子８間にはＦＥＴＩのゲート
を保護するためのツェナダイオード６が接続される。抵
抗Ｒ４はｌ−ランリスク３にベースバイアス電圧を与え
るパイアス回路を構成しており、その一方の抵抗Ｒ４゜
Ｒ５は第２図に示すように所定温度で急激にその抵抗値
が減少するサーミスタ（負特性抵抗急変素子）を用いる
。このように保護回路７は二端子回路網として構成して
いる。そしてサーミスタＲ４はＦＥＴＩの温度変化を受
け易い位置に配置しておくものとする。
第３図はこの保護回路７をセラミックハイブリッドＩＣ
として構成した実施例を示す図である。
として構成した実施例を示す図である。
本図に示すように電流制限用トランジスタであるＦＥＴ
Ｉと感熱抵抗素子であるサーミスタＲ４とを近接し、Ｆ
ＥＴＩの発熱によってサーミスタＲ４の抵抗値を変える
ことができるように配置しておくものとする。
Ｉと感熱抵抗素子であるサーミスタＲ４とを近接し、Ｆ
ＥＴＩの発熱によってサーミスタＲ４の抵抗値を変える
ことができるように配置しておくものとする。
第４図は本発明の他の実施例を示す保護回路７“の回路
図である。本図においても電流制限用トランジスタ１と
してＦＥＴを用い、そのゲート、ドレイン間にバイアス
用の抵抗Ｒ２、ゲート、ソース間にｎｐｎ型のバイポー
ラトランジスタ３と保護用のツェナダイオード６とを接
続する。本実施例ではトランジスタ３のバイアス回路に
抵抗Ｒ８とＲ９の直列接続体を用いるが、抵抗Ｒ８を通
学の抵抗とし抵抗Ｒ９を感熱抵抗とする。この場合抵抗
Ｒ９は第５図に温度特性を示すように所定６１！Ｌ度で
その抵抗値が急激に増加する正特性サーミスタを用いる
ものとする。そして第１実施例と同様に正特性サーミス
タＲ９を電流制限用のＦ ＥＴＩの発熱を受け易い位置
に配置するようにしておくものとする。
図である。本図においても電流制限用トランジスタ１と
してＦＥＴを用い、そのゲート、ドレイン間にバイアス
用の抵抗Ｒ２、ゲート、ソース間にｎｐｎ型のバイポー
ラトランジスタ３と保護用のツェナダイオード６とを接
続する。本実施例ではトランジスタ３のバイアス回路に
抵抗Ｒ８とＲ９の直列接続体を用いるが、抵抗Ｒ８を通
学の抵抗とし抵抗Ｒ９を感熱抵抗とする。この場合抵抗
Ｒ９は第５図に温度特性を示すように所定６１！Ｌ度で
その抵抗値が急激に増加する正特性サーミスタを用いる
ものとする。そして第１実施例と同様に正特性サーミス
タＲ９を電流制限用のＦ ＥＴＩの発熱を受け易い位置
に配置するようにしておくものとする。
第６図はこの保護回路７又は７“を交流二線式の近接ス
イツチに適用した場合の回路図を示すものである。本図
において端子１１．１２間にダイオードブリッジ１３が
接続され、その正負α１１．１間にザージ電圧吸収用の
ツェナダイオード１４．スイッチング回路部及び定電圧
回路１５が並列に接続される。定電圧回路１５はＩＣと
して形成されている検知部であるセンサ回路１６にトリ
ガ回路１７を介して定電圧を供給するものである。スイ
ッチング回路部は端子１１．１２間に接続される負荷り
を開閉するサイリスク１８と第１図の保護回路６とを直
列に接続して構成される。トリガ回路１７にはセンサ回
路１６の出力を電流増幅してサイリスク１８にゲー）・
信号を与えるトランジスタ１９と、電源用コンテンツを
充電するためのトランジスタ２０とが設けられる。トラ
ンジスタ２０はそのベースがツェナダイオード２１を介
して１−ランリスタ１９のコレクタに接続され、そのコ
レクタはダイオード２２を介してセンサ回路１６の電源
入力端Ｖｃｃに接続される。センサ回路１６の電源端子
間にば事情及び電力供給用のコンデンサＣ２３が接続さ
れる。又トランジスタ２０のコレクク、エミソク間には
、トランジスタ２０のオフ時にセンサ回路１６に電源電
圧を与えるだめのバイパス用抵抗Ｒ２４が接続されてい
る。更にセンサ回路１６には検知用コイル２５とコンデ
ンサＣ２らとの共振回路が接続されている。
イツチに適用した場合の回路図を示すものである。本図
において端子１１．１２間にダイオードブリッジ１３が
接続され、その正負α１１．１間にザージ電圧吸収用の
ツェナダイオード１４．スイッチング回路部及び定電圧
回路１５が並列に接続される。定電圧回路１５はＩＣと
して形成されている検知部であるセンサ回路１６にトリ
ガ回路１７を介して定電圧を供給するものである。スイ
ッチング回路部は端子１１．１２間に接続される負荷り
を開閉するサイリスク１８と第１図の保護回路６とを直
列に接続して構成される。トリガ回路１７にはセンサ回
路１６の出力を電流増幅してサイリスク１８にゲー）・
信号を与えるトランジスタ１９と、電源用コンテンツを
充電するためのトランジスタ２０とが設けられる。トラ
ンジスタ２０はそのベースがツェナダイオード２１を介
して１−ランリスタ１９のコレクタに接続され、そのコ
レクタはダイオード２２を介してセンサ回路１６の電源
入力端Ｖｃｃに接続される。センサ回路１６の電源端子
間にば事情及び電力供給用のコンデンサＣ２３が接続さ
れる。又トランジスタ２０のコレクク、エミソク間には
、トランジスタ２０のオフ時にセンサ回路１６に電源電
圧を与えるだめのバイパス用抵抗Ｒ２４が接続されてい
る。更にセンサ回路１６には検知用コイル２５とコンデ
ンサＣ２らとの共振回路が接続されている。
さて端子Ｉｆ、１２間に図示のように交流電源３０と負
荷りとを直列に接続する。そうすれば負荷りに微少電流
が流れ交流電源３０の交流電圧はダイオードブリッジ１
３によって整流され、定電圧回路１５によって所定電圧
の直流電圧に変換され、抵抗Ｒ２４及びダイオード２２
を介してセンサ回路１６に電源が供給されると共にコン
デン男Ｃ２３が充電される。そしてセンサ回路１６に接
続されている検知コイル２５とコンデンサＣ２Ｇによる
共振回路によりセンサ回路１６の発振器が発振し、物体
を検知する動作状態となる。この時サイリスク１８はオ
フ状態であるが、短絡保護回路７は抵抗Ｒ３を介してＦ
Ｅ Ｔ １のゲーＩ・にハ・ｒアス電圧が与えられる
ためＦ Ｅ Ｔ ｌはオン状態となっている。そして物
体の近接により発振状態が変化するとセンサ回路１６ば
出力を出し、トランジスタ１９がオンとなってサイリス
ク１８をトリガする。そうすればサイリスク１８がター
ンオンし、ダイオードブリッジ１３を介して負荷Ｉ、に
電流が供給され負荷りが駆動される。以後の各９・イク
ルにおいてはゼロクロス点を通過すると９′イリスタ１
８は一旦ターンオフするが、１−ランリスタ１９及び２
０がオン状口となりコンデンサＣ２３が急速充電され、
ダイオード２１のツェナ電圧に達すればトランジスタ２
０がオフとなり、サイリスク１Ｂがターンオンする。こ
のようにしてセンサ回路１６に電源を供給すると共にサ
イリスク１８を位相制御している。
荷りとを直列に接続する。そうすれば負荷りに微少電流
が流れ交流電源３０の交流電圧はダイオードブリッジ１
３によって整流され、定電圧回路１５によって所定電圧
の直流電圧に変換され、抵抗Ｒ２４及びダイオード２２
を介してセンサ回路１６に電源が供給されると共にコン
デン男Ｃ２３が充電される。そしてセンサ回路１６に接
続されている検知コイル２５とコンデンサＣ２Ｇによる
共振回路によりセンサ回路１６の発振器が発振し、物体
を検知する動作状態となる。この時サイリスク１８はオ
フ状態であるが、短絡保護回路７は抵抗Ｒ３を介してＦ
Ｅ Ｔ １のゲーＩ・にハ・ｒアス電圧が与えられる
ためＦ Ｅ Ｔ ｌはオン状態となっている。そして物
体の近接により発振状態が変化するとセンサ回路１６ば
出力を出し、トランジスタ１９がオンとなってサイリス
ク１８をトリガする。そうすればサイリスク１８がター
ンオンし、ダイオードブリッジ１３を介して負荷Ｉ、に
電流が供給され負荷りが駆動される。以後の各９・イク
ルにおいてはゼロクロス点を通過すると９′イリスタ１
８は一旦ターンオフするが、１−ランリスタ１９及び２
０がオン状口となりコンデンサＣ２３が急速充電され、
ダイオード２１のツェナ電圧に達すればトランジスタ２
０がオフとなり、サイリスク１Ｂがターンオンする。こ
のようにしてセンサ回路１６に電源を供給すると共にサ
イリスク１８を位相制御している。
さて負荷りに過電流が流れたり、又は負荷を短絡した場
合には保護回路７とサイリスク１８に大電流が流れる。
合には保護回路７とサイリスク１８に大電流が流れる。
そうすれば保護回路７の端子Ａ。
８間の電圧が上昇し、抵抗Ｒ４，Ｒ５で分圧されたトラ
ンジスタ３のベース電圧も上昇する。従って短絡電流が
所定値以上となればトランジスタ３がオンとなり、ＦＥ
ＴＩのゲート電圧を下げる。
ンジスタ３のベース電圧も上昇する。従って短絡電流が
所定値以上となればトランジスタ３がオンとなり、ＦＥ
ＴＩのゲート電圧を下げる。
そうすればＦＥＴＩはオフ状態となり、ダイオードブリ
ッジ１３及びサイリスク１８を通って流れる短絡電流が
遮断される。同時にＦＥＴＩに流れ゛る大電流によっ”
ζＦＥＴＩは発熱し、その熱がサーミスタＲ４に伝わる
。そしてサーミスタＲ４の温度が所定値に達すると、第
２図に示す温度特性によってサーミスタＲ４の抵抗値は
減少しトランジスタ３のベース電位が上昇する。そうす
ればＡ。
ッジ１３及びサイリスク１８を通って流れる短絡電流が
遮断される。同時にＦＥＴＩに流れ゛る大電流によっ”
ζＦＥＴＩは発熱し、その熱がサーミスタＲ４に伝わる
。そしてサーミスタＲ４の温度が所定値に達すると、第
２図に示す温度特性によってサーミスタＲ４の抵抗値は
減少しトランジスタ３のベース電位が上昇する。そうす
ればＡ。
８間に加わる電圧は小さくなっても１−ランリスク３は
オンとなり易い状態となり、トランジスタ３がオンとな
ればＦＥＴＩはオフとなる。従ってＦＥＴＩに流れる電
流を飛躍的に少な（することができＦＥＴＩの破壊や劣
化を防止することが可能となる。又第４図に示した保護
回路７°を用いた場合にも、端子Ａ、Ｂ間の電位の上昇
によってトランジスタ３がオンとなりＦＥＴＩをオフと
する。
オンとなり易い状態となり、トランジスタ３がオンとな
ればＦＥＴＩはオフとなる。従ってＦＥＴＩに流れる電
流を飛躍的に少な（することができＦＥＴＩの破壊や劣
化を防止することが可能となる。又第４図に示した保護
回路７°を用いた場合にも、端子Ａ、Ｂ間の電位の上昇
によってトランジスタ３がオンとなりＦＥＴＩをオフと
する。
そしてＦＥＴＩに流れる短絡電流によって生じる熱が正
特性サーミスタＲ９に伝わり、正特性サーミスタＲ９の
抵抗値が第５図に示す温度特性に従って上昇する。従っ
てトランジスタ３のベース電位が上昇し第１実施例の保
護回路７と同様にトランジスタ３はオンし易い状態とな
る。そのためＦＥＴＩに流れる電流を同様にして飛躍的
に少なくすることが可能となり、ＦＥＴＩの破壊や劣化
を防止することが可能となる。
特性サーミスタＲ９に伝わり、正特性サーミスタＲ９の
抵抗値が第５図に示す温度特性に従って上昇する。従っ
てトランジスタ３のベース電位が上昇し第１実施例の保
護回路７と同様にトランジスタ３はオンし易い状態とな
る。そのためＦＥＴＩに流れる電流を同様にして飛躍的
に少なくすることが可能となり、ＦＥＴＩの破壊や劣化
を防止することが可能となる。
尚本実施例は短絡保護回路を交流二線式の近接スイッチ
に通用したものを示したが、光電スイッチ等、他の電子
スイッチに応用することが可能であることはいうまでも
ない。又交流二線式無接点スイッチに限らず、スイッチ
ング素子によって負荷を開閉する種々の電子スイッチに
適用することが可能である。又本実施例は電源として交
流電源を用いているが、直流電源による電子スイッチに
本発明の保護回路を適用することも可能である。
に通用したものを示したが、光電スイッチ等、他の電子
スイッチに応用することが可能であることはいうまでも
ない。又交流二線式無接点スイッチに限らず、スイッチ
ング素子によって負荷を開閉する種々の電子スイッチに
適用することが可能である。又本実施例は電源として交
流電源を用いているが、直流電源による電子スイッチに
本発明の保護回路を適用することも可能である。
尚本実施例は短絡保護回路のスイッチング素子としてＦ
ＥＴを用いたものを示したが、例えばダーリントン接続
等によってｈｆｅを大きくしたパワートランジスタを用
いることも可能である。
ＥＴを用いたものを示したが、例えばダーリントン接続
等によってｈｆｅを大きくしたパワートランジスタを用
いることも可能である。
第１図は本発明による電子スイッチの保護回路の一実施
例を示す回路図、第２図はその保護回路に用いる負特性
サーミスタの温度特性を示すグラフ、第３図は第１図に
示した保護回路をハイブリッドＩＣ化した場合の構成を
示す配置図、第４図は本発明の他の実施例を示す回路図
、第５図はその実施例に用いられる正特性サーミスタの
温度特性を示すグラフ、第６図ばこれらの保護回路を交
流二線式の近接スイッチに適用した場合の回路図である
。 ■−−−−電界効果型トランジスタＦＥＴ Ｒ２゜Ｒ５
、Ｒ８−−−−−抵抗 ７，７“−一一−−−保護回路
Ｒ４−−−−−サーミスタ Ｒ９−−−一正特性ザーミ
スク３−−−−−１−ラ７リスク１１． １２ −＋ｔ
ｔ：１子 １３−−−−ダイオードブリッジ １５ ＝
定電圧回路 １６−・−センサ回路 １７−−−トリガ
回路 １８−・−サイリスク 特許出願人 立石電機株式会社 代理人 弁理士 岡本宜喜（（ｆｈ１名）第１図 第２図 第４図 第５図
例を示す回路図、第２図はその保護回路に用いる負特性
サーミスタの温度特性を示すグラフ、第３図は第１図に
示した保護回路をハイブリッドＩＣ化した場合の構成を
示す配置図、第４図は本発明の他の実施例を示す回路図
、第５図はその実施例に用いられる正特性サーミスタの
温度特性を示すグラフ、第６図ばこれらの保護回路を交
流二線式の近接スイッチに適用した場合の回路図である
。 ■−−−−電界効果型トランジスタＦＥＴ Ｒ２゜Ｒ５
、Ｒ８−−−−−抵抗 ７，７“−一一−−−保護回路
Ｒ４−−−−−サーミスタ Ｒ９−−−一正特性ザーミ
スク３−−−−−１−ラ７リスク１１． １２ −＋ｔ
ｔ：１子 １３−−−−ダイオードブリッジ １５ ＝
定電圧回路 １６−・−センサ回路 １７−−−トリガ
回路 １８−・−サイリスク 特許出願人 立石電機株式会社 代理人 弁理士 岡本宜喜（（ｆｈ１名）第１図 第２図 第４図 第５図
Claims (4)
- （１）電源に直列に接続されて負荷への電力供給を制御
する出力開閉用スイッチング素子を有する電子スイッチ
において該スイッチング素子に直列に接続される電子ス
イッチの保護回路であって、該保護回路の第１．第２の
端子間に接続され、その間への電圧印加時に導通ずる電
流制限用トランジスタと、 前記電流制限用トランジスタの制御端子と前記保護回路
の一方の端子間に接続され、制御端子と前記一方の端子
間を短絡して前記電流制限用トランジスタを非導通とす
る制御トランジスタと、前記電流制限用トランジスタの
近傍に配置された感温抵抗素子を含み、前記電流制限用
トランジスタの温度上昇により前記制御トランジスタの
動作感度を高めるべくバイアス電圧を変動せしめる前記
制御トランジスタ用バイアス回路と、を具備することを
特徴とする電子スイッチの保護回路。 - （２）前記電流制限用トランジスタは電力用電界効果型
トランジスタであることを特徴とする特許請求の範囲第
１項記載の電子スイッチの保護回路。 - （３）前記制御トランジスタはｎｐｎ型バイポーラトラ
ンジスタであり、前記感温抵抗素子は前記制御トランジ
スタのコレクタ、ベース間に接続される負特性感温素子
であることを特徴とする特許請求の範囲第１項又は第２
項記載の電子スイッチの保護回路。 - （４）前記制御トランジスタはｎｐｎ型バイポーラトラ
ンジスタであり、前記感温抵抗素子は前記制御トランジ
スタのベース、エミッタ間に接続される正特性感温素子
であることを特徴とする特許請求の範囲第１又は第２項
項記載の電子スイッチの保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192922A JPS6084009A (ja) | 1983-10-14 | 1983-10-14 | 電子スイツチの保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192922A JPS6084009A (ja) | 1983-10-14 | 1983-10-14 | 電子スイツチの保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6084009A true JPS6084009A (ja) | 1985-05-13 |
Family
ID=16299210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58192922A Pending JPS6084009A (ja) | 1983-10-14 | 1983-10-14 | 電子スイツチの保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084009A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6486710A (en) * | 1987-09-29 | 1989-03-31 | Idec Izumi Corp | Contactless circuit breaker |
| EP0454012A2 (de) * | 1990-04-27 | 1991-10-30 | Gossen- Metrawatt GmbH | Prüfgerät mit einer Gleichstromquelle |
| US5177659A (en) * | 1989-11-17 | 1993-01-05 | Sgc-Thomson Microelectronics S.R.L. | Device for protection against the short circuit of an MOS-type power device, with a preset dependance on the temperature at which the power device operates |
| WO2009117762A1 (en) * | 2008-03-28 | 2009-10-01 | Avalon Green Energy Pty Ltd | Controlled switching |
-
1983
- 1983-10-14 JP JP58192922A patent/JPS6084009A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6486710A (en) * | 1987-09-29 | 1989-03-31 | Idec Izumi Corp | Contactless circuit breaker |
| US5177659A (en) * | 1989-11-17 | 1993-01-05 | Sgc-Thomson Microelectronics S.R.L. | Device for protection against the short circuit of an MOS-type power device, with a preset dependance on the temperature at which the power device operates |
| EP0454012A2 (de) * | 1990-04-27 | 1991-10-30 | Gossen- Metrawatt GmbH | Prüfgerät mit einer Gleichstromquelle |
| WO2009117762A1 (en) * | 2008-03-28 | 2009-10-01 | Avalon Green Energy Pty Ltd | Controlled switching |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0602699B1 (en) | Current limited power semiconductor device | |
| US4800331A (en) | Linear current limiter with temperature shutdown | |
| US5095274A (en) | Temperature-compensated apparatus for monitoring current having controlled sensitivity to supply voltage | |
| KR900010526A (ko) | 반도체 전력 장치의 전류 제어 및 과잉열소모를 방지하는 유니트용 진단회로 | |
| US4467386A (en) | Fail-safe sensor circuit | |
| US4426960A (en) | Control circuitry for multistage fans | |
| US4851954A (en) | Monitoring apparatus for monitoring temperature in a circuit arrangement | |
| US4283719A (en) | Liquid level sensing circuit | |
| JPS6084009A (ja) | 電子スイツチの保護回路 | |
| JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
| SU576079A3 (ru) | Устройство дл защиты электроустановки от перегрузок | |
| JPH06188704A (ja) | 負荷駆動装置 | |
| JPH0832361A (ja) | 保護装置付き増幅回路 | |
| US3965396A (en) | Condition responsive control circuit | |
| US6292341B1 (en) | Bidirectional electronic switch | |
| US3599049A (en) | Dual-polarity electronic switch | |
| US4103299A (en) | Two-wire pilot device solid state control system | |
| US4329725A (en) | Control circuitry for multistage fans | |
| JPH0649113Y2 (ja) | 車両用電源装置 | |
| JP3474775B2 (ja) | インバータ制御用半導体装置 | |
| Milano | Achieving Closed-Loop Accuracy in Open-Loop Current Sensors | |
| JPS6084915A (ja) | 電子スイツチの保護回路 | |
| JPS6084010A (ja) | 電子スイツチの保護回路 | |
| US6310331B1 (en) | Circuit configuration for driving an ignition coil | |
| JPS60150318A (ja) | 電子スイツチ |