JPS6084010A - 電子スイツチの保護回路 - Google Patents
電子スイツチの保護回路Info
- Publication number
- JPS6084010A JPS6084010A JP58192924A JP19292483A JPS6084010A JP S6084010 A JPS6084010 A JP S6084010A JP 58192924 A JP58192924 A JP 58192924A JP 19292483 A JP19292483 A JP 19292483A JP S6084010 A JPS6084010 A JP S6084010A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- turned
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0824—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/941—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated using an optical detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/945—Proximity switches
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
本発明は負荷と電源間に直列に接続され検知出力に基づ
いて直接負荷を制御するように構成されている二線式の
光電スイッチや近接スイッチ等の電子スイッチの負荷短
絡時、又は過電流時におりる開閉素子の保護回路に関す
るものである。
いて直接負荷を制御するように構成されている二線式の
光電スイッチや近接スイッチ等の電子スイッチの負荷短
絡時、又は過電流時におりる開閉素子の保護回路に関す
るものである。
従来技術とその問題点
負荷を直接制御するように構成されζいる光電スイッチ
や近接スイッチ等の二線式電子スイッチは、検知部とサ
イリスク等のスイッチング素子とを有し、検知出力に基
づいてスイッチング素子が駆動され負荷への電力の供給
が制御されるよう構成されている。ところで事故によっ
て負荷が内部短絡状態となった場合や誤って負荷を接続
することなく電源を直接電子スイッチに接続することが
ある。そのような場合にスイッチング素子が閉成される
と、スイッチング素子に短絡した大電流が流れるため素
子が破壊されたり場合によっては爆発することがあり、
人体や周囲の物を損傷する恐れがあった。
や近接スイッチ等の二線式電子スイッチは、検知部とサ
イリスク等のスイッチング素子とを有し、検知出力に基
づいてスイッチング素子が駆動され負荷への電力の供給
が制御されるよう構成されている。ところで事故によっ
て負荷が内部短絡状態となった場合や誤って負荷を接続
することなく電源を直接電子スイッチに接続することが
ある。そのような場合にスイッチング素子が閉成される
と、スイッチング素子に短絡した大電流が流れるため素
子が破壊されたり場合によっては爆発することがあり、
人体や周囲の物を損傷する恐れがあった。
このような問題点を解消するためにスイッチング素子に
直列に過電流検出用の低抵抗を設け、その抵抗の両端の
電圧が一定値以上となれば短絡保護回路を動作させてス
イッチング素子を開放するように制御する種々の保護回
路が提案されている。
直列に過電流検出用の低抵抗を設け、その抵抗の両端の
電圧が一定値以上となれば短絡保護回路を動作させてス
イッチング素子を開放するように制御する種々の保護回
路が提案されている。
しかしこのような保護回路はいずれも電流検出用端子や
検知部の出力に端子を接続しておく必要があり、スイッ
チの各回路部と一体に構成しておく必要があった。その
ため保護回路の構成が複雑になるというという問題点を
有していた。
検知部の出力に端子を接続しておく必要があり、スイッ
チの各回路部と一体に構成しておく必要があった。その
ため保護回路の構成が複雑になるというという問題点を
有していた。
発明の目的
本発明はこのような従来の保護回路の問題点を解消する
ものであって、電子スイッチに接続し易く容易に用いる
ことができる電子スイッチの短絡保護回路を提供するも
のである。
ものであって、電子スイッチに接続し易く容易に用いる
ことができる電子スイッチの短絡保護回路を提供するも
のである。
発明の構成と効果
本発明は負荷及び電源に直列に接続され′ζ負荷への電
力供給を制御する出力開閉用スイッチング素子を有する
電子スイッチにおいて該負荷及び電源に直列に接続され
る電子スイッチの保護回路であって、該保護回路の第１
．第２の端子間に接続され、その間への電圧印加時に導
通する電流制限用トランジスタと、第１．第２の端子間
に接続される抵抗分割回路をバイアス回路として有し、
電流制限用トランジスタの制御端子と第２の端子間に接
続され制御端子と第２の端子間を短絡する制御トランジ
スタと、第１の端子と制御トランジスタの制御端子間に
接続され抵抗分圧回路に流れる電流に基づいて動作し、
制御トランジスタを導通状態に保つサイリスクと、を具
備することを特徴とするものである。
力供給を制御する出力開閉用スイッチング素子を有する
電子スイッチにおいて該負荷及び電源に直列に接続され
る電子スイッチの保護回路であって、該保護回路の第１
．第２の端子間に接続され、その間への電圧印加時に導
通する電流制限用トランジスタと、第１．第２の端子間
に接続される抵抗分割回路をバイアス回路として有し、
電流制限用トランジスタの制御端子と第２の端子間に接
続され制御端子と第２の端子間を短絡する制御トランジ
スタと、第１の端子と制御トランジスタの制御端子間に
接続され抵抗分圧回路に流れる電流に基づいて動作し、
制御トランジスタを導通状態に保つサイリスクと、を具
備することを特徴とするものである。
このような特徴を有する本発明によれば、電流制限用ト
ランジスタに流れる電圧が所定値となれば内部の制御ト
ランジスタがオンして直ちに電流制限用トランジスタを
オフすることができ、以後その制御トランジスタはオン
し易い状態となるので電流制限用トランジスタを確実に
オフ動作させることができ短絡電流を制限することが可
能である。又本発明による保護回路自体は二端子回路と
して形成されるため部品と同様に扱うことが可能であり
、種々の機種の電子スイッチに組み込んで容易に使用す
ることができる。そして電子スイッチの他の回路構成が
どのようなものであってもこの短絡保護回路を負荷及び
電源と直列に接続することによって確実に短絡保護を行
うことが可能である。又多くの電子スイッチに適用でき
るため大量化度が可能となり、この保護回路の価格を低
減させることも可能となる。
ランジスタに流れる電圧が所定値となれば内部の制御ト
ランジスタがオンして直ちに電流制限用トランジスタを
オフすることができ、以後その制御トランジスタはオン
し易い状態となるので電流制限用トランジスタを確実に
オフ動作させることができ短絡電流を制限することが可
能である。又本発明による保護回路自体は二端子回路と
して形成されるため部品と同様に扱うことが可能であり
、種々の機種の電子スイッチに組み込んで容易に使用す
ることができる。そして電子スイッチの他の回路構成が
どのようなものであってもこの短絡保護回路を負荷及び
電源と直列に接続することによって確実に短絡保護を行
うことが可能である。又多くの電子スイッチに適用でき
るため大量化度が可能となり、この保護回路の価格を低
減させることも可能となる。
実施例の説明
第１図は本発明による短絡保護回路の一実施例を示す回
路図である。本図において、端子Ａ、 ８間に電流制限
用トランジスタ１と、抵抗Ｒ２，１−ランジスク３の直
列接続体と、抵抗Ｒ４，Ｒ５゜Ｒ６の直列接続体とが夫
々並列に接続される。電流制限用トランジスタ１は例え
ば電圧によって駆動できる電力用の電界効果型トランジ
スタ（ＭＯＳＦＥＴ）を用いる。ＦＥＴＩのゲートには
トランジスタ３のコレクタが接続され、ゲートと０１ｉ
ｌ −ｊ’Ｂ間にはＦＥＴＩのゲートを保護するための
ツェナダイオード７が接続される。トランジスタ３は短
絡時にＦＥＴＩをオフさせるものであっζ、）、ｂ容性
を高めるためにスイッチング用の１−ランリスクが用い
られる。抵抗Ｒ４，Ｒ５とＲＧから成る分圧回路はトラ
ンジスタ３にペースバイアス電月：を与えるものであり
、抵抗Ｒ４，Ｒ５の両端間にはその間をバイパスするた
めの抵抗Ｒ８とサイリスク９との直列接続体がダイオー
ド−１０を介し゛（接続されている。サイリスク９のゲ
ー１−は抵抗１ン４、Ｒ５の共通接続点に接続されてお
り、抵抗【ン５を流れる電流が所定値以上となった時に
サイリスク９がターンオンする。抵抗Ｒ８とサイリスク
９には更に並列に抵抗Ｒ１１とコンデンサＣ１２とが接
続される。抵抗Ｒ１１はコンデンサＣＩ２を早く充電す
るため比較的小さい抵抗値のものが選ばれる。コンデン
サＣＩ２は端子Ａ、Ｂ間のゼロクロス点においてサイリ
スタ９を保持する保持電流を供給するためのコンデンサ
であり、このコンデンサＣＩ２に並列にツェナダイオー
ド１３が接続されている。このように保護回路１４は二
端子回路網として構成されている。
路図である。本図において、端子Ａ、 ８間に電流制限
用トランジスタ１と、抵抗Ｒ２，１−ランジスク３の直
列接続体と、抵抗Ｒ４，Ｒ５゜Ｒ６の直列接続体とが夫
々並列に接続される。電流制限用トランジスタ１は例え
ば電圧によって駆動できる電力用の電界効果型トランジ
スタ（ＭＯＳＦＥＴ）を用いる。ＦＥＴＩのゲートには
トランジスタ３のコレクタが接続され、ゲートと０１ｉ
ｌ −ｊ’Ｂ間にはＦＥＴＩのゲートを保護するための
ツェナダイオード７が接続される。トランジスタ３は短
絡時にＦＥＴＩをオフさせるものであっζ、）、ｂ容性
を高めるためにスイッチング用の１−ランリスクが用い
られる。抵抗Ｒ４，Ｒ５とＲＧから成る分圧回路はトラ
ンジスタ３にペースバイアス電月：を与えるものであり
、抵抗Ｒ４，Ｒ５の両端間にはその間をバイパスするた
めの抵抗Ｒ８とサイリスク９との直列接続体がダイオー
ド−１０を介し゛（接続されている。サイリスク９のゲ
ー１−は抵抗１ン４、Ｒ５の共通接続点に接続されてお
り、抵抗【ン５を流れる電流が所定値以上となった時に
サイリスク９がターンオンする。抵抗Ｒ８とサイリスク
９には更に並列に抵抗Ｒ１１とコンデンサＣ１２とが接
続される。抵抗Ｒ１１はコンデンサＣＩ２を早く充電す
るため比較的小さい抵抗値のものが選ばれる。コンデン
サＣＩ２は端子Ａ、Ｂ間のゼロクロス点においてサイリ
スタ９を保持する保持電流を供給するためのコンデンサ
であり、このコンデンサＣＩ２に並列にツェナダイオー
ド１３が接続されている。このように保護回路１４は二
端子回路網として構成されている。
第２図はこの保護回路１４を交流二線式の近接スイッチ
に適用した場合の回路図を示すものである。本図におい
て端子２１．２２間にはダイオードブリッジ２３が接続
され、その正負端間にザージ電圧吸収用のツェナダイオ
ード２４が接続され、そのカソード端に前述した保護回
路１４の端子Ａが接続され、端子Ｂとアース間に負荷り
を開閉するサイリスタ２５と定電圧回路２６とが並列に
接続される。定電圧回路２６はＩＣとして形成されてい
る検知部であるセンサ回路２７にトリガ回路２８を介し
て定電圧を供給するものである。トリガ回路２８にはセ
ンサ回路２７の出力を電流増幅してサイリスタ２５にゲ
ート信号を与えるトランジスタ２９と、電源用のコンデ
ンサを充電するためのトランジスタ３０とが設けられる
。ｌ・ランリスタ３０はそのベースがツェナダイオード
３１を介してトランジスタ２９のコレクタに接続され、
そのコレクタはダイオード３２を介してセンサ回路２６
の電源入力端Ｖｃｃに接続される。センサ回路２６の電
源端子間には平滑及び電力供給用のコンデンサＣ３３が
接続される。又トランジスタ３０のコレクタ、エミソク
間には、トランジスタ３０のオフ時にコンデンサＣ３３
を充電してセンサ回路３６に電源電圧を与えるためのバ
イパス用抵抗Ｒ３４が接続されている。更にセンサ回路
２７には検知用コイル３５とコンデンサＣ３６との共振
回路が接続されている。
に適用した場合の回路図を示すものである。本図におい
て端子２１．２２間にはダイオードブリッジ２３が接続
され、その正負端間にザージ電圧吸収用のツェナダイオ
ード２４が接続され、そのカソード端に前述した保護回
路１４の端子Ａが接続され、端子Ｂとアース間に負荷り
を開閉するサイリスタ２５と定電圧回路２６とが並列に
接続される。定電圧回路２６はＩＣとして形成されてい
る検知部であるセンサ回路２７にトリガ回路２８を介し
て定電圧を供給するものである。トリガ回路２８にはセ
ンサ回路２７の出力を電流増幅してサイリスタ２５にゲ
ート信号を与えるトランジスタ２９と、電源用のコンデ
ンサを充電するためのトランジスタ３０とが設けられる
。ｌ・ランリスタ３０はそのベースがツェナダイオード
３１を介してトランジスタ２９のコレクタに接続され、
そのコレクタはダイオード３２を介してセンサ回路２６
の電源入力端Ｖｃｃに接続される。センサ回路２６の電
源端子間には平滑及び電力供給用のコンデンサＣ３３が
接続される。又トランジスタ３０のコレクタ、エミソク
間には、トランジスタ３０のオフ時にコンデンサＣ３３
を充電してセンサ回路３６に電源電圧を与えるためのバ
イパス用抵抗Ｒ３４が接続されている。更にセンサ回路
２７には検知用コイル３５とコンデンサＣ３６との共振
回路が接続されている。
さて端子２．１．２２間に図示のように交流電源４０と
負荷りとを直列に接続する。そうすれば負荷ｌ、に微少
電流が流れ交流電源４０の交流電圧はダイオードブリッ
ジ２３によって整流され、定電圧回路２６によって所定
電圧の直流電圧に変換され抵抗Ｒ３４及びダイオード３
２を介してセンサ回路２７に電源が供給されると共にコ
ンデンサＣ３３が充電される。そしてセンサ回路２７に
接続されている検知コイル３５とコンデンサＣ３６によ
る共振回路によりセンサ回路２７の発振器が発振し、物
体を検知する動作状態となる。この時サイリスク２５は
オフ状態であるが、短絡保護回路１４は抵抗Ｒ２を介し
てＦＥＴＩのゲートにバイアス電圧が与えられ□るため
ＦＥＴＩはオン状態となっている。そして物体の近接に
より発振状態が変化するとセンサ回路２７は出力を出し
、トランジスタ２９がオンとなってサイリスタ２５をト
リガする。そうすればサイリスタ２５がターンオンし、
ダイオードブリッジ２３を介して負荷りに電流が供給さ
れ負荷りが駆動される。以後の各サイクルにおいてはゼ
ロクロス点を通過するとサイリスタ２５は一旦ターンオ
フするが、トランジスタ２９及び３０がオン状態となり
コンデンサＣ３３が急速充電され、ツェナダイオード３
１のツェナ電圧に達すればトランジスタ３０がオフとな
り、サイリスク２５がターンオンする。このようにして
センサ回路２７に電源を供給すると共にサイリスク２５
を位相制御している。
負荷りとを直列に接続する。そうすれば負荷ｌ、に微少
電流が流れ交流電源４０の交流電圧はダイオードブリッ
ジ２３によって整流され、定電圧回路２６によって所定
電圧の直流電圧に変換され抵抗Ｒ３４及びダイオード３
２を介してセンサ回路２７に電源が供給されると共にコ
ンデンサＣ３３が充電される。そしてセンサ回路２７に
接続されている検知コイル３５とコンデンサＣ３６によ
る共振回路によりセンサ回路２７の発振器が発振し、物
体を検知する動作状態となる。この時サイリスク２５は
オフ状態であるが、短絡保護回路１４は抵抗Ｒ２を介し
てＦＥＴＩのゲートにバイアス電圧が与えられ□るため
ＦＥＴＩはオン状態となっている。そして物体の近接に
より発振状態が変化するとセンサ回路２７は出力を出し
、トランジスタ２９がオンとなってサイリスタ２５をト
リガする。そうすればサイリスタ２５がターンオンし、
ダイオードブリッジ２３を介して負荷りに電流が供給さ
れ負荷りが駆動される。以後の各サイクルにおいてはゼ
ロクロス点を通過するとサイリスタ２５は一旦ターンオ
フするが、トランジスタ２９及び３０がオン状態となり
コンデンサＣ３３が急速充電され、ツェナダイオード３
１のツェナ電圧に達すればトランジスタ３０がオフとな
り、サイリスク２５がターンオンする。このようにして
センサ回路２７に電源を供給すると共にサイリスク２５
を位相制御している。
さて負荷りに過電流が流れたり、又は負荷りを短絡した
場合には保護回路１４とサイリスク２５に大電流が流れ
る。そうすれば第１図の保護回路においてＦＥＴＩのド
レイン・ソース間の電圧が上昇し、抵抗Ｒ４，Ｒ５，Ｒ
６で分圧されているトランジスタ３のベース電圧も上昇
する。そしてその短絡電流が所定値以上となれば直ちに
トランジスタ３がオンし、ＦＥＴＩのゲート電圧が下が
ってＦＥＴＩはオフ状態となり、ダイオードブリッジ２
３及びサイリスタ２５を通って流れる短絡電流が遮断さ
れる。ここでサイリスク９の回路がなければ端子Ａ、Ｂ
間に得られる電圧の変動のためにゼロクロス点となれば
トランジスタ３がオフとなり、ゼロクロス点を越えて再
び短絡電流が流れ始めて１−ランリスタ３がオンしＦ
Ｅ Ｔ ｌをオフさせるまでの間ＦＥＴＩはオンするこ
ととなる。
場合には保護回路１４とサイリスク２５に大電流が流れ
る。そうすれば第１図の保護回路においてＦＥＴＩのド
レイン・ソース間の電圧が上昇し、抵抗Ｒ４，Ｒ５，Ｒ
６で分圧されているトランジスタ３のベース電圧も上昇
する。そしてその短絡電流が所定値以上となれば直ちに
トランジスタ３がオンし、ＦＥＴＩのゲート電圧が下が
ってＦＥＴＩはオフ状態となり、ダイオードブリッジ２
３及びサイリスタ２５を通って流れる短絡電流が遮断さ
れる。ここでサイリスク９の回路がなければ端子Ａ、Ｂ
間に得られる電圧の変動のためにゼロクロス点となれば
トランジスタ３がオフとなり、ゼロクロス点を越えて再
び短絡電流が流れ始めて１−ランリスタ３がオンしＦ
Ｅ Ｔ ｌをオフさせるまでの間ＦＥＴＩはオンするこ
ととなる。
従ってＦＥＴＩには交流の半サイクル毎に断続的に相当
大きな大電流が流れてＦＥＴＩが発熱し破壊や劣化を起
こすこともあり得る。そこでトランジスタ３をオフした
後抵抗Ｒ４，Ｒ５，Ｒ６で分圧された電圧によって抵抗
Ｒ５の両端電圧が一定以」二となると、サイリスタ９を
オンさせるようにしている。そうすればｌ・ランリスク
３のベース電圧は抵抗Ｒ４，Ｒ５と抵抗Ｒ８との並列抵
抗によって定まる値となり、ベース電圧が上昇しｉ・ラ
ンリスク３のオフ時間が端子Ａ、Ｂ間の端子電圧のゼロ
クロスｆ１近に限られて短くなる。更に交流電圧のゼロ
クロス点で端子Ａ、Ｂ間の電圧が０となってもサイリス
タ９には抵抗Ｒ１１，Ｒ８を介してコンデンサＣ１２の
放電電流が流れサイリスク９をオン状態に保つ。尚抵抗
Ｒ８は一定時間、保持電流が流せるように比較的抵抗値
が大きい抵抗を用いるものとする。従って短絡した次の
半サイクルからトランジスタ３のベースハイアス抵抗は
最初の状態よりも小さくなり、端子Ａ、Ｂ間の電圧がわ
ずかに上昇した時点でトランジスタ３がオンとなりＦＥ
ＴＩをオフとする。従ってＦＥＴＩに流れる電流を飛躍
的に少なくすることができＦＥＴＩの発熱を押さえるこ
とが可能となる。更に負荷りやダイオードブリッジ２３
．サイリスク２５に短絡電流が殆ど流れないため各回路
を保護することが可能となる。
大きな大電流が流れてＦＥＴＩが発熱し破壊や劣化を起
こすこともあり得る。そこでトランジスタ３をオフした
後抵抗Ｒ４，Ｒ５，Ｒ６で分圧された電圧によって抵抗
Ｒ５の両端電圧が一定以」二となると、サイリスタ９を
オンさせるようにしている。そうすればｌ・ランリスク
３のベース電圧は抵抗Ｒ４，Ｒ５と抵抗Ｒ８との並列抵
抗によって定まる値となり、ベース電圧が上昇しｉ・ラ
ンリスク３のオフ時間が端子Ａ、Ｂ間の端子電圧のゼロ
クロスｆ１近に限られて短くなる。更に交流電圧のゼロ
クロス点で端子Ａ、Ｂ間の電圧が０となってもサイリス
タ９には抵抗Ｒ１１，Ｒ８を介してコンデンサＣ１２の
放電電流が流れサイリスク９をオン状態に保つ。尚抵抗
Ｒ８は一定時間、保持電流が流せるように比較的抵抗値
が大きい抵抗を用いるものとする。従って短絡した次の
半サイクルからトランジスタ３のベースハイアス抵抗は
最初の状態よりも小さくなり、端子Ａ、Ｂ間の電圧がわ
ずかに上昇した時点でトランジスタ３がオンとなりＦＥ
ＴＩをオフとする。従ってＦＥＴＩに流れる電流を飛躍
的に少なくすることができＦＥＴＩの発熱を押さえるこ
とが可能となる。更に負荷りやダイオードブリッジ２３
．サイリスク２５に短絡電流が殆ど流れないため各回路
を保護することが可能となる。
尚本実施例は短絡保護回路を交流二線式の近接スイッチ
に適用したものを示したが、光電スイ。
に適用したものを示したが、光電スイ。
千等、他の二線式電子スイッチに応用することが可能で
あることはいうまでもない。又本実施例は電源として交
流電源を用いているが、直流電源による電子スイッチに
本発明の保護回路を適用することも可能である。この場
合にはこの保護回ｌ？δが動作すると端子Ａ、Ｂ間には
電圧がかかるために１〜ランジスタ３はオン状態を続け
るごととなる。
あることはいうまでもない。又本実施例は電源として交
流電源を用いているが、直流電源による電子スイッチに
本発明の保護回路を適用することも可能である。この場
合にはこの保護回ｌ？δが動作すると端子Ａ、Ｂ間には
電圧がかかるために１〜ランジスタ３はオン状態を続け
るごととなる。
従ってＦＥＴＩは電源を遮断しない限りオンになること
はないのでコンデンサＣ１２による保持電流供給回路を
接続する必要はない。
はないのでコンデンサＣ１２による保持電流供給回路を
接続する必要はない。
尚本実施例は短絡保護回路の電流制限用素子としてＦＥ
Ｔを用いたものを示したが、例えばダーリントン接続等
によって１ｉｆｅを大きくしたパワートランジスタを用
いることも可能である。
Ｔを用いたものを示したが、例えばダーリントン接続等
によって１ｉｆｅを大きくしたパワートランジスタを用
いることも可能である。
第１図は本発明による電子スイッチの保護回路の一実施
例を示す回路図、第２図はその保護回路を交流二線式の
近接スイッチに適用した状態を示す回路図である。 １−一−−電界効果型トランジスタＦＥＴ ３−−−−
−−トランジスタ ９−−−−−−−サイリスタ Ｒ２
，Ｒ４、Ｒ５，Ｒ６，Ｒ８，Ｒ１１，Ｒ３４−−−−−
抵抗Ｃ］ ２ 、Ｃ３６−−−−−コンデンサ １ 、
ｌ−−一−−・・短絡保護回路 ２１ 、 ２２−−−
−−一端子 ２３−−−−−ダイオードブリッジ ２５
−−−−−−−サイリスタ ２６−−−−−一定電圧回
路 ２７−−−−−−−センサ回路 ２８−−−− ）
リガ回路 特許出願人 立石電機株式会社 代理人 弁理士 岡本宜喜（他１名） 第１図 ４
例を示す回路図、第２図はその保護回路を交流二線式の
近接スイッチに適用した状態を示す回路図である。 １−一−−電界効果型トランジスタＦＥＴ ３−−−−
−−トランジスタ ９−−−−−−−サイリスタ Ｒ２
，Ｒ４、Ｒ５，Ｒ６，Ｒ８，Ｒ１１，Ｒ３４−−−−−
抵抗Ｃ］ ２ 、Ｃ３６−−−−−コンデンサ １ 、
ｌ−−一−−・・短絡保護回路 ２１ 、 ２２−−−
−−一端子 ２３−−−−−ダイオードブリッジ ２５
−−−−−−−サイリスタ ２６−−−−−一定電圧回
路 ２７−−−−−−−センサ回路 ２８−−−− ）
リガ回路 特許出願人 立石電機株式会社 代理人 弁理士 岡本宜喜（他１名） 第１図 ４
Claims (2)
- （１）負荷及び電源に直列に接続されて負荷への電力供
給を制御する出力開閉用スイッチング素子を有する電子
スイッチにおいて該負荷及び電源に直列に接続される電
子スイッチの保護回路であって、 該保護回路の第１．第２の端子間に接続され、その間へ
の電圧印加時に導通ずる電流制限用トランジスタと、 前記第１．第２の端子間に接続される抵抗分割回路をバ
イアス回路として有し、前記電流制限用トランジスタの
制御端子と前記第２の端子間に接続され制御端子と前記
第２の端子間を短絡する制御トランジスタと、 前記第１の端子と前記制御トランジスタの制御端子間に
接続され前記抵抗分圧回路に流れる電流に基づいて動作
し、前記制御トランジスタを導通状態に保つサイリスタ
と、を具備することを特徴とする電子スイッチの保護回
路。 - （２）前記電流制限用トランジスタは電力用電界効果型
トランジスタであることを特徴とする特許請求の範囲第
１項記載の電子スイッチの保護回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192924A JPS6084010A (ja) | 1983-10-14 | 1983-10-14 | 電子スイツチの保護回路 |
| EP84112423A EP0147551B1 (en) | 1983-10-14 | 1984-10-15 | Electronic switching device |
| US06/660,675 US4710699A (en) | 1983-10-14 | 1984-10-15 | Electronic switching device |
| DE8484112423T DE3481107D1 (de) | 1983-10-14 | 1984-10-15 | Elektronische schaltungsanordnung. |
| AT84112423T ATE49683T1 (de) | 1983-10-14 | 1984-10-15 | Elektronische schaltungsanordnung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192924A JPS6084010A (ja) | 1983-10-14 | 1983-10-14 | 電子スイツチの保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6084010A true JPS6084010A (ja) | 1985-05-13 |
Family
ID=16299245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58192924A Pending JPS6084010A (ja) | 1983-10-14 | 1983-10-14 | 電子スイツチの保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084010A (ja) |
-
1983
- 1983-10-14 JP JP58192924A patent/JPS6084010A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6700428B2 (en) | Circuit configuration with a controllable current limiting circuit for driving a load | |
| US4800331A (en) | Linear current limiter with temperature shutdown | |
| JP4267865B2 (ja) | 負荷駆動装置 | |
| US6404608B1 (en) | Overcurrent protection device | |
| US4841165A (en) | D. C. power controller | |
| JPS58130726A (ja) | パワ−トランジスタの保護回路 | |
| EP0484341A4 (en) | A power supply | |
| JPH02278915A (ja) | 電力用ｍｏｓｆｅｔの保護回路 | |
| JP4630282B2 (ja) | ２線タッチ・センサ・インターフェース | |
| JPS6084010A (ja) | 電子スイツチの保護回路 | |
| US7369383B2 (en) | Protective circuit | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JP4739541B2 (ja) | 交流チョッパ装置 | |
| JPS6084009A (ja) | 電子スイツチの保護回路 | |
| JP3679524B2 (ja) | トランジスタの過電流保護回路 | |
| JPS6084915A (ja) | 電子スイツチの保護回路 | |
| JPS60150318A (ja) | 電子スイツチ | |
| JPS6098719A (ja) | 交流二線式電子スイツチ | |
| JPS6084008A (ja) | 電子スイツチの保護回路 | |
| JPS6216019A (ja) | スイツチング電源出力短絡保護回路 | |
| JPS61134118A (ja) | 電圧駆動形半導体素子の過電流保護回路 | |
| JPH053765B2 (ja) | ||
| KR930001681Y1 (ko) | 정전압용 트랜지스터 보호회로 | |
| JP3475546B2 (ja) | Ｍｏｓｆｅｔの駆動回路 | |
| JPH01170365A (ja) | 突入電流防止回路 |