DE1298318B - Steuerwerk fuer eine digitale Rechenanlage - Google Patents

Steuerwerk fuer eine digitale Rechenanlage

Info

Publication number
DE1298318B
DE1298318B DEG50172A DEG0050172A DE1298318B DE 1298318 B DE1298318 B DE 1298318B DE G50172 A DEG50172 A DE G50172A DE G0050172 A DEG0050172 A DE G0050172A DE 1298318 B DE1298318 B DE 1298318B
Authority
DE
Germany
Prior art keywords
register
microstep
address
control
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEG50172A
Other languages
English (en)
Inventor
Banan Frederick Bertrand
Mcgee Russell Charles
Porcelli Ernest John
Goss Gary Joseph
Rakoczi Laszlo Leslie
Figueroa John William
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE1298318B publication Critical patent/DE1298318B/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30054—Unconditional branch instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3875—Pipelining a single stage, e.g. superpipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482—Procedural
    • G06F9/4484—Executing subprograms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4818—Priority circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Programmable Controllers (AREA)
  • Computer And Data Communications (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Bus Control (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Logic Circuits (AREA)
  • Executing Machine-Instructions (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Storage Device Security (AREA)
  • Hardware Redundancy (AREA)

Description

Die Erfindung betrifft ein Steuerwerk für eine digitale Rechenanlage, in der eine Reihe von Operationen in Abhängigkeit von einer entsprechenden Reihe von Steuerwörtern ausgeführt wifd, mit einem Speicher zur Bildung mehrerer nacheinander auftretender Steuerwörter, mit einer ersten und einer zweiten Erzeugungsvorrichtung, die auf ein Steuerwort ansprechen und erste und zweite Steuersignale erzeugen, und mit einer Ausführungsvorrichtung, die auf die Steuersignale anspricht, die von den beiden Erzeugungsvorrichtungen erzeugt werden, um entsprechende Operationen auszuführen.
Rechenanlagen enthalten gewöhnlich ein Steuerwerk, das die Steuersignale erzeugt, die die Ausführung einer oder mehrerer Operationen veranlassen. Nach der Ausführung der Operation oder Operationen werden die der nächsten Operation zugeordneten Steuersignale erzeugt. Während der Zeit, in der die Steuersignale für die nächste Operation erzeugt werden, ist die Anlage unproduktiv hinsichtlich der Informationsverarbeitung. Die Zeitverzögerung zwischen der Vollendung einer Operation und der Erzeugung der Steuersignale für die nächste Operation verringert den Gesamtwirkungsgrad der Anlage.
Es gehört daher zur Aufgabe der Erfindung, ein Steuerwerk für eine Rechenanlage zu schaffen, das den Wirkungsgrad der Anlage vergrößert.
Es ist zwar bereits eine Rechenanlage bekannt, bei der ein Befehlswort-Zwischenspeicher zweifach vorgesehen ist, um dem Rechenwerk einen stetigen Befehlsfluß zuzuführen und die Eingabegeschwindigkeit der Befehle in eine Befehlseinheit vom Speicherzyklus weitgehend unabhängig zu machen. In dieser Rechenanlage ist ferner eine »vorausschauende« Vorrichtung vorgesehen, die in Abhängigkeit von der eingegebenen Information bewirkt, daß das gewünschte Programm schneller ausgeführt wird. Dazu wird jedoch ein Zähler verwendet, der dafür sorgt, daß die Befehle stets nur in einer vorbestimmten Reihenfolge ausgeführt werden. Daraus ergibt sich, daß die Befehlseinheit dieser bekannten Anlage nicht mehrere Gruppen von Eingangssignalen gleichzeitig, sondern stets nur eine einzige Gruppe von Eingangssignalen in irgendeinem bestimmten Zeitpunkt verarbeiten kann. Bei der bekannten Anlage wird die Verarbeitungsgeschwindigkeit vielmehr dadurch gesteigert, daß die »vorausschauende« Vorrichtung bestimmte Informationen aus dem Speicher holt und sie derart in Position bringt, daß sie der Befehlseinheit sofort zur Verfügung stehen. Der Befehlseinheit muß jedoch Zeit gelassen werden, einen stationären Zustand einzunehmen, bevor sie den nächsten Befehl ausführen kann.
Ausgehend von einem Steuerwerk der eingangs bezeichneten Art wird dieser Nachteil gemäß der Erfindung dadurch vermieden, daß die Steuerwörter abwechselnd durch eine Übertragungsvorrichtung in die erste Erzeugungsvorrichtung und in die zweite Erzeugungsvorrichtung übertragen werden und daß die von den beiden Erzeugungsvorrichtungen erzeugten Steuersignale abwechselnd durch eine Übertragungsvorrichtung in die zur Ausführungsvorrichtung führende Steuerleitung übertragen werden.
Auf diese Weise ist es möglich, daß, während die eine Erzeugungsvorrichtung in den stationären Zustand übergeht, die andere Erzeugungsvorrichtung ein Eingangssignal verarbeitet, und umgekehrt. Daraus ergibt sich, daß durch die Erfindung eine Einrichtung geschaffen wird, die die Rechenanlage hinsichtlich der Zeit mit einem besseren Wirkungsgrad ausnutzt und mithin die Daten schneller oder mehr Daten pro Zeiteinheit verarbeitet.
Vorzugsweise sind die Ubertragungsvorrichtungen zwei Torschaltungen, an die eine Steuervorrichtung angeschlossen ist, die die Torschaltungen derart steuert, daß die eine Torschaltung in die eine Erzeugungsvorrichtung ein Steuerwort und gleichzeitig
ίο die andere Torschaltung aus der anderen Erzeugungsvorrichtung. Steuersignale in die Ausführungsvorrichtung überträgt.
Bei einem Steuerwerk mit einer Adressiervorrichtung zur Erzeugung einer vorbestimmten Folge von Mikroschrittadressen, zwei Registern zur Speicherung je einer Mikroschrittadresse, zwei Dekodiermatrizen, von denen die eine Matrix auf eine Mikroschrittadresse in dem einen Register und die andere Matrix auf eine Mikroschrittadresse in dem anderen Register anspricht und mindestens ein der gespeicherten Mikroschrittadresse entsprechendes Steuersignal erzeugt, ist die Erfindung noch dadurch weitergebildet, daß die eine Torschaltung die für die Register vorgesehenen Mikroschrittadressen erhält, daß die andere Torschaltung die von der einen Matrix und der anderen Matrix erzeugten Steuersignale erhält und an die zur Ausführungsvorrichtung führende Steuerleitung angeschlossen ist, daß die Steuervorrichtung Schaltsignale erzeugt, die die eine Torschaltung veranlaßt, aufeinanderfolgende Mikroschrittadressen, die von der Adressiervorrichtung geliefert werden, abwechselnd dem einen Register und dem anderen Register zuzuführen, und die andere Torschaltung veranlaßt, von der einen Dekodiermatrix und der anderen Dekodiermatrix gelieferte Steuersignale abwechselnd der zur Ausführungsvorrichtung führenden Steuerleitung zuzuführen, daß die Steuervorrichtung die eine Torschaltung eine Mikroschrittadresse einem der beiden Register zuführen läßt, und zwar gleichzeitig mit der Übertragung von Steuersignalen aus der Dekodiermatrix, die an die beiden Register angeschlossen ist, zur anderen Torschaltung.
Das heißt, gemäß der Erfindung sind zwei Gruppen von Dekodier-Kodier-Einrichtungen zur Erzeugung von Steuersignalen vorgesehen. Ferner ist ein Zähler zur Erzeugung einer Folge von Steuerwörtern oder Adressen vorgesehen. Ein Register zur Speicherung eines Steuerwortes oder einer Adresse ist mit einer Gruppe von Dekodier-Kodier-Vorrichtungen verbunden. Zwei Gruppen von Toren (auch Schaltglieder oder Verknüpfungsglieder genannt) sind vorgesehen, von denen die eine Gruppe die vom Zählwerk gelieferten Adressen an das eine oder andere der Register überträgt, während die andere Gruppe von Toren die von der einen oder anderen Gruppe von Dekodier-Kodier-Vorrichtungen erzeugten Steuersignale an eine Steuersignal-Sammelleitung überträgt. Ein Adressen- oder Steuerwort wird über die eine Gruppe von Toren dem ersten Register zugeführt, und die Ausgangssignale des ersten Registers werden von der ersten Gruppe von Dekodier-Kodier-Einrichtungen zur Bildung von Steuersignalen verwendet, die diesem Steuerwort entsprechen.
Nach Beendigung einer Operation in der Anlage werden Steuersignale über die andere Gruppe von Toren der Steuersignalleitung zugeführt, die bewirken, daß eine entsprechende Operation in der Anlage ausgeführt wird. Während diese Operation ausge-
führt wird, wird das nächste Adressen- oder Steuerwort über die eine Gruppe von Toren dem zweiten Register zugeführt. Die Ausgangssignale des zweiten Registers werden von der zweiten Gruppe von Dekodier-Kodier-Einrichtungen zur Bildung von Steuersignalen für die nächste Operation verwendet. Diese Steuersignale werden der zweiten Gruppe von Toren zugeführt. Nach Beendigung der vorliegenden Operation überträgt die andere Gruppe von Toren die in der zweiten Gruppe von Dekodier-Kodier-Einrichtungen erzeugten Steuersignale zur Steuersignalleitung. Gleichzeitig wird das nächste Adressen- oder Steuerwort von der ersten Gruppe von Toren in das erste Register übertragen, und die diesem Steuerwort entsprechenden Steuersignale werden in der ersten Gruppe von Dekodier-Kodier-Einrichtungen während der Ausführungen der den Steuersignalen auf der Steuersignalleitung entsprechenden Operation gebildet.
Sowie jede Operation beendet ist, wird eine neue Adresse in ein Register übertragen, und zwar gleichzeitig mit der Übertragung der in Abhängigkeit von der Adresse im anderen Register erzeugten Steuersignale zur Steuersignalleitung. Die zur Steuerung der nächsten Operation in der Rechenlage erforderlichen Steuersignale werden also während der Ausführung der laufenden Operation gebildet und unmittelbar nach Beendigung der laufenden Operation zur Auslösung und Steuerung der nächsten Operation verwendet.
Aufbau und Wirkungsweise des Gegenstands der Erfindung werden jetzt an Hand der Zeichnungen ausführlicher beschrieben.
F i g. 1 ist ein schematisches Blockschaltbild der erfindungsgemäßen Einrichtung;
F i g. 2 ist ein Taktdiagramm, in dem die Linien A und B jeweils Mikroschrittsteuersignale für geradzahlige (A) und ungeradzahlige (B) Adressen darstellen.
Von dem allgemeinen Aufbau der Datenverarbeitungsanlage, der Weiterleitung von Daten, Ausführung von Befehlen, Auswahl und Erzeugung von Signalen wird nur so viel beschrieben, wie es zum Verständnis der Erfindung notwendig ist. Diejenigen Bauteile, die normalerweise verwendet werden oder keine unmittelbare Beziehung zur Erfindung haben, sind weggelassen. Da die gleiche Art von Bauteilen, z. B. Register, verschiedene Funktionen haben können, sind sie zur Unterscheidung mit verschieden kodierten Adjektiven in Form von Buchstaben und Ziffern bezeichnet. Auch in der Anlage auftretende oder gemäß der Erfindung erzeugte Signale und Befehle zur Erzeugung spezieller Signale sind zur Unterscheidung mit willkürlichen Kode-Buchstaben oder -Ziffern bezeichnet.
Nach dem in der Beschreibung gewählten allgemeinen Bezeichnungsschema werden Register oder Flip-Flop-Gruppen mit großen Buchstaben und die einzelnen Stufen oder Taktintervalle irgendeiner bestimmten Stufe durch Hinzufügen von Dezimalzahlen gekennzeichnet. Die Bezeichnungen der von Flip-Flops abgegebenen Signale beginnen mit F, die Bezeichnungen von negierten Signalen sind über der Bezeichnung mit einem Querstrich versehen und S und R bezeichnen jeweils die Setz- und Rücksetzanschlüsse. In der Beschreibung und den Zeichnungen ist mitunter nur die Logik angegeben oder dargestellt, deren gerätetechnische Verwirklichung für den Fachmann keine Schwierigkeiten bedeutet.
Die zum Verständnis der Erfindung notwendige Funktion der Signale und ihre Wirkung wird in der Beschreibung erläutert. Die Ableitung oder Bildung dieser Signale wird jedoch nicht beschrieben. Signale, die die angegebenen Funktionen haben und das Auftreten logischer Folgen oder Abläufe zur Folge haben, wie sie in der Beschreibung erläutert sind, erhält man in an sich bekannter Weise durch logische Kombination von Signalen mit Taktimpulsen nach
ίο der sogenannten booleschen Algebra. Da die meisten dieser Signale eine duale determinierende Funktion haben, d. h. eine bestimmte Operation auslösen, wenn sie vorhanden sind, und eine andere Operation bewirken, wenn sie nicht vorhanden sind (oder wenn ihre Negation vorhanden ist), werden sie allgemein als Steuersignale bezeichnet, die bewirken, daß vorbestimmte Operationen in Abhängigkeit von vorbestimmten Ereignissen oder in Abhängigkeit von logischen Kombinationen von Ereignissen auftreten.
ao Die willkürliche Buchstabe-Ziffer-Bezeichnung wurde zur Vermeidung von Verwechslungen und einer Wiederholung des Wortes »Steuer-« verwendet. Die zur gerätetechnischen Verwirklichung der Erfindung erforderlichen Schaltungen, UND-Glieder, ODER-Glieder, NAND-Glieder, NOR-Glieder, NICHT-Glieder (auch Inverter genannt), Zähler, Flip-Flops, monostabilen Kippschaltungen, Register, Kodier- und Dekodiermatrizen, logischen Schaltnetze, Vergleichvorrichtungen, Verzögerungsglieder, Speicherglieder, Speicherwerke, Taktgeber- und ähnlichen Schaltungen sind an sich bekannte Schaltungsanordnungen, die aus Vakuumröhren, Transistoren oder anderen aktiven oder passiven Bauelementen, magnetischen Bauelementen, sättigbaren Kernen usw. hergestellt werden können. Es versteht sich auch, daß geeignete Verriegelungsschaltungen vorgesehen sein müssen, wo dies erforderlich ist, und daß Pufferoder Zwischenspeicher und andere ähnliche Schaltungen verwendet werden müssen, um die Rück-
führung oder Rückkopplung von Signalen oder unerwünschte Stromzweige zu vermeiden, die andere Stromkreise stören können, und daß Zeitablauf- oder Zeitfolgesteuerschaltungen vorgesehen sind. Derartige Schaltungen wurden zur Vereinfachung und
um der Klarheit willen weggelassen, da ihre Verwendung für den Fachmann selbstverständlich ist.
Das Eingabe-Ausgabe-Steuerwerk führt eine oder mehrere in einem Mikroprogramm- oder Subroutinenspeicherwerk gespeicherte Routinen aus. Die in einem bestimmten Zeitpunkt vom Eingabe-Ausgabe-Steuerwerk ausgeführte Routine wird durch den Inhalt eines Registers des Datenverarbeitungs- und Steuerwerks bestimmt. Jede Routine enthält mehrere Mikroschritte. Die Reihenfolge der Mikroschritte in einer bestimmten Routine wird durch das PC-Register 205 (F i g. 1) des steuernden (nicht gezeigten) Speicherverbindungswerks, das auch als Programmzähler dient, gesteuert. Die Zahl oder Mikroschrittadresse im PC-Register 205 kann in Abhängigkeit von im Eingabe-Ausgabe-Steuerwerk auftretenden Bedingungen geändert werden, um innerhalb einer Routine von einer Subroutine zu einer anderen überzugehen oder um eine Routine durch eine andere Routine zu ersetzen. In dem Mikroprogramm-Speicherwerk können die verschiedensten Routinen gespeichert sein; z. B. eine Daten-Service-Routine, eine Beende-Unterbrechungsroutine, eine Spezial-Unterbrechungsroutine und eine Verbindungsroutine.
Alle diese Routinen enthalten mehrere Subroutines Die letzten drei Routinen können durch die Daten-Service-Routine auf Grund von Rücksetzverhinderungsmikroschritten unterbrochen werden. Jedoch können die drei zuletzt genannten Routinen weder die Daten-Service-Routine, noch sich gegenseitig unterbrechen.
Jede Zahl oder Mikroschrittadresse, die vom PC-Register 205 ins Mikroprogramm-Speicherwerk gestimmte Kombination von 115 Steuersignalen bilden. Die Ausgangssignale des Kodierers 369 werden ebenfalls den Toren 370 zugeführt.
Die Schalt-Flip-Flops 375 werden von dem Signal DMAA, das durch die Steuervorrichtung 291 über die Leitung 656 übertragen wird, in den 1-Zustand gesetzt oder vom Signal DMAB aus der gleichen Steuervorrichtung 291 in den O-Zustand zurückgesetzt. Wenn die Schalt-Flip-Flops 375 in den 1-Zu-
liefert wird, bestimmt einen Mikroschritt einer Rou- io stand gesetzt sind, liefern die Tore 370 die Ausgangs-
tine. Auf Grund jeder Adresse erzeugt das Mikroprogramm-Speicherwerk mehrere Steuersignale, die in das Datenverarbeitungs- und Steuerwerk des Eingabe-Ausgabe-Steuerwerks übertragen werden. Diese Steuersignale steuern die Ausführung des zugehörigen Mikroschritts im Eingabe-Ausgabe-Steuerwerk.
Das Mikroprogramm-Speicherwerk des Eingabe-Ausgabe-Steuerwerks enthält ein AA-Register 360, signale des Kodierers 369 an die Steuersignalleitung 372. Wenn die Schalt-Flip-Flops 375 in den O-Zustand zurückgesetzt sind, sind die Tore 370 durchgeschaltet und leiten die Steuersignale vom Ausgang des Kodierers 365 an die Steuersignalleitung 372 weiter. Da zwei Dekodier-Kodier-Einrichtungen in dem Mikroprogramm-Speicherwerk vorgesehen sind, kann sich die Ausführung eines Mikroschritts im Eingabe-Ausgabe-Steuerwerk mit der Erzeugung der zur Aus
ein ^.B-Register 361, einen Dekodierer 363, eine Dekodiermatrix 364, einen Kodierer 365, einen Deko- ao führung des nächsten Mikroschritts erforderlichen dierer 367, eine Dekodiermatrix 368, einen Kodierer Steuersignale überlappen. Dadurch ergibt sich eine
höhere Betriebsgeschwindigkeit des Eingabe-Ausgabe-Steuerwerks. Wenn während des Betriebs das Signal FPC 0 eine geradzahlige Mikroschrittadresse
369, Tore 370, Schalt-Flip-Flops 375 und Tore 292, wie es in F i g. 1 gezeigt ist. Eine Mikroschrittadresse oder Programmzahl aus dem PC-Register 205 wird
über die Leitung 655 des Speicherverbindungswerks 35 im PC-Register 205 anzeigt, was durch Signale FPCl aufgenommen und in Abhängigkeit von jeder Adresse bis FPC 8 dargestellt wird, werden Daten über die eine vorbestimmte Kombination von Steuersignalen erzeugt, die in das Verarbeitungs- und Steuerwerk
der Anlage übertragen werden. Das Verarbeitungs-Tore 292 ins .^-Register 360 des Kanals A geleitet. Der Inhalt des PC-Registers 205 im Speicherverbindungswerk wird auch ins BA -Register 207 über-
und Steuerwerk verwendet die vom Mikroprogramm- 30 tragen. Die Adresse wird dabei um 1 weiter gezählt Speicherwerk gelieferten Steuersignale zur Steuerung der Ausführung von Mikroschritten im Eingabe-Steuerwerk. Das Mikroprogramm-Speicherwerk speichert mehrere Routinen, von denen jedes mehrere Mikroschritte enthält, und dient als Festprogramm- 35 Speicherwerk für das Eingabe-Ausgabe-Steuerwerk. Zwei Kanäle ,4 und B enthalten AA -Register zur Speicherung geradzahliger, und ^4JB-Register zur Speicherung ungeradzahliger Adressen.
Den Toren 292 werden einmal aus dem PC-Register 205 Signale FPCl bis FPC 8 und zum anderen von der Schaltlogik 291 entweder das Signal DMAA oder DMAB zugeführt. Das Signal DMAA schaltet die Tore 292 durch, um eine geradzahlige 8-Bit-Adresse ins AA-Register 360 des Kanals A zu übertragen. Das Signal DMAB schaltet die Tore 292 durch, um eine ungeradzahlige 8-Bit-Adresse ins AB-Register 361 des Kanals B za übertragen.
Eine geradzahlige Adresse aus dem .^-Register und ins PC-Register 205 zurückübertragen. Nach dieser Adressenanpassung wird das Signal FPCO abgegeben, das anzeigt, daß die Mikroschrittadresse ungeradzahlig ist. Auf Grund dieses Signals FPCO erzeugt die Steuervorrichtung 291 das Signal DMAB, das den Toren 292 zugeführt wird, um die ungeradzahlige Mikroschrittadresse aus dem PC-Register 205 ins y4Z?-Register 361 durchzuschalten. Das Signal DMAB bewirkt gleichzeitig, daß die Schalt-Flip-Flops 375 in den 0-Zustand zurückgesetzt werden, so daß die O-Ausgangssignale der Schalt-Flip-Flops 375 die Tore 370 veranlassen, die Ausgangssignale des Kodierers 365 an die Steuersignalleitung 372 zu übertragen.
Dadurch, daß zwei Dekodier-Kodier-Einrichtungen im Mikroprogramm-Speicherwerk vorgesehen sind, wird gewährleistet, daß die zur Ausführung des nächsten Mikroschritts im Eingabe-Ausgabe-Steuerwerk erforderlichen Steuersignale an den Toren 370
360 (dessen Ausgangssignale mit FAAl bis FAA 8 50 zur Verfügung stehen, bevor der laufende Mikro
bezeichnet sind, s. Fig. 1) wird dem Dekodierer 363 zugeführt, der Ausgangssignale DCOO bis DClS und DDOO bis .DD15 erzeugt. Diese Ausgangssignale werden der Dekodiermatrix 364 zugeführt, bei der es sich um eine 16X16-Auswahlmatrix handelt, die 256 Ausgangssignale erzeugt, die dem Kodierer 365 zugeführt werden. Der Kodierer 365 erzeugt in Abhängigkeit von den 256 Ausgangssignalen der Dekodiermatrix 364 eine vorbestimmte Kombination von schritt ausgeführt ist. Das Eingabe-Ausgabe-Steuerwerk ist deshalb in der Lage, die Ausführung des nächsten Mikroschritts sofort nach Beendigung des laufenden Mikroschritts einzuleiten. Während des Betriebs erhält das AA-Register 360 im Mikroprogramm-Speicherwerk aus dem Speicherverbindungswerk eine geradzahlige Mikroschrittadresse, während gleichzeitig die Steuersignale in Abhängigkeit von der geradzahligen Mikroschritt-
115 Steuersignalen, die der Adresse im AA -Register 60 adresse im y4ß-Register 361 erzeugt werden. Sowie
360 entsprechen. Diese Steuersignale werden den Toren 370 zugeführt.
Die Adresse im viJB-Register 361 wird dem Dekodierer 367 zugeführt. Die Ausgangssignale DE 00 bis D£15 und DFOO bis DFlS des Dekodierers 367 werden der Dekodiermatrix 368 zugeführt, wobei die 256 Ausgangssignale der Dekodiermatrix 368 derart im Kodierer 369 kodiert werden, daß sie eine vorbederjenige Mikroschritt ausgeführt ist, der der ungeradzahligen Adresse im^4ß-Register 361 entspricht, wird die nächstfolgende ungeradzahlige Mikroschrittadresse ins Äi4-Register 361 gebracht, dekodiert und verschlüsselt, während die auf Grund der geradzahligen Mikroschrittadresse im .^-Register 360 erzeugten Steuersignale ins Verarbeitungs- und Steuerwerk gebracht werden. Sowie der der geradzahligen

Claims (3)

  1. 7 8
    Adresse im AA-Register 360 entsprechende Mikro- Flops SWl bis [ SW8 in den O-Zustand zurücksetzt, schritt ausgeführt ist, wird die nächstfolgende gerad- Die Signale FSWl bis FSW8 bewirken, daß die auf zahlige Adresse ins AA-Register 360 gebracht, wäh- Grund der geradzahligen Mikroschrittadresse erzeugrend die auf Grund der ungeradzahligen Mikro- ten Steuersignale im AA-Register 360 zur Steuerschrittadresse im AA -Register 361 erzeugten Steuer- S signalleitung 372 durchgeschaltet werden, so daß sie signale dem Verarbeitungs- und Steuerwerk zugeführt die Ausführung des nächsten Mikroschritts auslösen. werden. Die Steuersignale, die zur Ausführung des Das Signal DMAB bewirkt ferner, daß die nächste nächsten Mikroschritts einer Routine im Eingabe- ungeradzahlige Mikroschrittadresse aus dem PC-Ausgabe-Steuerwerk erforderlich sind, werden also Register 205 ins yiß-Register 361 übertragen wird, während der Ausführung des vorangegangenen Mikro- io Das Signal DBTP bewirkt, daß das Flip-Flop PCO Schritts der Routine erzeugt und stehen unmittelbar des PC-Registers 205 in den 0-Zustand zurückgesetzt nach Beendigung des vorangegangenen Mikroschritts wird. Gleichzeitig wird das Flip-Flop BA 0 des BA-zur Verfügung. Diese Anordnung spart mithin Ver- Registers 207 in den 1-Zustand gesetzt. Das Kippen arbeitungszeit im Eingabe-Ausgabe-Steuerwerk ein. des Flip-Flops BA 0 bewirkt, daß die Zahl im ΡΟΥ ig. 2 ist ein Taktdiagramm, das den zeitlichen 15 Register 205 jedesmal beim Erscheinen des Signals Ablauf von Operationen im Mikroprogramm- DSTM um einen Schritt weitergezählt wird.
    Speicherwerk während der Erzeugung von Mikro- Während der zwischen dem zweiten und dem dritschritt-Steuersignalen zeigt, die der Steuersignallei- ten Impuls DSTM vergehenden Zeit wird der durch leitung 372 zugeführt werden. Der Signalimpuls die geradzahlige Adresse im AA-Register 360 ge- DSTM wird vom Zeitablauf-Steuerwerk 528 des 20 kennzeichnete Mikroschritt ausgeführt, während die (nicht gezeigten) Verarbeitungs- und Steuerwerks der ungeradzahligen Mikroschrittadresse im AB-erzeugt. Das Schaltmikroschrittsignal DSWM wird Register 361 entsprechenden Steuersignale erzeugt auf Grund des Signals DSTM erzeugt. Wenn das und den Toren 370 zugeführt werden. Am Ende der niedrigerwertige Flip-Flop PCO des PC-Registers 205 Ausführung des Mikroschritts erscheinen wiederum in den 0-Zustand zurückgesetzt und das niedriger- 25 die Signale DSTM und DSWM und bewirken, daß wertige Flip-Flop BA 0 des Ä4-Registers 207 in das Signal DMAA erscheint. Das Signal DMAA setzt den 1-Zustand gesetzt ist, wird das Flip-Flop PCO in die Schalt-Flip-FIopsSWl bis SW8 in den 1-Zuden 1-Zustand gesetzt, um die Programmzahl im stand und bewirkt, daß die nächstfolgende gerad-PC-Register 205 vorwärts zu zählen, während das zahlige Mikroschrittadresse aus dem PC-Register 205 Flip-Flop BA 0 gleichzeitig in den 0-Zustand zurück- 30 ins AA-Register 360 übertragen wird. Die Signale gesetzt wird. FSWl bis FSW 8 schalten die auf Grund der im Das Signal DMAA erscheint auf Grund des Signals AB-Register 361 gespeicherten geradzahligen Adresse DSWM, wenn das Flip-Flop PCO in den 0-Zustand erzeugten Steuersignale zur Steuersignalleitung 372 zurückgesetzt ist. Bei Erscheinen des DMAA werden durch, um die Ausführung des nächsten Mikroschritts die Flip-Flops FSWO bis FSW 8 in den 1-Zustand 35 im Eingabe-Ausgabe-Steuerwerk einzuleiten. Die gesetzt. Das Signal DMAA schaltet eine geradzahlige Flip-Flops BA 0 und PCO kippen, so daß das Signal Mikroschrittadresse aus dem PC-Register 205 ins DBTP wiederum auftritt.
    ^4/4-Register 360 durch. Die ungeradzahlige Mikro- Während der Zeitspanne zwischen dem dritten und Schrittadresse, die zuvor im ^[.B-Register 361 gespei- vierten Impuls DSTM wird der von den Steuerchert war, bleibt unverändert. Die vom Dekodierer 40 Signalen, die der ungeradzahligen Adresse im AB-367, der Dekodiermatrix 368 und dem Kodierer 369 Register 361 entsprechen, ausgelöste Mikroschritt auf Grund dieser im ^(B-Register 361 gespeicher- ausgeführt, während die der geradzahligen Adresse ten ungeradzahligen Mikroschrittadresse erzeugten im AA-Register entsprechenden Steuersignale erzeugt Steuersignale stehen in diesem Zeitpunkt an den werden. Mit dem Auftreten des vierten Impulses Ausgangstoren 370 zur Verfügung. Auf Grund des 45 DSTM erscheint das Signal DMAB, um die Schaltgesetzten Zustande der Schalt-Flip-Flops 375 werden Flip-Flops zurückzusetzen und zu bewirken, daß eine diese Mikroschrittsteuersignale, die auf Grund der neue ungeradzahlige Adresse ins /4B-Register 361 geim /IB-Register 361 gespeicherten ungeradzahligen setzt wird. Die Steuersignale, die der geradzahligen Adresse erzeugt wurden, zur Steuersignalleitung 372 Adresse im .<4/4-Register 360 entsprechen, werden durchgeschaltet und zur Steuerung der Ausführung 50 dann zur Steuersignalleitung 372 durchgeschaltet, um eines Mikroschritts im Eingabe-Ausgabe-Steuerwerk die Ausführung des entsprechenden Mikroschritts im verwendet. Ein nicht gezeigtes Anzeigesignal er- Eingabe-Ausgabe-Steuerwerk zu veranlassen,
    scheint ebenfalls in diesem Augenblick. Das Taktdiagramm nach F i g. 2 zeigt die Wir-Während der zwischen dem ersten Impuls DSTM kungsweise des Mikroprogramm-Steuerwerks beim und dem zweiten Impuls DSTM vergehenden Zeit 55 Erzeugen von Steuersignalen für den nächstfolgenden wird der durch die Mikroschritt-Steuersignale auf der Mikroschritt einer Routine, während der vorange-Steuersignalleitung 372 gebildete bzw. bestimmte gangene Mikroschritt der Routine noch im Eingabe-Mikroschritt vom Eingabe-Ausgabe-Steuerwerk aus- Ausgabe-Steuerwerk ausgeführt wird. Mit der Begeführt. Während der gleichen Zeitspanne werden die endigung der Ausführung eines Mikroschritts stehen der geradzahligen Mikroschrittadresse im AA- 60 die zur Ausführung des nächsten Mikroschritts erRegister 360 entsprechenden Steuersignale im Deko- forderlichen Steuersignale zur Verfügung. Dadurch dierer 363, der Dekodiermatrix 364 und im Kodierer wird die Verzögerung vermieden und die Betriebs-365 erzeugt. Diese Mikroschritt-Steuersignale, die der geschwindigkeit des Eingabe-Ausgabe-Steuerwerks geradzahligen Adresse im yi^l-Register entsprechen, erhöht.
    werden den Toren 370 zugeführt, um die Ausführung 65 Patentansprüche:
    des nächsten Mikroschritts vorzubereiten. Wenn an-
    schließend die Signale DSTM und DSWM auftreten, 1. Steuerwerk für eine digitale Rechenanlage,
    erscheint das Signal DMAB, das die Schalt-Flip- in der eine Reihe von Operationen in Abhängig-
    keit von einer entsprechenden Reihe von Steuerwörtern ausgeführt wird, mit einem Speicher zur Bildung mehrerer nacheinander auftretender Steuerwörter, mit einer ersten und einer zweiten Erzeugungsvorrichtung, die auf ein Steuerwort ansprechen und entsprechende erste und zweite Steuersignale erzeugen und mit einer Ausführungsvorrichtung, die auf die Steuersignale anspricht, die von den beiden Erzeugungsvorrichtungen erzeugt werden, um entsprechende Operationen auszuführen, dadurch gekennzeichnet, daß die Steuerwörter abwechselnd durch Übertragungsvorrichtung (292) in die erste Erzeugungsvorrichtung (A: 360, 363, 364, 365) und in die zweite Erzeugungsvorrichtung (B: 361, 367, 368, 369) übertragen werden und daß die von den beiden Erzeugungsvorrichtungen erzeugten Steuersignale abwechselnd durch eine Übertragungsvorrichtung (370) in die zur Ausführungsvorrichtung führende Steuerleitung (372) ao übertragen werden.
  2. 2. Steuerwerk nach Anspruch 1, dadurch gekennzeichnet, daß die Übertragungsvorrichtungen zwei Torschaltungen sind und daß an beide Torschaltungen eine Steuervorrichtung (291) ange- as schlossen ist, die die Torschaltungen derart steuert, daß die eine Torschaltung (292) in die eine Erzeugungsvorrichtung (/1) ein Steuerwort und gleichzeitig die andere Torschaltung (370) aus der anderen Erzeugungsvorrichtung (B) Steuersignale in die Ausführungsvorrichtung (372) überträgt.
  3. 3. Steuerwerk nach Anspruch 1 oder 2, mit einer Adressiervorrichtung zur Erzeugung einer vorbestimmten Folge von Mikroschrittadressen, zwei Registern zur Speicherung je einer Mikroschrittadresse, zwei Dekodiermatritzen, von denen die eine Matrix auf eine Mikroschrittadresse in dem einen Register und die andere Matrix auf eine Mikroschrittadresse in dem anderen Register anspricht und mindestens ein der gespeicherten Mikroschrittadresse entsprechendes Steuersignal erzeugt, dadurch gekennzeichnet, daß die eine Torschaltung (292) die für die Register (360, 361) vorgesehenen Mikroschrittadressen erhält, daß die andere Torschaltung (370) die von der einen Matrix (364) und der anderen Matrix (368) erzeugten Steuersignale erhält und an die zur Ausführungsvorrichtung führende Steuerleitung (372) angeschlossen ist, daß die Steuervorrichtung (291) Schaltsignale erzeugt, die die eine Torschaltung (292) veranlaßt, aufeinanderfolgende Mikroschrittadressen, die von der Adressiervorrichtung geliefert werden, abwechselnd dem einen Register (360) und dem anderen Register (361) zuzuführen, und die andere Torschaltung (270) veranlaßt, von der einen Dekodiermatrix (364) und der anderen Dekodiennatrix (368) gelieferte Steuersignale abwechselnd der zur Ausführungsvorrichtung führenden Steuerleitung (372) zuzuführen, daß die Steuervorrichtung (291) die eine Torschaltung (292) eine Mikroschrittadresse einem der beiden Register (360, 361) zuführen läßt, und zwar gleichzeitig mit der Übertragung von Steuersignalen aus der Dekodiermatrix (364, 368), die an die beiden Register (360, 361) angeschlossen ist, zur anderen Torschaltung (370).
    Hierzu 1 Blatt Zeichnungen
DEG50172A 1966-05-25 1967-05-24 Steuerwerk fuer eine digitale Rechenanlage Pending DE1298318B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US55298166A 1966-05-25 1966-05-25

Publications (1)

Publication Number Publication Date
DE1298318B true DE1298318B (de) 1969-06-26

Family

ID=24207624

Family Applications (8)

Application Number Title Priority Date Filing Date
DE19671549424 Pending DE1549424A1 (de) 1966-05-25 1967-05-24 Digitale Rechenanlage
DE19671549429 Pending DE1549429A1 (de) 1966-05-25 1967-05-24 Datenverarbeitungsanlage mit Zugriffssteuerung fuer Nebensysteme
DE19671549426 Pending DE1549426A1 (de) 1966-05-25 1967-05-24 Datenverarbeitungsanlage,deren Steuerwerk Aufforderungen von Nebenanlagen zu verbotenen Handlungen verarbeitet
DE19671549423 Pending DE1549423A1 (de) 1966-05-25 1967-05-24 Einrichtung zur Verarbeitung von Datensaetzen in einer digitalen Rechenanlage
DE19671549431 Pending DE1549431A1 (de) 1966-05-25 1967-05-24 Datenverarbeitendes System mit verbesserter Verbindung fuer Untersysteme
DEG50172A Pending DE1298318B (de) 1966-05-25 1967-05-24 Steuerwerk fuer eine digitale Rechenanlage
DE1967G0050164 Granted DE1549422B2 (de) 1966-05-25 1967-05-24 Datenverarbeitungsanlage mit variabel vorwaehlbarer wortlaenge
DE19671549428 Pending DE1549428B2 (de) 1966-05-25 1967-05-24 Steuergeraet zum vermitteln von daten in einer datenverarbeitungsanlage

Family Applications Before (5)

Application Number Title Priority Date Filing Date
DE19671549424 Pending DE1549424A1 (de) 1966-05-25 1967-05-24 Digitale Rechenanlage
DE19671549429 Pending DE1549429A1 (de) 1966-05-25 1967-05-24 Datenverarbeitungsanlage mit Zugriffssteuerung fuer Nebensysteme
DE19671549426 Pending DE1549426A1 (de) 1966-05-25 1967-05-24 Datenverarbeitungsanlage,deren Steuerwerk Aufforderungen von Nebenanlagen zu verbotenen Handlungen verarbeitet
DE19671549423 Pending DE1549423A1 (de) 1966-05-25 1967-05-24 Einrichtung zur Verarbeitung von Datensaetzen in einer digitalen Rechenanlage
DE19671549431 Pending DE1549431A1 (de) 1966-05-25 1967-05-24 Datenverarbeitendes System mit verbesserter Verbindung fuer Untersysteme

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE1967G0050164 Granted DE1549422B2 (de) 1966-05-25 1967-05-24 Datenverarbeitungsanlage mit variabel vorwaehlbarer wortlaenge
DE19671549428 Pending DE1549428B2 (de) 1966-05-25 1967-05-24 Steuergeraet zum vermitteln von daten in einer datenverarbeitungsanlage

Country Status (6)

Country Link
JP (3) JPS45236860B1 (de)
CH (7) CH495014A (de)
DE (8) DE1549424A1 (de)
FR (6) FR1545595A (de)
GB (10) GB1150489A (de)
SE (5) SE340192B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3675209A (en) * 1970-02-06 1972-07-04 Burroughs Corp Autonomous multiple-path input/output control system
FR2289003A1 (fr) * 1974-02-01 1976-05-21 Honeywell Bull Soc Ind Dispositif de commande de transferts de donnees entre la memoire centrale et les unites peripheriques d'un systeme informatique
US4209839A (en) * 1978-06-16 1980-06-24 International Business Machines Corporation Shared synchronous memory multiprocessing arrangement
US4306287A (en) * 1979-08-31 1981-12-15 Bell Telephone Laboratories, Incorporated Special address generation arrangement
GB2092341B (en) * 1981-02-02 1984-09-12 Picker Int Ltd Computer peripheral selection
GB2147126B (en) * 1983-09-29 1987-01-07 Memory Ireland Limited Improvements in and relating to computers
EP0690399A3 (de) * 1994-06-30 1997-05-02 Tandem Computers Inc System für fernbediente finanzielle Transaktionen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
GB1167945A (en) 1969-10-22
GB1164000A (en) 1969-09-10
DE1549428B2 (de) 1973-02-01
GB1154516A (en) 1969-06-11
DE1549423A1 (de) 1971-02-18
DE1549422B2 (de) 1977-05-05
CH495016A (de) 1970-08-15
CH486738A (de) 1970-02-28
DE1549424A1 (de) 1971-03-04
DE1549431A1 (de) 1971-04-01
GB1177109A (en) 1970-01-07
SE329287B (de) 1970-10-05
FR1545595A (fr) 1968-11-15
CH505430A (de) 1971-03-31
GB1137784A (en) 1968-12-27
CH493886A (de) 1970-07-15
FR1564478A (de) 1969-04-25
GB1174069A (en) 1969-12-10
JPS5323059B1 (de) 1978-07-12
JPS4510707B1 (de) 1970-04-17
DE1549422A1 (de) 1971-01-07
FR1545594A (fr) 1968-11-15
SE329282B (de) 1970-10-05
GB1186414A (en) 1970-04-02
CH489847A (de) 1970-04-30
GB1142290A (en) 1969-02-05
JPS45236860B1 (de) 1970-08-10
DE1549428A1 (de) 1972-08-10
CH506132A (de) 1971-04-15
GB1173356A (en) 1969-12-10
FR1564477A (de) 1969-04-25
SE340192B (de) 1971-11-08
FR1564476A (de) 1969-04-25
CH495014A (de) 1970-08-15
SE329517B (de) 1970-10-12
SE329279B (de) 1970-10-05
GB1150489A (en) 1969-04-30
DE1549426A1 (de) 1971-01-21
DE1549429A1 (de) 1971-01-21
FR1528181A (fr) 1968-06-07

Similar Documents

Publication Publication Date Title
DE2457312C3 (de) Anordnung zur Durchführung arithmetischer oder logischer Operationen an ausgewählten Gruppen aufeinanderfolgender Bits in einer Datenverarbeitungsanordnung
DE2457553C2 (de) Asynchrone Taktgebereinrichtung
DE1915818C3 (de) Steuerschaltung für ein elektronisches Datenverarbeitungssystem
DE2322674B2 (de) Mikroprogramm-Steuereinrichtung
DE1299145B (de) Schaltungsanordnung zum Steuern von peripheren Ein- und Ausgabegeraeten von Datenverarbeitungssystemen
DE1524209B2 (de) Programmgesteuerte datenverarbeitungsanlage
DE1424762B2 (de) Datenverarbeitungsanlage
DE2019444A1 (de) Datenverarbeitungsanlage
DE2406740A1 (de) System zur regelung von verfahrensausruestungen
DE1115488B (de) Datenverarbeitungssystem
DE1524172B2 (de) Schaltungsanordnung fuer die darstellung graphischer informationen
DE1298318B (de) Steuerwerk fuer eine digitale Rechenanlage
DE3722907A1 (de) Maximallaengen-schieberegister-folgegenerator
DE1424747B2 (de) Erweiterbare digitale datenverarbeitungsanlage
DE1524181B2 (de) Auswahlvorrichtung fuer ein und ausgabegeraete einer daten verarbeitungsanlage
DE2352651A1 (de) Datenverarbeitungsmatrix
DE2720842A1 (de) Daten-uebertragungssystem
DE1119567B (de) Geraet zur Speicherung von Informationen
DE2937777C2 (de) Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage zur Programmunterbrechung und für die Durchführung erzwungener Operationen
DE1449546A1 (de) Schaltungsanordnung zur asynchronen Steuerung der Datenuebertragung
DE2350871A1 (de) Recheneinheit zur verarbeitung von speziellen befehlen
DE2234982A1 (de) Expanderschaltung fuer ein programmierbares steuergeraet
DE2936801C2 (de) Steuereinrichtung zur Ausführung von Instruktionen
DE1549446A1 (de) Digitalrechner
EP0243879B1 (de) Verfahren und Anordnung zur Beschleunigung der Bereitstellung eines Befehles im Befehlsregister eines mikroprogrammgesteuerten Prozessors