DE2352651A1 - Datenverarbeitungsmatrix - Google Patents

Description

Bell northern Research Ltd. , Ottawa, Oritario/Kanada

Bat enverarb e i tungsmat r ix

Die Erfindung bezieht sich auf eine Matrix zur Serien-Parallel-Umwandlung und zur Parallel-Serien-Umwandlung binärer Information. Ebenso ermöglicht sie eine Zwischenspeicherung zur Yerschachtelung oder Trennung von Datenströmen«, Die erfindungsgeinäße Matrix bildet eine vielseitig einsetzbare Einheit.

Bei der Verarbeitung digitaler Information muß oft ein Datenstrom aus der einen Form in eine andere Form umgewandelt werden. Man hat hierzu verschiedene Formen digitaler Wandler oder Konverter entwickelt. Beispielsweise ist es möglich eine Anzahl

4 0 9 819/0758

. ₂ „ 23S2651

serieller Datenströme gleichzeitig in übereinstimmende Schieberegister zu leiten und dann parallel in eine Multiplex-Einheit zu führen, die die parallelen Ausgänge nacheinander auswählt und wiederum eine Folge paralleler und digitaler Ausgänge "bildet.

Umgekehrt kann die Parallelinformation in eine Anzahl serieller Informationsströme zurückverwandelt werden, indem man die Information unter der Steuerung eines Dekoders selektiv in eine' Anzahl Schieberegister überträgt. Die Information wird dann von den Schieberegistern seriell abgegeben.

Serien-Serien-Wandler verwendet man zur Informationsverschachtelung, wenn eine Anzahl Datenströme mit geringer Geschwindigkeit in einen einzigen Datenstrom hoher Geschwindigkeit oder umgekehrt umgeformt werden soll. Ebenso ermöglichen Serien-Serien-Zwischenspeicher auch eine erneute Zeitsteuerung (Timing) von Buchstaben-oder Zahlengruppen (V/örtern), ohne daß die Datengeschwindigkeit verändert wird«,

Jede dieser Einheiten arbeitet mit einer wesentlich verschiedenen Schaltungsanordnung. Im Rahmen integrierter Schaltungen ist jedoch eine einzige und vielseitige Einheit erwünscht, die diese verschiedenen Datenverarbeitungen ausführen kann. Jede Basiseinheit sollte so flexibel sein, daß man sie bei Bedarf mit anderen zur Erzielung von Einheiten größerer Kapazität in Tandemanordnung zusammenfassen kann.-

Man gelangte hierbei zu der Erkenntnis, daß man die Serien-Serien- und Parallel-Parallel-Ümwandlung, das Serien-Serien-Zwischenspeichern und das Versohachteln oder das Trennen der Dateninformation mit einem einzigen und vielseitig verwendbaren Datengerät erreichen ka-irn, indem eine Matrix aus Schieberegistern

409819/0758

von einer Yielzahl von Gattern gesteuert wird.

Die erfindungsgemäße Datenverarbeitungsmatrix umfaßt somit eine Vielzahl von Modulen, die eine Matrix mit Reihen und Spalten "bilden. Jedes Modul besitzt zwei Speicherregister. Jedes Speicherregister eines Paares ist mit den anderen entlang den Reihen in Serie verbunden und bildet eine erste Anzahl von Schiebe- ■ registern zur übertragung von Information in dieser Richtung. Jedes Modul weist eine Anzahl von Gattern zur Steuerung des Zwischentransfers von Information zwischen zwei Speicherregistern in jedem Modul auf sowie zur Steuerung des Zwischentransfers . von Information zwischen anderen Speicherregisterpaaren benachbarter Module j so daß hierdurch eine zweite Anzahl von Schieberegistern gebildet wird«,

Bei einer bevorzugten Ausführungsform ist diese zweite Anzahl von Schieberegistern entlang den Spalten angeordnet_o Man erhält dadurch die erwähnte Serien—Parallel- oder Parallel-Serien-TJmwandlungo Außerdem enthält das Datenverarbeitungsgerät zusätzliche Gatter zur Steuerung des Informationszwischentransfers zwischen den anderen Speicherregisterpaaren benachbarter Module, zur Bildung einer dritten Anzahl von Schieberegistern entlang jeder Reihe. Dies ergibt eine Serien-Serien-Zwischenspeicherung zum Terschachteln oder Trennen von Dateninformation.

Die Erfindung kann ferner weitere Satter zur Steuerung des Informationszwischentransfers zwischen anderen Speicherregisterpaaren benachbarter Module entgegen der durch die zusätzlichen Gatter kontrollierten Richtung umfassen, so daß man eine vierte Anzahl von Schieberegistern entlang den Reihen erhält. Dies ermöglicht die Umkehrung von'Zahlen- bzw. Buchstabengruppen. Dadurch kann von einem Seriendaten-strom zuerst das geringst-

4O9&19/Q7 5S

wertige Bit eingeführt und dann das höchstwertige Datenbit zuerst abgegeben werden.

Zur eingehenden Erläuterung der Erfindung wird auf die Darstellung in der Zeichnung Bezug genommen. Darin zeigen:

Pig. 1 ein Blockschaltbild einer erfindungsgemäßen Datenverarbeitungsmatrix und

Fig. 2 bis 6 die Dateninformation in Abhängigkeit von der Zeit bei verschiedenen Betriebszuständen der Datenverarbeitungsmatrix nach Pig. 1.

Im Ausführungsbeispiel ist die digitale Information auf bekannte Weise durch 1 und O dargestellt. Sämtliche Register und Gatter sprechen auf positive !Dakt- oder Gattersignale an. Der Einfachheit halber sind viele-der Taktimpulse in Pig. 2 bis 6 mit einer einzigen vertikalen Linie als Vorderkante des positiven Signales dargestellt. Diese Impulse besitzen in Wirklichkeit eine endliche Breite.

Die Datenverarbeitungsmatrix nach !ig. 1 umfaßt eine 4x4-Matrix aus gleichen Modulen M...., M^₂, M.„ ... M,,, M.-. Da die Module gleich sind, wurde lediglich das linke Modul M₁. detailliert dargestellt. Eine Anzahl gemeinsamer Eingänge für die Module dienen zur Zuführung der Steuersignale für die d arin enthaltenen Logikelemente. Zur Vereinfachung sind in dem Modul M₁- lediglich eine Anzahl dieser gemeinsamen Eingänge zu sehen. Sie sind ebenso in allen anderen Modulen vorhanden. Die den verschiedenen Eingängen zugeführten Steuersignale sind mit der gleichen Bezeichnung wie die Eingänge versehen. Zur Erläuterung wird deshalb das Steuersignal selbst und nicht der jeweilige Eingang genannt.

40981 9/0758

Jedes der Module M₁₁ bis M,. umfaßt zwi D_Flip~Flop.s (FF) 10 und 11, die als Einzel-Bit-Speicherregister arbeiten. Der Logikpegel am Eingang D, d. h. i oder 0_f wird in den FFs 10 und 11 während der positiven Flanke eines !Daktsignales am Eingang C gespeichert. Das gespeicherte Informationssignal ist immer am Ausgang Q der IFs 10 und 11 Torhanden. Die FFs 10 und 11 werden gelöscht durch ein Rückstellsignal ans Eingang R, das gleichzeitig auf sämtliche Module über den Eingang 0„ gegeben wird. Die FFs 10 und 11 werden durch Takteingangs- und -ausgangssignale G. bzw. Oq gesteuert, die auf die.Eingänge mit diesen Bezeichnungen gegeben werden. Außerdem enthält jedes Modul 5 NAND-Gatter 12, 13» 14, 15 und 16 mit 2 Eingängen und ein NAHD-Gatter 17 mit 5 Eingängen. Man kann sowohl die einzelnen Module für sich als auch die gesamte Matrix der Module als eine einzige Einheit herstellen. Wenn in Fig.1 auf einzelne Module Bezug genommen wird, müssen diese also nicht unbedingt als einzelne Einheiten vorhanden sein.

Das gezeigte Ausführungsbeispiel der erfindungsgemäßen Datenverarbeitungsmatrix enthält auch eine Anzahl von HAND-GattemiL, Mp, H- .„«> JJ42» -^43» die zur Steuerung der Ausgangssignale der Matrix dienen. Unter Bezugnahme auf die Fig. 2 bis 6 werden verschiedene Betriebszustand der Datenverarbeitungsmatrix detailliert in ihrer Funktion beschrieben. Die miteinander verbundenen FFs 10 bilden eine Anzahl Schieberegister entlang den Reihen. Dagegen bilden die FFs 11 in Verbindung mit den Gattern 13» 14, 16 und 17 entweder eine Anzahl von Schieberegistern entlang den Spalten oder den Seinen, die Information in jeder Richtung übertragen können.

Fig. 2 zeigt den zeitlichen Ablauf eines Feldes mit 4 Gruppen von 3 Bits eines Seräen-Parallel-WandlerSo Hierbei liegt am Eingang A eine logische 1. Die anderen Eingänge führen entweder ein Potential nach Fig_o 2 oder eine logische O₀ Zugehörige Bits

409819/0758

der Wörter oder Gruppen werden gleichseitig auf die Eingänge D₁, D₂, D„ und D. in Fig. 1 gegeben«, Die Informations!)its gehen über die Serieneingänge Sj zu den entsprechenden Eingängen D der FFs 10. Bei Zuführung eines Takt impuls es Gp wird die Logikinformation in den FFs 10 der linken Spalte der Matrix gespeichert. Die Zuführung der näohfolgenden Taktimpulse C^ bewirkt, daß die Information jeder Spalte um eine Spalte nach rechts über die Serienausgänge S_Q und Serieneingänge S₁ übertragen wird. Im gezeigten Ausführungsbeispiel werden zur Übertragung der Information eines einseinen Feldes in die ersten drei Spalten drei Saktimpulse Gj zugeführt. Beispielsweise kann man die Wörter oder die Gruppen ¥/, X, Y und Z mit jeweils drei Bits 1, 2 und 3 wie folgt speichern?

3 13 Y2 Y1 4
Eingänge _D2 ^ X2 X1 3 Heihen

D4 Z3 Z2 Z1

D3 13 Y2 Y1 4

D2 X3 X2 X1 3

D1 W3 ¥2 Wl 1

Nach der Speicherung eines kompletten Feldes wird die Information durch Abgabe sowohl eines Steuertransfersignales Cm (der gleichzeitig auf sämtliche Gatter 12 gegeben wird) als auch eines Taktimpulses Cq über die NAND-Gatter 12 und 17 von den FFs 10 auf die FFs 11 übertragen.

Wenn beispielsweise an dem Ausgang Q eines FFs 10 eine 1 vorhanden ist, bewirkt eine 1 am Eingang C_m, daß'der Ausgang des NAND-Gatters 12 auf 0 geschaltet wird. Im Ruhezustand ist der Ausgang der NAND-Gatter 12 bis 16 eine 1, so daß der Ausgang des UAND-Gatters 17 eine 0 ist. Dagqgnbringt das Vorhandensein einer 0 am Ausgang des NAND-Gatters 12 den Ausgang des NAND-Gatters 17 auf 1, die zum Eingang D des FFs 11 gegeben wird_o

409819/0758

Durch gleichzeitige Abgabe des Taktimpulses G_Q wird die zugeführte Information im FJ¹ 11 gespeicherte

Wenn dagegen umgekehrt am Ausgang Q des PPs 10 eine O vorhanden ist, bleibt der Ausgang des Gatters 12 während der Abgabe des Steuersignales C„, auf 1. Da,·; sämtliche Eingänge des NAND-Gatters 17 auf 1 bleiben, wird der Ausgang des Gatters 17, der im Pi¹ 11 gespeichert ist, eine O.

Zu diesem Zeitpunkt ist das erste Wort bzw. die erste Gruppe horizontal in den P3?s 11 der Module M^, M^, und M₁₂ in der unteren Reihe gespeichert, während die übrigen Wörter in aufsteigender Ordnung entlang den übrigen Beinen der Matrix gespeichert sind. Auf den vertikalen transfer eingang V™ wird nun eine logische 1 gegeben. Infolgedessen werden über Abgabe jedes Taktimpulses G_Q die Wörter oder Gruppen in absteigender Ordnung der I⁴Ps 11 in den Spalten abwärts durch die vertikalen Ausgänge Y_Q und die Eingänge Y₁ und die NAND-Gatter 13 und 17 der Datenverarbeitungsmatrix übertragen« Bei Erreichung der unteren Eeihe wird die in jedem Wort enthaltene digitale Information vom vertikalen Ausgang Vq auf den zugeordneten Eingang eines der NAND-Gatter N₁₁, ^21* ^N31 ¹^ ^N41 S^eS^e^^en·- ^ie Abgabe einer logischen 1 auf den Steuereingang A führt dazu, daß die an Y_Q vorhandene Information über die entsprechenden NAND-Gatter N₁₁, N₂₁, IL₁ und N^₁ und die NAND-Gatter N₁, N₂, N, und N. auf die Ausgänge Q₁, Q₂, Q, und Q. gegeben wird»

Im Ruhezustand sind beispielsweise sämtliche Eingänge der NAND-Gatter U₁₁ bis N._, gleich 0. Infolgedessen sind die Eingänge der NAND-Gatter N₁ bis N. gleich 1, so daß die Ausgänge Q₁, Q₂, Q, und Q. gleich 0 sind. Wenn nun der vertikale Ausgang Y₀ des Moduls M₁. auf 1 geschaltet wird, sind beide Eingänge des NAND-Gatters N.^ gleich 1, so daß der Ausgang auf 0 geht. Durch Abgabe einer 0 an das NAND-Gatter N. erscheint am Ausgang Q. eine 1.

4098 19/07 5 8

— ο —

Wenn umgekehrt der Ausgang Y_Q des Moduls H auf 0 bleibt, bleibt auch der Ausgang des NAND-Gatters N^₁ auf 1, obwohl am Eingang A eine 1 ansteht« Ebenso bleibt der Ausgang Q, auf O.

Dadurch ist die Serien-Parallel-Umwandlung eines Informationsfeldes abgeschlossene Da die PFs 10 und 11 normalerweise voneinander isoliert sind (mit Ausnahme beim Vorhandensein des Transfersignales G₁) werden gemäß Fig. 2 die Bits eines Feldes in Serie bei D₁ bis D. eingegeben, während die Wörter des vorhergehenden Feldes parallel an Q₁ bis Q. ausgegeben werden. Offensichtlich müssen die Ein- und Ausgangstakte Cj und C₀ nicht mit der gleichen Geschwindigkeit laufen. Die einzige Beschränkung ist, daß der Ausgang eines Feldes der Datenverarbeitungsmatrix vor der Übertragung von Infonnation von den FFs 10 nach den FFs 11 in jedem Modul abgeschlossen sein muß, sonst geht die Inform_ation verloren.

Fig. 3 zeigt den zeitlichen Ablauf eines Feldes mit zwei Wörtern von vier Bits bei einem Parallel-Serien-Wandler. Während dieses Viand 1 erbe trieb es ist der Eingang A eine logische 1. Sämtliche anderen Steuereingänge besitzen einen Pegel nach Fig. 2 oder eine logische 0. Die Informationsbits jedes Wortes werden parallel auf die Eingänge D^ bis D- gegeben und dann entlang den Reihen durch die Taktimpulse Cy übertragen. Nach Eingang eines kompletten Feldes übertragen ein Steuersignal G^ und ein Taktimpuls G₀ die Information aus den FFs 10 über die NAND-Gatter 12 und 17 auf die zugehörigen FFs 11 in jeden der Module der beiden linken Spalten. Die in den Spalten nun vertikal gestapelten beiden Wörter oder Gruppen können nun durch Abgabe eines vertikalen Transfers ignales Veline Folge von Taktimpulsen C_n in Serienform abgegeben werden. Wie beim vorherigen Beispiel führt ein Steuersignal A dazu, daß die Information an den Ausgängen Q, und Q. in Serienf orm atigegeben wird.

Λ 0 9 8 1 9/0758

Aus den vorhergehenden Beispielen folgt, daß jede Kombination von Bits lind Wörteli bzw. Gruppen "bis zu einem Maximum der 4x4-Matrix von der Serien-Parallel- in die Parallel-Serienlorm umgewandelt werden können* Wenn eine noch längere Umwandlung benötigt wird, kann man eine Anzahl von Datenverarbeitungsmatritzen entweder horizontal oder vertikal in einer Tandemanordnung schalten, indem man die entsprechenden Eingänge E mit den Eingängen D der folgenden horizontalen Einheit-und die Ausgänge Q mit den Eingängen P der folgenden vertikalen Einheit verbindet,

lig. 4- zeigt den zeitlichen Ablauf eines Feldes von drei Wörtern oder Gruppen mit vier Bits bei einem Serien-Serien-Beschleuniger (Akzelerator)· Während dieser Betriebsart ist der Eingang G eine logische 1_o Die übrigen Steuereingänge besitzen ein Potential nach lig. 4 oder eine logische 0. Außerdem sind die Ausgänge Q₂ und Q, mit den Eingängen Pi, bzw ο P₂ verbunden. Zugehörige Bits der Wörter werden parallel auf die Eingänge D.. bis D, gegeben und dann durch Abgabe der Taktimpulse Gj entlang den Reihen transferiert. Nach Eingabe eines kompletten Feldes bewirken ein Steuersignal G^ und ein Taktimpuls Oq den Transfer der Information von den Ils 10 über die NAND-Gatter 12 und 17 auf die zugehörigen ils 11 in jeden der Module der drei unteren Reihen der Matrix» Die drei Wörter oder Gruppen, die nun horizontal in je einer Reihe gespeichert sind, können nun durch Abgabe eines horizontalen Transfersignales H^ und eine lolge von Taktimpulsen Oq abgegeben werden, die die Information entlang den Reihen der Ils 11 über horizontale Ausgänge H_Q und Eiagänge Hj und die NAND-Gatter 14 und 17 transferieren. Information am Ausgang Hq der Module M...., M₂₁ und M.,.. geht durch Abgabe einer logischen 1 auf den Steuereingang 0 der entsprechenden Ausgänge Q₁, Q₂ und Q~ durch die zugehörigen NAND-Gatter„ Da jedoch die Ausgänge Q₂ und Q, mit den Eingängen P₁. bzw_o P₂,

4098 19/0758

verbunden sind, wird die Information der nächst unteren Reihe solang durch das Schieberegister zurückgeführt, bis schließlich die gesamte Information nacheinander vom Ausgang Q- abgeht. In dieser Betriebsart können somit Eingangswörter mit geringer Geschwindigkeit verschachtelt und als einziger Datenstrom hoher Geschwindigkeit abgegeben werden.

Bei einer Alternative dieser. Betriebsart kann ein Datenstrom mit geringer Geschwindigkeit eingegeben, transferiert und dann in Datenstößen oder Datenfolgen hoher Geschwindigkeit abgegeben werden. Wenn ein Wort oder Gruppe mehr als vier Bits enthält, können die Ausgänge E einer Reihe mit dem Eingang D der folgenden Reihen verbunden werden, der gleichen Matrix oder angrenzender Matrizen, wodurch die länge der Schieberegister erweitert wird.

Fig. 5 aeigt den zeitlichen Ablauf eines Feldes von drei Wörtern mit vier Bits bei einem Serien-Parallel-Reduzierer. In dieser Betriebsart ist der Eingang A eine logische 1. Die übrigen Eingänge besitzen entweder ein Potential nach Fig. 5 oder eine logische O. Ebenfalls sind die Ausgänge E„ und E-, mit den Eingängen D₁ bzw« D₂ verbunden. Ein Datenstrom hoher Geschwindigkeit wird auf den Eingang D^ gegeben und dann durch Abgabe von Taktimpulsen C₁ entlang den Reihen transferiert, bis ein komplettes Feld von 12 Bits eingegeben ist. Die unteren 3 Reihen der Matrix sind dann gefüllt, Nach Eingabe eines kompletten Feldes übertragen ein Steuersignal Gm und ein Taktimpuls O₀ die Information von den FI¹S 10 auf die entsprechenden PPs 11 in jedem der Module der unteren 3 Reihen. Die 3 nun in den Reihen horizontal gespeicherten Wörter oder Gruppen können nun durch Abgabe eines vertikalen Tranefersignales Ym und einer Folge von Taktimpulsen Cq parallel abgegeben werden. Ein Steuersignal auf der Leitung A bewirkt die parallele Abgabe der Wörter oder Gruppen an den Ausgängen Q₁ bis Q._o Offensichtlich muß die

40981 9/0758

Dauer der Eingangs- und Ausgangswörter nicht gleich sein. Bs ist lediglich erforderlich, daß vor dem Transfer des nächsten Feldes von den Ii¹S 10 zu den FFs 11 ein komplettes PeId yon der Datenverarbeitungsmatrix abgegeben sein muß.

Fig. 6 zeigt den zeitlichen Ablauf eines Feldes mit vier Wörtern aus vier Bits. Während dieser Betriebsart iat der Eingang B eine logische 1. Sämtliche anderen Steuereingänge besitzen entweder ein Potential nach Fig. 6 oder das Potential 0. Die Information jedes Wortes wird den Eingängen D. bis D. in Serienform zugeführt und dann durch die Taktimpulse C. entlang den Reihen transferiert. Nach Eingang eines kompletten Feldes übertragen ein Steuersignal G^ und ein Taktimpuls 0_Q die Information aus den FFs 10 auf die zugehörigen FFs 11 in jedem Modul der Matrixo Die nun horizontal entlang den Seihen gestapelten vier Wörter können dann durch Angabe des umgekehrten Eingangssignales Rj auf das NAND-Gatter 16 und eine Folge von Taktimpulsen C_Q abgegeben werden. Die Information in den FFs 11 wird von rechtsnach links entlang den Reihen über die linken Ausgänge L_Q und die Eingänge Lj auf die Ausgänge Lq gegeben. Ein Steuersignal B bewirkt die umgekehrte Abgabe der Information in Serienform an den Ausgängen Q. bis Q.ο Diese Betriebsart ermöglicht den Dateneingang in Serienform mit dem geringwertigen Bit zuerst und die Ausgabe in Serienform mit dem höchstwertigen Bit zuerst oder umgekehrt*

In verschiedenen Fällen ist es zweckmäßig die Information durch Abgabe eines Taktimpulses in jedem Modul zirkulieren zu lassen, um dadurch eine Art Taktsperrfunktion zu erzielen. Man erreicht dies durch ein lokales Transfersignal L™ am NAND-Gatter 15, worauf die Information am Ausgang Q der FFs 11 über die Ausgänge Hq, Lq und die NAND-Gatter 15 und 17 zum eigenen Eingang D zurückkehren. Die Abgabe eines Taktimpulses C_Q führt dann die Information von den einzelnen FFs 11 wieder in sich zurück.

40 98 19/075 8

Durch Rückwärtsverbindung verschiedener Ausgänge mit den Eingängen und entsprechende Taktgabe kann man die Datenverarbeitungsmatrix somit auch in anderen Betriebsarten arbeiten lassen. Beispielsweise kann man die Länge der Schieberegister
variieren. Ferner kann man verschiedene Verzögerungen der Informationsbits erreichen, indem man die Information an verschiedenen Punkten· der Matrix ein- und ausgibt. Selbstverständlich können in Anwendungsfallen, in denen nicht alle Funktionen benötigt werden, verschiedene Gatter entfallen.

Die Matrix selbst muß nicht unbedingt rechteckig ausgeführt
sein. Man kann beispielsweise ein Parallelogramm aus Modulen
vorsehen, in denen der Eingang für jede Reihe um eine oder
mehrere Spalten von der unmittelbar vorhergehenden Reihe nach links oder rechts verschoben ist.

In der oben beschriebenen Ausführungsf orm sind die Fi¹S 10
direkt miteinander verbunden, so daß man Reihen von -Eingangsschieberegistern erhält, während die PFs 11 über verschiedene Gatter 12 bis 17 miteinander verbunden sind und die Reihen oder Spalten von Ausgangsschieberegistern bilden. Bei einer alternativen Ausfülirungsform kann man diese Anordnung so umkehren, daß die Eingangsflipflops über die verschiedenen Gatter miteinander verbunden sind, während die Ausgangsflipflops direkt miteinander verbunden sind. Ebenso kann in bestimmten Fällen
auch die Verbindung der beiden Arten von FFs über verschiedene Gatter von Vorteil sein.'

409819/075 8

Claims (1)

1. -JC-

   Pat ent ansprüch e

   Datenverarbeitungsmatrix· gekennzeichnet durch in Reihen und Spalten angeordnete Module mit je zwei Speicherregistern, die zur Informationsübertragung entlang jeder Reihe und zur Bildung einer ersten Anzahl Schieberegister in Serie verbunden sind. .

   Matrix nach .Anspruch 1 gekennzeichnet durch erste Gatter zur Steuerung des Transfers von Information aus dem ersten in das zweite; Speicherregister in jedem Modul, durch zweite Gatter zur Steuerung des Transfers von Information zwischen benachbarten zweiten Speicherregistern entlang jeder Spalte, wobei diese zweiten Gatter mit den zweiten Speicherregistern zusammenwirken und eine zweite Anzahl von Schieberegistern entlang den Spalten bilden,' durch dritte Gatter zur Steuerung des Transfers von Information zwischen benachbarten zweiten Speicherregistern entlang jeder Reihe, wobei die dritten Gatter mit den zweiten Speicherregistern zusammenwirken und entlang den Reihen eine dritte Anzahl von Schieberegistern bilden, und durch vierte Gatter zur Steuerung des Transfers von Information zwischen benachbarten zweiten Speicherregistern entlang jeder Reihe entgegengesetzt der durch die dritten Gatter kontrollierten Richtung, wobei diese vierten Gatter mit den zweiten Speieherregistern zusammenwirken und eine vierte Anzahl von Schieberegistern entlang den Reihen bilden.

   3. Matrix nach Anspruch 1 dadurch gekennzeichnet, daß jedes Modul eine Anzahl von.Gattern enthalt, zur Steuerung des Zwischentransfers von Information zwischen den Speicher-

   409819/0758

   registerpaaren in jedem Modul und des Zwisehentransfers von Information zwischen den anderen Speicherregisterpaaren benachbarter Module, so daß sich mindestens eine zweite Anzahl von Schieberegistern ergibt.

   4· Matrix nach Anspruch 1 und 2 dadurch gekennzeichnet, daß die zweiten Gatter den Transfer von Information in jeder Reihe steuern, so daß eine zweite Anzahl von Schieberegistern entlang den Reihen vorhanden ist«,

   ο Matrix nach Anspruch 1 und 2 dadurch gekennzeichnet, daß zur Serien-Parallel-Umwandlung, Parallel-Serien-Umwandlung oder Serien-Serien-Zwischenspeicherung von Dateninformation -iie Speicherregister jedes Modules als Einzel-Bit-Speicherregister ausgeführt sindo

   409819/0 758

   _J .

   Leerseite