DE2926351A1 - Look-ahead-speicheradressen- steuereinrichtung - Google Patents

Look-ahead-speicheradressen- steuereinrichtung

Info

Publication number
DE2926351A1
DE2926351A1 DE19792926351 DE2926351A DE2926351A1 DE 2926351 A1 DE2926351 A1 DE 2926351A1 DE 19792926351 DE19792926351 DE 19792926351 DE 2926351 A DE2926351 A DE 2926351A DE 2926351 A1 DE2926351 A1 DE 2926351A1
Authority
DE
Germany
Prior art keywords
memory
command
instruction
identification code
memory module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19792926351
Other languages
English (en)
Inventor
David W Abmayr
James O Rozell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Publication of DE2926351A1 publication Critical patent/DE2926351A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/342Extension of operand address space
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615Address space extension
    • G06F12/0623Address space extension for memory modules
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145Instruction analysis, e.g. decoding, instruction word fields
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824Operand accessing
    • G06F9/383Operand prefetching

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

292635t
BESCHREIBUNG
Die Erfindung bezieht sich auf elektronische Datenverarbeitunssysteme und betrifft insbesondere Speicheradressier- und Befehlsabruf-Einrichtungen.
Die Entwicklung elektronischer Datenverarbeitungssysteme einschließlich Mikroporzessorsysteme hat zu verschiedenen Techniken hinsichtlich der Speicherung von Befehlen geführt, die der Rechner zur Ausführung seiner beabsichtigten Operationen verwendet, sowie hinsichtlich des Abrufs der Befehle aus dem Speicher bei während des Betriebs des Datenverarbeitungssystems auftretendem Bedarf. Gewöhnlich verwenden die Systeme Verarbeitungseinrichtungen, die die Befehle der Reihe nach jeweils einzeln so, wie sie für den Betrieb des Verarbeitungssystems benötigt werden, aus dem Speicher holen. Typischerweise werden die einzelnen Befehle beim Abruf aus dem Speicher in ein Befehlsregister eingegeben, dessen Inhalt decodiert wird, so daß der Rechner einen bestimmten DatenverarbeitungsVorgang ausführt. Gleichzeitig wird der Inhalt eines weiteren Registers, das gewöhnlich als Programm- oder Speicherstellenzähler bezeichnet wird, auf neuesten Stand gebracht, um die Speicheradresse des nächsten von der Verarbeitungseinheit auszuführenden Befehls zu identifizieren. Nach beendeter Ausführung des jeweils vorliegenden Befehls wird dann der nächste von dem Speicherstellen-
909882/0974
zähler identifizierte Befehl aus dem Speieher abgerufen und in das Befehlsregister eingespeichert. Dieser Zyklus wiederholt sich für jeden einzelnen Befehl.
In dem Bemühen, die Betriebszeit der Verarbeitungseinhext zu reduzieren, sind Look-ahead- oder Vorabruf-Einrichtungen entwickelt worden, bei denen das System bereits mit dem Abruf des nächsten Befehls aus dem Speicher beginnt, sobald es nach Decodieren des Inhalts des in dem Befehlsregister stehenden jeweils gegenwärtigen Befehls dessen Ausführung aufgenommen hat. Auf diese Weise schreitet der Betrieb des Systems fort.
Gleichzeitig mit der Entwicklung von Befehlsausführungsund Vorabruf-Einrichtungen für Verarbeitungseinheiten ist es durch Verbesserungen an Informationsspeichersystemen möglich geworden, daß die Verarbeitungseinheit zunehmend größere Speicherkapazitäten benützt. Durch Fortschritte in der kompakten Bauweise von Speichern, etwa durch verbesserte LSI-(Großintegrations)-Techniken, lassen sich sehr große Speicherfelder in Modul-Bauweise ausführen, so daß es in der Tat möglich ist, so viel Speicherraum, wie für den Betrieb eines beliebigen Systems erforderlich ist, einfach durch Zusammenstellung des Speichers außer einer entsprechenden Anzahl von Speichermoduln zur Verfügung zu stellen. Anders ausgedrückt, läßt sich ein Informationsspeicher aus einem Aggregat von Speichermoduln aufbauen, deren jeder selbst beträchtliche Speicherkapazität aufweisen kann, wodurch äußerst große Systemspeicher-Möglichkeiten erreicht werden.
Da innerhalb eines derartigen Aggregats die einzelnen Speichermoduln typischerweise identisch gestaltet sind, ist eine selektive Adressiereinrichtung erforderlich, um jeweils denjenigen speziellen Modul in dem Aggregat richtig zu identifizieren, der die abzurufenden Informationen wie etwa Befehle oder Daten enthält oder in den Informationen eingeschrieben werden sollen. Die jeweils gewählte Einrichtung muß Anpassungsmöglichkeiten bieten, da Situationen auftreten können, in denen ein gerade ausgeführter Befehl auf Daten Bezug nimmt, die in einem anderen Speichermodul ange-
909882/0974
ordnet sind als demjenigen, von dem der ausgeführte Befehl abgerufen wird. Zum Anwählen des jeweils richtigen Speichermoduls können zusätzliche Adressenregister vorgesehen werden, die sich als Erweiterungen der systeminternen Adressenregister auffassen lassen, um den jeweils richtigen Speichermodul zu identifizieren, der die gerade interessierende, adressierte Speicherstelle enthält. Diese Register werden herkömmlicherweise durch die Software (Programm) über spezielle Befehle gesteuert, was unerwünschterweise die Kompliziertheit der Verarbeitungseinheit (sowohl von der Software her als auch im Hinblick auf Mikrocode-Betrachtungen) sowie die Ausführungszeit erhöht.
Die vorliegende Erfindung vermittelt eine selektive Speicheradressiereinrichtung mit einem programmierbaren Festspeicher (PROM), der auf den Operationscode ("Opcode") des nächsten auszuführenden Befehls anspricht und Speichermodul-Wählregistern Steuerinformationen zuführt. Die Speichermodul-Wählregister liefern in Zusammenarbeit mit internen Adressenregistern die erforderliche Leitinformation zur ordnungsgemäßen Adressierung der beabsichtigten Speicherstelle, ohne daß dazu nennenswerter Aufwand an Software erforderlich wäre. Durch diese Einrichtung erbringt die Erfindung eine Verbesserung in der Speicheradressierungs-Leistung, indem die für einen Befehlsabruf-Vorgang benötigte Mikrocode-Menge reduziert wird. Der PROM wird dabei entsprechend demjenigen Befehlsvorrat programmiert, mit dem die Verarbeitungseinheit arbeitet, und derart angekoppelt, daß er den Operationscode-Inhalt des jeweils geladenen Befehlsregisters in Look-ahead-Betriebsweise, d.h. vorausschauend, mit dem Befehl decodiert, der auf den von der Zentraleinheit gerade ausgeführten Befehl folgt.
Der PROM erzeugt ein erstes Ausgangssignal, das angibt, ob gegebenenfalls ein zweites PROM-Ausgangssignal dazu verwendet werden soll, den Speichermodul anzuwählen, der den bei Ausführung des nächsten Befehls herangezogenen Operanden enthält. Dieses zweite PROM-Ausgangssignal hat diejenige Code-Größe, die zum Identifizieren jedes Moduls in dem Ag-
909882/0974
gregat erforderlich ist. Ein drittes Ausgangssignal des PROM kann dazu dienen, den Speicherstellenzähler aufgrund der Länge des nächsten Befehls weiterzuschalten. Wird das zweite Ausgangssignal des PROM nicht zum Anwählen des Speichermoduls verwendet, der den anzuwendenden Operanden enthält, so weist das erste PROM-Ausgangssignal einen Status auf, in dem es die in einem Programmstatuswort-Register gespeicherte Information zur Identifizierung desjenigen Speichermoduls ausgibt, der den Operanden für den nächsten auszuführenden Befehl enthält.
Um einen direkten Eingriff der Zentraleinheit in die Ausführung von Befehlen zu gestatten, was beispielsweise im Falle einer Unterbrechung stattfindet, können vorgegebene Bitstellen der Datensammelleitung der Zentraleinheit selektiv mit der Modul-Wählschaltung gekoppelt sein, so daß der operationscode-gesteuerte Betrieb des PROM umgangen und eine direkte Auswahl innerhalb des Speicheraggregats durch die Zentraleinheit erreicht wird.
Als einen Vorteil bietet die erfindungsgemäße Anordnung mit Befehls-Vorabruf insofern ein großes Maß an Flexibilität in der Speicheradressierung, als Befehle ohne weiteres so ausgeführt werden können, daß auf einen erweiterten Speicher oder den jeweils von dem Programmstatuswort-Register spezifizierten Speichermodul Bezug genommen wird. Da ähnliche Befehle mit unterschiedlichen Operationscoden sich in gemeinsame Mikrocoden teilen können, werden Mikrocoden eingespart. Ferner erübrigt es sich, jedem Befehl einen Mikrocode zur Fortschaltung des Speicherstellenzählers zuzuordnen, da dieser Zähler hardware-seitig weitergeschaltet wird.
Ein bevorzugtes Ausführungsbeispiel der Erfindung wird nachstehend anhand der Zeichnung näher erläutert. In der Zeichnung zeigen
Figur 1 ein Blockschaltbild eines Teils des Datenübertragungsnetzwerks zwischen einer Zentraleinheit und einem zugehörigen Speicher in einem elektronischen Datenverarbeitungssystem; und Figur 2 ein Blockschaltbild eines PROM-gesteuerten
909882/0974
Look-ahead-Speichermodulwählsysterns.
Vor einer detailierten Beschreibung einer speziellen, nach der Lehre der Erfindung gebauten Speichermodul-Wähleinrichtung sei erwähnt, daß die Erfindung in erster Linie in einem neuartigen Aufbau aus einer Kombination an sich herkömmlicher Rechner-Schaltkreise und nicht in deren speziellen Ausgestaltungen im einzelnen liegt. Demgemäß sind Aufbau, Steuerung und Anordnung dieser herkömmlichen Rechner-Schaltkreise in der Zeichnung durch leicht verständliche Blockdarstellungen und schematische Schaltbilder wiedergegeben, die nur diejenigen speziellen Einzelheiten zeigen, die für die vorliegende Erfindung von Bedeutung sind, um die Offenbarung nicht mit konstruktiven Einzelheiten zu belasten, die sich für den Fachmann beim Lesen der Beschreibung ohnehin ergeben. Ferner sind verschiedene Teile eines elektronischen Datenverarbeitungssystems in geeigneter Weise zusammengefaßt und vereinfacht, um die für die Erfindung wichtigsten Teile hervorzuheben. Die in der Zeichnung dargestellten Blockschaltbilder stellendaher nicht notwendigerweise die mechanisch-räumliche Anordnung des Systems in dem gewählten Ausführungsbeispiel dar, sondern sollen in erster Linie die hauptsächlichen Bauelemente des Systems in einer zweckmäßigen funktionellen Gruppierung veranschaulichen, damit die Erfindung um so leichter verständlich wird.
In Figur 1 der Zeichnung ist ein Blockschaltbild von
Teilen eines typischen Datenübertragungsnetzwerks zwischen einer Zentraleinheit und einem zugehörigen Speicher in einem elektronischen Datenverarbeitungssystem, etwa einem modernen Mikroprozessor-System, gezeigt. Wie bereits dargelegt, richtet sich die Erfindung insbesondere auf eine Speiehermodul-Adressenwähleinrichtung, mit der Speicheradressen in Verbindung mit dem Abruf und der Ausführung von Befehlen durch die Zentraleinheit angewählt werden. Demgemäß sind in der Zeichnung nur diejenigen Teile des gesamten Datenverarbeitungssystems gezeigt, die für das Verständnis der vorliegenden Erfindung von Bedeutung sind. Der in Figur 1 somit gezeigte Teil des Systems umfaßt eine Zentraleinheit-Steuerung 1,
909882/0974
einen Speicher 2 und eine Speichersteuerung 3. Die Zentraleinheit-Steuerung 1 weist eine Befehls-Abrufeinheit 10 und eine Befehls-Ausführeinheit 11 auf. Bei Auftreten von Zentraleinheit-Steuersignalen fordert die Befehls-Abrufeinheit 10 die einzelnen Befehle in einer Befehlsfolge zur Ausführung einer Folge von Verarbeitungsoperationen aus dem Speicher zur Zuführung an die Befehls-Ausführeinheit 11 an. Die Befehls-Abrufeinheit 10 umfaßt dazu das entsprechende Befehlsregister, einen Programm- oder Speicherstellenzähler, eine Programmstatuswort-Registerschaltung und ähnliche Schaltkreise, die bei Auftreten von Zentraleinheit—Steuersignalen die aus dem Speicher entnommenen Befehle der Reihe nach anfordern und vorübergehend speichern. Da sich die vorliegende Erfindung insbesondere auf ein Datenverarbeitungssystem mit Look-ahead-Befehlsabruffähigkeit bezieht, ist die Abrufeinheit 10 in geeigneter Weise derart ausgelegt, daß sie den nächsten Befehl in einer Folge abruft, sobald die Ausführeinheit 11 mit den notwendigen Ausführungs-Bearbeitungsschritten für den jeweils vorliegenden Befehl begonnen hat.
Der Verkehr zwischen der Zentraleinheit-Steuerung 1 und dem Speicher wird über die Speichersteuerung 3 bewirkt. Die Speichersteuerung 3 weist eine Speicher-Zugriffseinheit auf, die bei Auftreten von Befehls- und/oder Operanden-Anforderungen seitens der Abrufeinheit 10 und der Ausführeinheit 11 die Daten zwischen einem Speichermodul-Aggregat 20 und den Einheiten 10 und 11 überträgt. Typischerweise umfaßt das Speichermodul-Aggregat 20 eine Vielzahl identisch aufgebauter Speichermoduln, deren Identität bisher beträchtlichen Aufwand an Software-Steuerung für die in der Speicher-Zugriffseinheit 30 enthaltenen internen Adressenregister erfordert hat. Zur Erübrigung dieser Software-Steuerung und zur weiteren Verringerung des früher erforderlichen Mikrocodes beruht die vorliegende Erfindung insbesondere auf einem neuartigen Aufbau der Speicher-Zugriffseinheit 30 und deren Zusammenarbeit mit der Befehls-Abrufeinheit 10. Im wesentlichen enthält die Speicher-Zugriffseinheit 30 eine Decodier-Steuerschaltung, die im folgenden im Zusammenhang mit Figur 2 noch
909882/0974
einzeln erläutert werden soll, und die gemäß dem Operationscode desjenigen von der Abrufeinheit 10 abgerufenen Befehls, der auf den von der Ausführeinheit 11 ausgeführten Befehl folgt, die Zentraleinheit-Steuerung 1 an den jeweils richtigen Speichermodul innerhalb des Aggregats 20 verweist. Zusätzlich schaltet diese in der Speicher-Zugriffseinheit 30 enthaltene Decodier-Steuerschaltung den Speicherstellenzähler auf die Adresse des nächstfolgenden Befehls weiter, wodurch sich die Verarbeitungszeit für die Vorgänge sowohl des Befehlsabrufs als auch der Befehlsausführung durch die Zentraleinheit-Steuerung 1 weiter verkürzt.
Im einzelnen umfaßt die Schaltung nach Figur 2 eine Befehls-Vorabrufsteuerung 101, die als Teil der Zentraleinheit-Steuerung sequentiell Befehle aus dem Speicher abruft und über eine Verbindung 201 in ein Befehlsregister 102 lädt.
Wie bei normalen Operationen üblich, ist die Speicherstelle für jeden einzelnen abgerufenen Befehl teilweise durch den Inhalt eines Speicherstellenzählers 112 definiert. Erfindungsgemäß wird der spezielle Speichermodul, der einen Operanden enthält, welcher zu dem vom Inhalt des Speicherstellenzählers 112 angegebenen Befehl gehört, entsprechend dem Operationscode des von der Vorabrufsteuerung 101 vorher abgerufenen Befehls selektiv adressiert; außerdem wird der Speicherstellenzähler um einen der Länge des Befehls entsprechenden Wert automatisch erhöht, wie dies weiter unten im einzelnen erläutert wird. An dieser Stelle der Beschreibung mag es genügen zu sagen, daß jeder einzelne Befehl nach Abruf durch die Vorabrufsteuerung 301 in das Befehlsregister 102 eingespeichert wird und, sobald die Befehlsausführung aufgenommen und damit eine weitere Speicherung des Befehls in dem Register 102 unnötig geworden ist, die Vorabrufsteuerung 101 gemäß dem Inhalt des Speicherstellenzählers 112 fortfährt, den nächsten Befehl aus dem Speicher abzurufen und ihn über die Verbindung 201 in das Befehlsregister 102 einzuspeichern. Während der Ausführung eines Befehls enthält somit das Register 102 denjenigen Befehl, der auf den gerade ausgeführten unmittelbar folgt.
909882/0974
Über eine Verbindung 202 ist an denjenigen Teil des Befehlsregisters 102, der den Operationscode-Teil eines Befehls aufnimmt, ein PROM (programmierbarer Festspeicher) 103 angeschlossen. Wie üblich, kann der Operationscode-Teil jedes Befehls acht Bitstellen (z.B. die Bits O bis 7) des Befehls umfassen. Das Befehlsregister 102 mag eine Kapazität von vier Bytes(32 Bits) aufweisen und damit in der Lage sein, einen Ganzwort-Befehl (32 Bits) oder einen Halbwort-Befehl (2 Acht-Bit-Bytes = 16 Bits) zu speichern. Der PROM 103 kann jeden beliebigen geeigneten, herkömmlichen Aufbau haben und ist derart programmiert, daß er den Operationscode-Teil jedes in dem Befehlsregister 102 gespeicherten Befehls gemäß demjenigen Befehlsvorrat decodiert, nach dem die Verarbeitungseinheit arbeitet. Der PROM 13 ist mit einer ersten Ausgangsverbindung 203 über ein ODER-Glied 105 an die Steuereingangsleitung 208 eines Operanden-Multiplexers 106 angeschlossen. Je nach dem Inhalt des Operationscode-Teils des Registers 102 nimmt die Verbindung 203 einen von zwei möglichen Binärzuständen an. Die Wirkung jedes dieser Zustände wird weiter unten erläutert.
Ein zweiter Ausgang des PROM 103 ist über eine Verbindung 204 mit einem der Tasteingänge des Operanden-Multiplexers 106 verbunden. Dieser zweite Ausgang hat eine Code-Größe, die ausreicht, um jeden der in dem Aggregat 114 enthaltenen Speichermoduln zu identifizieren. In dem hier beschriebenen Ausführungsbeispiel enthält das Speichermodul-Aggregat 114 vier Speichermoduln 114-1...114-4, weshalb die Verbindung 204 zwei Binärstellen mit dem Operanden-Multiplexer 106 verbindet. Die Anzahl an in dem Aggregat 114 enthaltenen Speichermoduln beschränkt sich jedoch nicht auf die beschriebenen vier Moduln oder auf irgendeine sonstige spezielle Zahl, sondern kann nach den Anforderungen der jeweiligen Anwendung erhöht oder verringert werden. Bei Hinzufügen weiterer Speichermoduln muß die Anzahl an Bitstellen, die zur Identifizierung des jeweiligen Speichermoduls verwendet werden, natürlich der Aggregat—Kapazität entsprechend ausreichend bemessen sein.
909882/0974
Ein dritter Ausgang des PROM 103 ist über eine Leitung 221 mit einer Speicherstellen-Fortschaltsteuerung 111 verbunden. Die Steuerung 111 ist ihrerseits über eine Verbindung 211 an den Speicherstellenzähler 112 angeschlossen und bwirkt bei Auftreten eines Ausgangssignals am dritten Ausgang des PROM 103, daß der Inhalt des Speicherstellenzählers 112 um entweder 2 Bytes,(falls der nächste Befehl die Länge eines Halbwortes hat) oder um vier Bytes (falls der nächste Befehl die Länge eines ganzen Wortes hat) erhöht oder weitergeschaltet wird. Der Inhalt des Speicherstellenzählers 112 wird über eine Verbindung 215 einem Speicheradressen-Decoder/ Multiplexer 113 zugeführt. Der Decoder/Multiplexer 113 enthält eine geeignete Adressen-Decodier- und Multiplexerschaltung, die die über Eingangsverbindungen 212 bis 215 zugeführte Adressencode-Eingangssignale decodiert und die jeweiligen Adressenkennzeichnungen an den ausgewählten Modul des Aggregats 114 und die Adresse innerhalb des ausgewählten Moduls weitergibt. Auf diese Weise wird bei jedem Adressieren einer Speicherstelle diese betreffende Speicherstelle mit einer Modulnummer (bei dem gewählten Ausführungsbeispiel mit vier Moduln sind dies die Nummern 00, 01, 10 und 11) und einem Speicheradressencode (2 Bytes =16 Bits) definiert. Die beiden zur Kennzeichnung des gewählten Moduls verwendeten Bits können als Zwei-Bit-Erweiterungen des Standard-gemäßen 16-Bit-Speicheradressencodes aufgefaßt werden, was insgesamt 18 Bit zur Kennzeichnung einer speziellen Speicherstelle ergibt. Soll also eine Speicherstelle entsprechend einer Operandenadresse angesprochen werden, so wird die in einem Operanden-Adressenregister 108 gespeicherte und über die Verbindung 212 dem Decoder-Multiplexer 113 zugeführte 16-Bit-Operandenadresse mit einem in einem Operandenadressen-Modulwählregister 109 gespeicherten Zwei-Bit-Modulkennungscode kombiniert, wobei der Ausgang des Modulwählregisters 109 über die Verbindung 213 an den Decoder/Multiplexer 113 angeschlossen ist. In ähnlicher Weise sind eine 16-Bit-Befehlsadresse in einem Speicherstellenzähler 112 und die zugehörige Zwei-Bit-Modulwählerweiterung in
909882/0974
einem Befehlsadressen-Modulwählregister 110 gespeichert, wobei der Inhalt des Registers 110 über die Verbindung 214 an den Decoder/Multiplexer 113 angeschlossen ist.
Die in den Registern 109 und 110 enthaltenen Speichermodul-Wählcodes werden über Verbindungen 209 bzw. 210 aus dem Operanden-Multiplexer 106 bzw. einem Befehls-Multiplexer 107 zugeführt. Wie oben erläutert, ist ein Eingang des Operanden-Multiplexers über die Verbindung 204 an den zweiten Ausgang des PROM 103 angeschlossen. Ein zweiter Eingang des Operanden-Multiplexers 106 sowie ein erster Eingang des Befehls-Multiplexers 107 sind an eine Zentraleinheit-Datensammelleitung 220 angeschlossen, so daß bei direktem Eingriff der Zentraleinheit, etwa im Falle einer Unterbrechung, eine Speichermodul-Anwahl nach direkt zugeführten Steuersignalen der Zentraleinheit erfolgen kann. Ein dritter Eingang des Operanden-Multiplexers 106 sowie ein zweiter Eingang des Befehls—Multiplexers 107 sind über Verbindungen 205 bzw.
206 an ein Programmstatuswort-Register 104 angeschlossen. Ähnlich wie die Verbindungen 204 und 220 führen auch die Verbindungen 205 und 206 jeweils Zwei-Bit-Codes zur Bestimmung des jeweiligen Speichermoduls bzw. der jeweiligen Speichermoduln innerhalb des Aggregats 114 für diejenigen Befehle, die zur Ausführung des nächsten Befehls eine Bezugnahme auf das Programmstatuswort erfordern. Bei einer normalen Folgesteuerung durch eine Gruppe von Befehlen bleibt der aus dem Programmstatuswort-Register 104 über die Verbindung 206 zugeführte Zwei-Bit—Speichermodulkennungscode gleich, so daß die anschließende Fortschaltung des Speicherstellenzählers 112 bewirkt, daß die Befehle der Befehlsgruppe der Reihe nach aus der entsprechenden Folge von in dem Speichermodul enthaltenen Adressen abgegriffen werden, wie er beim Beginn der Befehlsfolge durch den Zwei-Bit-Code auf der Verbindung 206 von dem Programmstatuswort-Register 104 bestimmt worden ist. Die Eingangs-ümschaltung oder -Abtastung der Multiplexer 106 und 107 wird über Steuerverbindungen 208 bzw.
207 gesteuert, wobei das ODER-Glied 105 ein Steuersignal für den Operanden-Multiplexer entweder aus dem PROM 103 oder
909882/0 974
von der Zentraleinheit-Steuerverbindung 207 zuführt.
Wie oben kurz erwähnt, nimmt die Ausgangsverbindung des PROM 103 nach dem Decodieren des in dem Befehlsregister 102 enthaltenen Operationscodes jeweils einen von zwei Binärzuständen an. Decodiert der PROM 103 denjenigen Operationscode, der angibt, daß der nächste Befehl in der Folge vorliegt, der keine Betätigung außerhalb des Speichers (etwa eine Bezugnahme auf das Programmstatuswort-Register) erfordert, so befindet sich die Ausgangsverbindung 203 auf einem Binärzustand, demgemäß der Operanden-Multiplexer 106 den auf der Verbindung 204 anstehenden Inhalt des PROM 103 dem Operandenadressen-Modulwählregister 109 zuführt, so daß also durch den zweiten Ausgang des PROM 203 derjenige Speichermodul spezifiziert wird, der die Operandenadresse für den nächsten auszuführenden Befehl enthält. Decodiert der PROM 103 dagegen den Operationscode des nächsten Befehls dahingehend, daß eine Bezugnahme auf das Programmstatus wort benötigt wird, so ist der Binärzustand auf der Ausgangsverbindung 203 gegenüber dem soeben beschriebenen umgekehrt, so daß der Operanden-Multiplexer 106 den Inhalt des Programmstatuswort-Registers 104 über die Verbindung 205 dem Operandenadressen-Modulwählregister 109 zuführt, so daß nun derjenige Speichermodul, der die Operandenadresse für den nächsten Befehl enthält, von dem Programmstatuswort-Register 104 angegeben wird. In jedem der obigen Fälle bezeichnet das Programmstatuswort-Register über die Verbindung weiterhin den Speichermodul innerhalb des Aggregats 114 für die gerade verarbeiteten Befehle-ARBEITSWEISE
Je nach den Anforderungen des Anwenders oder den ihm zukommenden Vorrangigkeiten kann eine Folge von auszuführenden Befehlen so definiert werden, daß einige oder sämtliche der verwendeten Befehle in einem Speichermodul oder in einer Gruppe von Speichermoduln außerhalb des bzw. der die Befehle enthaltenden Speichermoduln gespeichert sind. Dieses Beispiel für einen beschränkten Zugriff durch den Anwender wird hier einfach zur Erläuterung der erweiterten Speicher-Bezugnahme-
909882/0974
möglichkeiten der Erfindung angegeben, ohne jedoch die Erfindung auf eine derartige Auslegung der Speicherverwendung zu beschränken. Unter erweiterter Speicherbezugnahme wird wiederum eine Anordnung verstanden, durch die mehr Speicherkapazität, als sich durch den normalen 16-Bit-Adressencode adressieren läßt, gemäß einer Decodiertechnik zugängig wird, die mit dem Operationscode-Teil eines Befehls arbeitet. Im Rahmen der vorliegenden Beschreibung sei angenommen, daß die Operanden einer Gruppe von Befehlen in dem Speichermodul 114-1 (00), die Befehle dagegen in dem Speichermodul 114-4 (11) gespeichert sind.
Beim Beginn einer Gruppe von Befehlen innerhalb eines Programms wird zunächst unter Steurung der Zentraleinheit der Speicherstellenzähler 112 mit der Anfangsadresse des Programms geladen, und der Befehls-Multiplexer 107 wird über die Steuerverbindung 207 zur Auswahl desjenigen Speichermoduls angesteuert, der den Befehl in dem Programm enthält, der von der in dem Speicherstellenzähler 112 enthaltenen Adresse bestimmt wird. Der gewählte Modulcode kann beispielsweise von dem Programmstatuswort-Register 104 über die Verbindung 206 oder von einem sonstigen geeigneten Register in dem System zugeführt werden, wobei der Speichermodul-Wählcode über die Verbindung 220 geleitet wird. Es sei dabei angenommen, daß es sich bei dem vorliegenden Programm um eine Verzweigung bzw. eine Folge von Befehlen handelt, die nach einem Entscheidungsbefehl ausgeführt werden, und daß das Befehlsregister 102 gelöscht worden ist. Sobald das Befehlsadressen-Modulwählregister 110 und der Speicherstellenzähler 112 mit der Anfangsadresse des Programms geladen worden sind, nimmt der Speicheradressen-Decoder/Multiplexer 113 Zugriff zu dem angewählten Speichermodul und der darin bestimmten Befehlsadresse, wodurch der Befehl durch die Befehls-Vorabrufsteuerung 101 ausgelesen und über die Verbindung 201 in das Befehlsregister 102 geladen wird. Der Operationscode des geladenen Befehls (bzw. des nächsten Befehls, da es sich bei dem ersten Befehl in Wirklichkeit um eine Verzweigung gehandelt hat) wird über die Verbindung 202 dem PROM 103 zuge-
909882/0 974
führt woraufhin dieser seinerseits über die Verbindungen 203, 204 und 221 geeignete Ausgangssignale zur Ausführung des Befehls und zum Abruf des nächsten Befehls gibt. Angenommen, es ist keine Bezugnahme auf das in dem Register gespeicherte Programmstatuswort vorzunehmen, wird der Zustand auf der Ausgangsverbindung 203 über das ODER-Glied 105 auf die Steuerverbindung 208 weitergegeben, wodurch der Operanden-Multiplexer 106 den Zwei-Bit-Operandenadressen-Speiehermodulcode von der Verbindung 204 über die Steuerverbindung 209 an das Operandenadressen-Modulwählregister 109 weitergibt. Ferner führt der PROM 103 über die Leitung 221 der Speicherstellen-Fortschaltsteuerung 111 ein Signal zu, das die Länge des auszuführenden Befehls angibt, so daß die Fortschaltsteuerung 111 über die Verbindung 211 den Speicherstellenzähler 112 um entweder zwei oder vier Bytes fortschaltet oder erhöht. Bei der weiteren Durchführung des jeweils vorliegenden Befehls durch die Zentraleinheit wird das Operanden-Adressenregister 108 mit der innerhalb des jeweiligen Moduls geltenden Adresse des Operanden für den Befehl geladen, und diese Adresse wird sodann über die Verbindung 212 dem Speicheradressen-Decoder/Multiplexer 113 zugeführt, so daß die entsprechende Speicherstelle in dem gewählten Speichermodul adressiert werden kann, etwa in dem Modul(00), der gemäß dem über die Verbindung 213 zugeführten Inhalt des Operandenadressen-Modulwählregisters 109 ausgewählt worden ist, Während der Befehlsausführung und nach Fortschaltung des Speicherstellenzählers 112 zu derjenigen Speicherstelle innerhalb des Speichermoduls, die entsprechend dem aus dem Programmstatuswort-Register 1O4 über die Verbindung 206 zugeführten Code vorher angewählt worden ist, fährt die Befehls-Vorabrufsteuerung 101 mit der Einspeicherung dieses nächsten Befehls über die Verbindung 201 in das Register 102 fort, so daß nun wieder der Operationscode dieses nächsten Befehls durch den PROM 103 geprüft werden kann, wie dies mit dem vorher abgerufenen und nun gerade ausgeführten Befehl der Fall war.
Die obengenannte Folge von Operationen kann für jeden
909882/0974
anschließenden Befehl fortgesetzt werden. Zeigt jedoch der Operationscode eines von dem PROM 103 geprüften Befehls für die Stelle des nächsten Operanden eine Bezugnahme auf das Programmstatuswort an, so kann der Inhalt des Registers 109 modifiziert werden. In diesem Fall nimmt die Verbindung 203 einen Zustand an, bei dem der Operanden-Multiplexer den über die Verbindung 205 aus dem Programmstatuswort-Register 104 zugeführten Zwei-Bit-Speichermodulwählcode über die Verbindung 209 an das Operandenadressen-Modulwählregister 109 weiterleitet, so daß in dem Aggregat 214 zu einem anderen von dem Register 109 bestimmten Modul übergegangen werden kann.
Ein direkter Eingriff der Zentraleinheit, etwa ein Unterbrechungszustand, der gegenüber der gerade stattfindenden Programmausführung Vorrang hat, wird durch geeignete Befehls- und Operandensteuersignaleermöglicht, die über die Zentraleinheit-Datensammelleitung 220 dem Befehls-Multiplexer 107 bzw. dem Operanden-Multiplexer 106 zugeführt werden. Die Umschaltung der Multiplexer-Eingänge erfolgt durch eine Umschaltsteuerung über die Zentraleinheit-Steuerverbindung 207. Dabei wird auch der Speicherstellenzähler 112 entsprechend mit der Adresse des ersten Befehls des Unterbrechungsprogramms geladen, so daß nun die Befehle dieses Unterbrechungsprogramms in der gleichen Weise wie oben beschrieben ausgeführt werden können.
in den obigen Beispielen für die Arbeitsweise der erfindungsgemäßen Speicher-Zugriffsanordnung ist angenommen worden, daß die Ausführung eines Befehls Zugriff an ein zu einem Operanden gehörigen Speichermodul erfordert. Bei Befehlen, die zu ihrer Ausführung keine Bezugnahme auf einen in einem der Speichermoduln enthaltenen Operanden erfordern (beispielsweise :Ln Fällen, in denen der Befehl selbst den Operanden enthält), führt die Zentraleinheit bezüglich der Inhalte der Register 108 und 109 keinerlei Funktion aus, und der PROM 103 kann in solchen Fällen dementsprechend so programmiert sein, daß er immer den gleichen Speichermodul angibt.
Wegen der erfindungsgemäßen Speichermodul-Wähleinrich-
909882/0974
tung und der PROM-gesteuerten Auffrischung des Speicherstellenzählers zur Unterstützung der angewandten Lookahead-Technik wird erfindungsgemäß für jede auszuführende Befehlsfolge der Zugriff zu erweiterter Speicherkapazität durch Verringerung des Software-und Mikrocode-Aufwändes erleichtert, der sonst erforderlich wäre, um die Adressenregister anzusteuern, die den Speicherzugriff bewirken. Dies führt andererseits zu erheblichen Einsparungen in der Betriebszeit der Verarbeitungseinheit und zu Verbesserungen hinsichtlich des Datendurchflusses.
PUS
909882/0974

Claims (12)

  1. PATENTANWÄLTE
    SCHIFF ν. FÜNER STREHL SCHÜPtL-HOPF EBBINGHAUS FINCK
    MARIAHILFPLATZ 2 & 3, WUNCHEN 9O POSTADRESSE: POSTFACH 95 O1 6O1 D-βΟΟΟ MÜNCHEN 95
    HARRIS CORPORATION 29. Juni 1979
    DEA-59 36
    Look-ahead-Speieheradressen-Steuereinrichtung
    PATENTANSPRÜCHE
    ι 1. Datenverarbeitungseinrichtung mit einer Zentraleinheit, einem mehrere Speichermoduln umfassenden Speicheraggregat, einem Befehlszwischenspeicher zur Speicherung der aus dem Speicheraggregat entnommenen Befehle sowie einer mit der Zentraleinheit und dem Befehlszwischenspeicher verbundenen Speicher-Zugriffseinheit zur Steuerung der Adressierung von Speicherstellen in dem Speicheraggregat, zu denen bezüglich Befehlen und diesen zugeordneten Operanden Zugriff genommen wird, gekennzeichnet durch eine mit dem Befehlszwischenspeicher (102) verbundene erste Einrichtung (103) zur Erzeugung eines ersten Speicherkennungscodes, der gemäß dem Inhalt eines ausgewählten Teils eines in dem Befehlszwischenspeicher enthaltenen Befehls jeweils einen ausgewählten Speichermodul (114-1.. . 114-4) an-
    909882/0974
    M O _
    292635t
    gibt, sowie eine mit der ersten Einrichtung (103) verbundene zweite Einrichtung (111) zur Erzeugung eines zweiten Speicherkennungscodes, der die Speicherstelle in dem Speichermodul angibt, aus der ein auszuführender Befehl abrufbar ist.
  2. 2. Einrichtung nach Anspruch 1/ dadurch gekennzeichnet, daß der erste Speicherkennungscode den Speichermodul (114-1... 114-4) angibt, der den einem auszuführenden Befehl zugehörigen Operanden enthält.
  3. 3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der ausgewählte Teil eines Befehls dem Operationscode des nächsten auszuführenden Befehls entspricht.
  4. 4. Einrichtung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch einen Speicherstellenzähler (112), dessen Inhalt die Adresse innerhalb desjenigen Speichermoduls (114-1... 114-4) angibt, aus dem der nächste auszuführende Befehl abrufbar ist.
  5. 5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Einrichtung eine Einrichtung (111) umfaßt, die den Speicherstellenzähler (112) um einen Betrag weitersehaltet, der den zweiten Speicherkennungscode angibt und der Länge des in dem Befehlszwischenspeicher (102) gespeicherten Befehls entspricht.
    909882/0974
  6. 6. Einrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet , daß die Speicher-Zugriffseinheit (30) eine mit der ersten Einrichtung (103) verbundene dritte Einrichtung (109) umfaßt, die den ersten Speicherkennungscode selektiv speichert und den jeweils ausgewählten Speichermodul (114-1...114-4) gemäß der Operandenadresse, die zu dem auszuführenden Befehl gehört, adressiert.
  7. 7. Einrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Speicher-Zugriffseinheit
    (30) eine mit der Zentraleinheit verbundene dritte Einrichtung (109) umfaßt, die einen von der Zentraleinheit zugeführten dritten Speienerkennungscode zur Angabe desjenigen Speichermoduls (114-1 ... 114-4) speichert, aus dem der nächste auszuführende Befehl abrufbar ist, und die gemäß dem Inhalt des Speicherzellenzählers (112) den betreffenden Speichermodul adressiert.
  8. 8. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die dritte Einrichtung (109) eine Einrichtung (106) aufweist, die zur Aufnahme eines dritten Speicherkennungscodes, der einen vorgeschriebenen Speichermodul (114-1...114-4) angibt, selektiv mit der Zentraleinheit koppelbar ist, und daß die erste Einrichtung (103) eine Einrichtung zur Einspeicherung des ersten oder des dritten Speicherkennungscodes in die dritte Einrichtung (109) gemäß dem Inhalt des ausgewählten Teils des in dem Befehlszwischen-
    909882/0974
    speicher (102) enthaltenen Befehls aufweist.
  9. 9. Einrichtung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die Speicher-Zugriffseinheit (30) eine mit der Zentraleinheit verbundene vierte Einrichtung (110) umfaßt, die einen von der Zentraleinheit zugeführten vierten Speicherkennungscode zur Angabe desjenigen Speichermoduls (114-1...114-4) speichert, aus dem der nächste auszuführende Befehl abrufbar ist, und die diesen Speichermodul gemäß dem Inhalt des Speicherstellenzählers (112) adressiert.
  10. 10. Einrichtung nach Anspruch 9, gekennzeichnet durch eine mit der dritten Einrichtung (109) und der vierten Einrichtung (110) verbundene fünfte Einrichtung (207) zur Zuführung eines aus der Zentraleinheit kommenden fünften und sechsten Speicherkennungscodes an die dritte bzw. vierte Einrichtung, wobei der fünfte und der sechste Speicherkennungscode jeweils SpeichermoduJn (114-1 ... 114-4) angeben, die unabhängig vom Inhalt des ausgewählten Teils des in dem Befehlszwischenspeicher (102) enthaltenen Befehls adressierbar sind.
  11. 11. Einrichtung nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß die dritte Einrichtung (109) mit einem Programmstatuswort-Register (104) verbunden ist, aus dem der dritte Speicherkennungscode selektiv zuführbar ist.
    909882/0974
  12. 12. Einrichtung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß die vierte Einrichtung (110) mit einem Programmstatuswort-Register (104) verbunden ist, aus dem der vierte Speicherkennungscode zur Angabe desjenigen Speichermoduls (114-1 . . . 114-4) zuführbar ist, aus dem der nächste auszuführende Befehl abrufbar ist.
    909882/0974
DE19792926351 1978-06-30 1979-06-29 Look-ahead-speicheradressen- steuereinrichtung Ceased DE2926351A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/921,075 US4223381A (en) 1978-06-30 1978-06-30 Lookahead memory address control system

Publications (1)

Publication Number Publication Date
DE2926351A1 true DE2926351A1 (de) 1980-01-10

Family

ID=25444880

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792926351 Ceased DE2926351A1 (de) 1978-06-30 1979-06-29 Look-ahead-speicheradressen- steuereinrichtung

Country Status (6)

Country Link
US (1) US4223381A (de)
JP (1) JPS5513498A (de)
CA (1) CA1121065A (de)
DE (1) DE2926351A1 (de)
FR (1) FR2430040B1 (de)
GB (1) GB2024475B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4360868A (en) * 1978-12-06 1982-11-23 Data General Corporation Instruction prefetch means having first and second register for storing and providing a current PC while generating a next PC
JPS5580164A (en) * 1978-12-13 1980-06-17 Fujitsu Ltd Main memory constitution control system
DE3177242D1 (de) * 1980-04-25 1991-04-11 Data General Corp Datenverarbeitungssystem.
US4521858A (en) * 1980-05-20 1985-06-04 Technology Marketing, Inc. Flexible addressing and sequencing system for operand memory and control store using dedicated micro-address registers loaded solely from alu
US4439837A (en) * 1981-06-16 1984-03-27 Ncr Corporation Non-volatile memory system for intelligent terminals
US4503491A (en) * 1981-06-29 1985-03-05 Matsushita Electric Industrial Co., Ltd. Computer with expanded addressing capability
US4455606A (en) * 1981-09-14 1984-06-19 Honeywell Information Systems Inc. Logic control system for efficient memory to CPU transfers
US4516205A (en) * 1982-11-09 1985-05-07 Eing A Hubert I Access control of data transmission network
US5167027A (en) * 1982-11-09 1992-11-24 Siemens Aktiengesellschaft Apparatus and method for forming a sequencer link for a sequencer controlled by a micro-program
US4583162A (en) * 1983-01-13 1986-04-15 The Singer Company Look ahead memory interface
AU2401884A (en) * 1983-02-10 1984-08-16 Activision Inc. Data processor
JPS6140650A (ja) * 1984-08-02 1986-02-26 Nec Corp マイクロコンピユ−タ
US4984151A (en) * 1985-03-01 1991-01-08 Advanced Micro Devices, Inc. Flexible, next-address generation microprogram sequencer
US5423013A (en) * 1991-09-04 1995-06-06 International Business Machines Corporation System for addressing a very large memory with real or virtual addresses using address mode registers
GB2282248B (en) * 1993-09-27 1997-10-15 Advanced Risc Mach Ltd Data memory
US5537559A (en) * 1994-02-08 1996-07-16 Meridian Semiconductor, Inc. Exception handling circuit and method
US6237074B1 (en) * 1995-05-26 2001-05-22 National Semiconductor Corp. Tagged prefetch and instruction decoder for variable length instruction set and method of operation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2318765A1 (de) * 1972-04-13 1973-10-31 Honeywell Inf Systems Speicheradressierungssystem
DE2813080A1 (de) * 1977-04-12 1978-10-26 Ibm Einrichtung zur speicheradressierung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3292151A (en) * 1962-06-04 1966-12-13 Ibm Memory expansion
US3389380A (en) * 1965-10-05 1968-06-18 Sperry Rand Corp Signal responsive apparatus
US3404378A (en) * 1965-10-29 1968-10-01 Automatic Telephone & Elect Computers
US3760369A (en) * 1972-06-02 1973-09-18 Ibm Distributed microprogram control in an information handling system
US3800293A (en) * 1972-12-26 1974-03-26 Ibm Microprogram control subsystem
FR2329170A5 (fr) * 1973-02-06 1977-05-20 Ibm France Calculateur muni de facilites d'extension d'adresse
US4025903A (en) * 1973-09-10 1977-05-24 Computer Automation, Inc. Automatic modular memory address allocation system
JPS5126424A (ja) * 1974-08-29 1976-03-04 Tokyo Shibaura Electric Co Kiokuseigyosochi
JPS5222449A (en) * 1975-08-13 1977-02-19 Hitachi Ltd Microprocessor
GB1483442A (en) * 1975-10-09 1977-08-17 Standard Telephones Cables Ltd Computing machine including a directly addressable memory arrangement
US4118773A (en) * 1977-04-01 1978-10-03 Honeywell Information Systems Inc. Microprogram memory bank addressing system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2318765A1 (de) * 1972-04-13 1973-10-31 Honeywell Inf Systems Speicheradressierungssystem
DE2813080A1 (de) * 1977-04-12 1978-10-26 Ibm Einrichtung zur speicheradressierung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-B.: "Digital Systems Implementation" Gerrit A. Haauw, Prentice Hall Inc. 1976, S. 6-12 *

Also Published As

Publication number Publication date
GB2024475B (en) 1982-12-01
US4223381A (en) 1980-09-16
GB2024475A (en) 1980-01-09
FR2430040A1 (fr) 1980-01-25
FR2430040B1 (fr) 1985-10-04
JPS5513498A (en) 1980-01-30
CA1121065A (en) 1982-03-30

Similar Documents

Publication Publication Date Title
DE69534113T2 (de) Kompression der Befehlswörter eines Rechners
DE68927492T2 (de) Verfahren und Vorrichtung zur gleichzeitigen Verteilung von Befehlen an mehrere funktionelle Einheiten
DE2755273C2 (de)
DE2515696C2 (de) Datenverarbeitungssystem
DE2926351A1 (de) Look-ahead-speicheradressen- steuereinrichtung
DE3687744T2 (de) Aktualisierung der verzweigungsgeschichtstabelle in einem pipeline-verarbeitungssystem.
DE2322674C3 (de) Mikroprogramm-Steuereinrichtung
DE69738188T2 (de) Verfahren und apparat für eine erhöhte genauigkeit bei der verzweigungsvorhersage in einem superskalaren mirkroprozessor
DE102007038877B4 (de) Steuervorrichtung mit schneller I/O-Funktion und Steuerverfahren zum Steuern ihrer Daten
DE2117936A1 (de) Mikroprogrammgesteuerte Zentraleinheit eines elektronischen Datenverarbeitungssystems
DE1499200B2 (de) Datenverarbeitungsanlage mit vorranggesteuerter programm unterbrechung
DE3151745A1 (de) Multitasking-datenverarbeitungsanlage
DE1499203B1 (de) Schaltungsanordnung zum Speicherschutz bei Datenverarbeitungsanlagen mit Simultanbetrieb
DE68924719T2 (de) Vorrichtung und Verfahren zur Ausführung eines Unterprogramms in einem Datenverarbeitungssystem mit Blockumschaltung.
DE2756762A1 (de) Verfahren und anordnung zum zugriff zu beliebigen bitfeldern im hauptspeicher einer datenverarbeitungsanlage
DE1275800B (de) Steuerwerk fuer datenverarbeitende Maschinen
DE2036729A1 (de) Digital Datenverarbeiter
DE1499206C3 (de) Rechenanlage
EP0010185A1 (de) Virtuell-Adressiervorrichtung für einen Computer
DE3043653A1 (de) Datenverarbeitungsanlage
DE19526008A1 (de) Vertikal partitionierter, primärer Befehls-Cache-Speicher
DE2426874A1 (de) Verfahren und schaltungsanordnung zur bestimmung der adressenart eines befehls
DE2454613C2 (de) Kanaleinheit für die Steuerung der Datenübertragung auf einer Vielzahl von Kanälen zwischen den peripheren Einrichtungen und dem Hauptspeicher einer digitalen Datenverarbeitungsanlage
DE2218630B2 (de) Schaltungsanordnung zur Steuerung von Unterbrechungssignalen in Datenverarbeitungsanlagen
DE3031964A1 (de) Rechnersystem, bei dem sich der programmspeicher zum durchlaufen eignet, wobei einem befehl nicht zugeordnete daten einzeln detektiert werden

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8110 Request for examination paragraph 44
8131 Rejection