JPH07105128A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH07105128A JPH07105128A JP5251495A JP25149593A JPH07105128A JP H07105128 A JPH07105128 A JP H07105128A JP 5251495 A JP5251495 A JP 5251495A JP 25149593 A JP25149593 A JP 25149593A JP H07105128 A JPH07105128 A JP H07105128A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- buffer
- storage device
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 転送開始アドレスがアドレス境界条件を満た
していない場合でも、２つの記憶装置間のデータ転送の
高速化を図るデータ転送装置を提供する。 【構成】 データ転送装置３１は、転送中のデータを一
時的に蓄える３個のバッファ４ａ、４ｂ、４ｃと、バッ
ファ４ａ、４ｂ、４ｃの切替え及びバッファ４ａ、４
ｂ、４ｃの先頭と転送元記憶装置１のアドレス境界とが
一致するようにデータのブロック転送を行う転送元側制
御部５１と、バッファ４ａ、４ｂ、４ｃの切替え及びデ
ータのブロック転送を制御する転送先側制御部６１と、
を有し、バッファ４ａ、４ｂ、４ｃを順次切り替えるこ
とにより、転送先頭アドレスがアドレス境界条件を満た
していない場合でも転送元記憶装置１からデータ転送装
置３１へのデータ転送と、データ転送装置３１から転送
先記憶装置２へのデータ転送と、を並列に行う。
していない場合でも、２つの記憶装置間のデータ転送の
高速化を図るデータ転送装置を提供する。 【構成】 データ転送装置３１は、転送中のデータを一
時的に蓄える３個のバッファ４ａ、４ｂ、４ｃと、バッ
ファ４ａ、４ｂ、４ｃの切替え及びバッファ４ａ、４
ｂ、４ｃの先頭と転送元記憶装置１のアドレス境界とが
一致するようにデータのブロック転送を行う転送元側制
御部５１と、バッファ４ａ、４ｂ、４ｃの切替え及びデ
ータのブロック転送を制御する転送先側制御部６１と、
を有し、バッファ４ａ、４ｂ、４ｃを順次切り替えるこ
とにより、転送先頭アドレスがアドレス境界条件を満た
していない場合でも転送元記憶装置１からデータ転送装
置３１へのデータ転送と、データ転送装置３１から転送
先記憶装置２へのデータ転送と、を並列に行う。
Description
【０００１】
【産業上の利用分野】この発明は、２つの記憶装置間で
データの送受信を行うデータ転送装置に関するものであ
る。
データの送受信を行うデータ転送装置に関するものであ
る。
【０００２】
【従来の技術】一般に、アドレス境界により分割された
複数のデータブロックを有する各記憶装置との間でデー
タの転送を行うとき、その各記憶装置間に設けられた転
送元記憶装置において転送すべきデータの転送開始アド
レスがデータブロックのアドレス境界（例えば４バイト
境界）に一致する、若しくは転送先記憶装置においてデ
ータの転送され記憶される転送先頭アドレスがデータブ
ロックのアドレス境界（例えば４バイト境界）に一致す
るというアドレス境界条件を満たす場合の転送の方が、
アドレス境界条件を満たさない場合の転送に比べて、制
御方法も簡単で、かつ高速な転送が行えることは周知で
ある。
複数のデータブロックを有する各記憶装置との間でデー
タの転送を行うとき、その各記憶装置間に設けられた転
送元記憶装置において転送すべきデータの転送開始アド
レスがデータブロックのアドレス境界（例えば４バイト
境界）に一致する、若しくは転送先記憶装置においてデ
ータの転送され記憶される転送先頭アドレスがデータブ
ロックのアドレス境界（例えば４バイト境界）に一致す
るというアドレス境界条件を満たす場合の転送の方が、
アドレス境界条件を満たさない場合の転送に比べて、制
御方法も簡単で、かつ高速な転送が行えることは周知で
ある。
【０００３】例えば、３２ビットのアドレスバス、及び
３２ビットのデータバスを持つ記憶装置との間で４バイ
トのデータを転送する時、４バイト境界を満たさないア
ドレスから転送を開始する場合は少なくとも２回のデー
タ転送が必要になるのに対し、４バイト境界を満たすア
ドレスから転送を開始する場合は１回のデータ転送で済
む。
３２ビットのデータバスを持つ記憶装置との間で４バイ
トのデータを転送する時、４バイト境界を満たさないア
ドレスから転送を開始する場合は少なくとも２回のデー
タ転送が必要になるのに対し、４バイト境界を満たすア
ドレスから転送を開始する場合は１回のデータ転送で済
む。
【０００４】図３９は、例えば特開平３−１３１９５１
号公報に開示された従来のデータ転送装置を示す構成図
である。図において、１は転送すべきデータを記憶して
いる転送元記憶装置、２は転送されるデータを新たに記
憶する転送先記憶装置、３は２つの記憶装置１、２の間
に設けられ、各記憶装置１、２間のデータ転送を行うデ
ータ転送装置、４ａ、４ｂは、転送中のデータを一時的
に蓄えるためのバッファ、５はバッファ４ａ、４ｂと転
送元記憶装置１との間に設けられ、バッファ切替えとデ
ータ転送とを制御する転送元側制御部、６はバッファ４
ａ、４ｂと転送先記憶装置２との間に設けられ、バッフ
ァ切替えとデータ転送とを制御する転送先側制御部、７
ａ〜７ｄは転送元記憶装置１をアドレス境界により分割
されたデータブロック、８ａ〜８ｅは転送先記憶装置２
をアドレス境界により分割されたデータブロックであ
る。各バッファ４ａ、４ｂ、各データブロック７ａ〜７
ｄ、８ｂ〜８ｄの大きさは４バイトする。なお、データ
ブロック８ａ、８ｅの太線内の合計は４バイトとなる。
号公報に開示された従来のデータ転送装置を示す構成図
である。図において、１は転送すべきデータを記憶して
いる転送元記憶装置、２は転送されるデータを新たに記
憶する転送先記憶装置、３は２つの記憶装置１、２の間
に設けられ、各記憶装置１、２間のデータ転送を行うデ
ータ転送装置、４ａ、４ｂは、転送中のデータを一時的
に蓄えるためのバッファ、５はバッファ４ａ、４ｂと転
送元記憶装置１との間に設けられ、バッファ切替えとデ
ータ転送とを制御する転送元側制御部、６はバッファ４
ａ、４ｂと転送先記憶装置２との間に設けられ、バッフ
ァ切替えとデータ転送とを制御する転送先側制御部、７
ａ〜７ｄは転送元記憶装置１をアドレス境界により分割
されたデータブロック、８ａ〜８ｅは転送先記憶装置２
をアドレス境界により分割されたデータブロックであ
る。各バッファ４ａ、４ｂ、各データブロック７ａ〜７
ｄ、８ｂ〜８ｄの大きさは４バイトする。なお、データ
ブロック８ａ、８ｅの太線内の合計は４バイトとなる。
【０００５】この従来のデータ転送装置において、例え
ば４つのデータブロック７ａ〜７ｄを転送する場合にお
いて、データブロック７ａのように転送元記憶装置１の
転送開始アドレスがアドレス境界条件を満たし、データ
ブロック８ａのように転送先記憶装置２の転送先頭アド
レスがアドレス境界条件を満たしていない場合は、以下
の手順で転送が行われていた。なお、図４０〜図４７に
各手順に対応した状態の遷移を示す。
ば４つのデータブロック７ａ〜７ｄを転送する場合にお
いて、データブロック７ａのように転送元記憶装置１の
転送開始アドレスがアドレス境界条件を満たし、データ
ブロック８ａのように転送先記憶装置２の転送先頭アド
レスがアドレス境界条件を満たしていない場合は、以下
の手順で転送が行われていた。なお、図４０〜図４７に
各手順に対応した状態の遷移を示す。
【０００６】手順１においては、図４０に示したよう
に、転送元記憶装置１のデータブロック７ａの全データ
（左下がりのハッチングの部分）を転送元側制御部５を
介してバッファ４ａの左下がりのハッチングの部分にブ
ロック転送する。
に、転送元記憶装置１のデータブロック７ａの全データ
（左下がりのハッチングの部分）を転送元側制御部５を
介してバッファ４ａの左下がりのハッチングの部分にブ
ロック転送する。
【０００７】手順２においては、図４１に示したよう
に、バッファ４ａのうち左下がりのハッチングの部分の
データを、転送先側制御部６を介して転送先記憶装置２
のデータブロック８ａの左下がりのハッチングの部分に
転送すると同時に、データブロック７ｂの全データ（右
下がりのハッチングの部分）を転送元側制御部５を介し
てバッファ４ｂの右下がりのハッチングの部分にブロッ
ク転送する。
に、バッファ４ａのうち左下がりのハッチングの部分の
データを、転送先側制御部６を介して転送先記憶装置２
のデータブロック８ａの左下がりのハッチングの部分に
転送すると同時に、データブロック７ｂの全データ（右
下がりのハッチングの部分）を転送元側制御部５を介し
てバッファ４ｂの右下がりのハッチングの部分にブロッ
ク転送する。
【０００８】手順３においては、図４２に示したよう
に、バッファ４ａの、手順２において先に転送した分の
残りの部分（左下がりのハッチングの部分）のデータ
と、バッファ４ｂの右下がりのハッチングの部分のデー
タと、を転送先側制御部６を介してデータブロック８ｂ
の当該ハッチングの部分に転送する。このとき、バッフ
ァ４ａは、まだ使用中であったため、転送元記憶装置１
のデータブロック７ｃのデータをバッファ４ａに同時に
転送することはできない。
に、バッファ４ａの、手順２において先に転送した分の
残りの部分（左下がりのハッチングの部分）のデータ
と、バッファ４ｂの右下がりのハッチングの部分のデー
タと、を転送先側制御部６を介してデータブロック８ｂ
の当該ハッチングの部分に転送する。このとき、バッフ
ァ４ａは、まだ使用中であったため、転送元記憶装置１
のデータブロック７ｃのデータをバッファ４ａに同時に
転送することはできない。
【０００９】手順４においては、図４３に示したよう
に、データブロック７ｃの全データ（左下がりのハッチ
ングの部分）を転送元側制御部５を介してバッファ４ａ
の左下がりのハッチングの部分にブロック転送する。こ
のとき、バッファ４ａ内のデータは、まだ転送中であっ
たため、転送先記憶装置２のデータブロック８ｃにバッ
ファ４ｂ及び４ａのデータを同時に転送することはでき
ない。
に、データブロック７ｃの全データ（左下がりのハッチ
ングの部分）を転送元側制御部５を介してバッファ４ａ
の左下がりのハッチングの部分にブロック転送する。こ
のとき、バッファ４ａ内のデータは、まだ転送中であっ
たため、転送先記憶装置２のデータブロック８ｃにバッ
ファ４ｂ及び４ａのデータを同時に転送することはでき
ない。
【００１０】手順５においては、図４４に示したよう
に、バッファ４ｂの、手順３において先に転送した分の
残りの部分（右下がりのハッチングの部分）のデータ
と、バッファ４ａの左下がりのハッチングの部分のデー
タと、を転送先側制御部６を介してデータブロック８ｃ
の当該ハッチングの部分に転送する。このとき、バッフ
ァ４ｂは、まだ使用中であったため、転送元記憶装置１
のデータブロック７ｄのデータをバッファ４ｂに同時に
転送することはできない。
に、バッファ４ｂの、手順３において先に転送した分の
残りの部分（右下がりのハッチングの部分）のデータ
と、バッファ４ａの左下がりのハッチングの部分のデー
タと、を転送先側制御部６を介してデータブロック８ｃ
の当該ハッチングの部分に転送する。このとき、バッフ
ァ４ｂは、まだ使用中であったため、転送元記憶装置１
のデータブロック７ｄのデータをバッファ４ｂに同時に
転送することはできない。
【００１１】手順６においては、図４５に示したよう
に、データブロック７ｄの全データ（右下がりのハッチ
ングの部分）を転送元側制御部５を介してバッファ４ｂ
の右下がりのハッチングの部分にブロック転送する。こ
のとき、バッファ４ｂ内のデータは、まだ転送中であっ
たため、転送先記憶装置２のデータブロック８ｄにバッ
ファ４ａ及び４ｂのデータを同時に転送することはでき
ない。
に、データブロック７ｄの全データ（右下がりのハッチ
ングの部分）を転送元側制御部５を介してバッファ４ｂ
の右下がりのハッチングの部分にブロック転送する。こ
のとき、バッファ４ｂ内のデータは、まだ転送中であっ
たため、転送先記憶装置２のデータブロック８ｄにバッ
ファ４ａ及び４ｂのデータを同時に転送することはでき
ない。
【００１２】手順７においては、図４６に示したよう
に、バッファ４ａの、手順５において先に転送した分の
残りの部分（左下がりのハッチングの部分）のデータ
と、バッファ４ｂの右下がりのハッチングの部分のデー
タと、を転送先側制御部６を介してデータブロック８ｄ
の当該ハッチングの部分に転送する。
に、バッファ４ａの、手順５において先に転送した分の
残りの部分（左下がりのハッチングの部分）のデータ
と、バッファ４ｂの右下がりのハッチングの部分のデー
タと、を転送先側制御部６を介してデータブロック８ｄ
の当該ハッチングの部分に転送する。
【００１３】手順８においては、図４７に示したよう
に、バッファ４ｂの、手順７において先に転送した分の
残りの部分（右下がりのハッチングの部分）のデータ
を、転送先側制御部６を介してデータブロック８ｅに転
送する。
に、バッファ４ｂの、手順７において先に転送した分の
残りの部分（右下がりのハッチングの部分）のデータ
を、転送先側制御部６を介してデータブロック８ｅに転
送する。
【００１４】以上のようにして、転送元記憶装置１のデ
ータブロック７ａ〜７ｄのデータを転送先記憶装置２の
データブロック８ａ〜８ｅにブロック転送する。
ータブロック７ａ〜７ｄのデータを転送先記憶装置２の
データブロック８ａ〜８ｅにブロック転送する。
【００１５】図４８は、手順１〜８における転送元記憶
装置１、転送先記憶装置２、バッファ４ａ、４ｂの動作
状況を時系列的に表したものである。
装置１、転送先記憶装置２、バッファ４ａ、４ｂの動作
状況を時系列的に表したものである。
【００１６】上記の手順は、転送元記憶装置１から４つ
のデータブロックを転送する場合であるが、より多数の
データブロックを転送する場合は、上記の手順３〜６を
何度も繰り返すことによって行う。
のデータブロックを転送する場合であるが、より多数の
データブロックを転送する場合は、上記の手順３〜６を
何度も繰り返すことによって行う。
【００１７】上記のように、従来のデータ転送装置にお
いては、４ブロックを転送するのに８回の手順が必要
で、もう１ブロック転送するのにはさらに２回の手順が
必要であるから、結局、Ｎ個のデータブロックは、２Ｎ
回の手順で転送されることになる。
いては、４ブロックを転送するのに８回の手順が必要
で、もう１ブロック転送するのにはさらに２回の手順が
必要であるから、結局、Ｎ個のデータブロックは、２Ｎ
回の手順で転送されることになる。
【００１８】
【発明が解決しようとする課題】従来のデータ転送装置
では、上記のように転送開始アドレスがアドレス境界条
件を満たさない場合、図４１に示した手順２の動作を除
くと、転送元記憶装置１からデータ転送装置３への転送
と、データ転送装置３から転送先記憶装置２への転送と
を並列に行うことができない。つまり、転送開始アドレ
スがアドレス境界条件を満たさない場合は、アドレス境
界条件を満たす場合に比べてデータの転送速度が遅くな
るという問題があった。
では、上記のように転送開始アドレスがアドレス境界条
件を満たさない場合、図４１に示した手順２の動作を除
くと、転送元記憶装置１からデータ転送装置３への転送
と、データ転送装置３から転送先記憶装置２への転送と
を並列に行うことができない。つまり、転送開始アドレ
スがアドレス境界条件を満たさない場合は、アドレス境
界条件を満たす場合に比べてデータの転送速度が遅くな
るという問題があった。
【００１９】この発明は上記のような課題を解消するた
めになされたものであり、転送開始アドレスがアドレス
境界条件を満たしていない場合でも、２つの記憶装置間
のデータ転送の高速化を図るデータ転送装置を提供する
ことを目的とする。
めになされたものであり、転送開始アドレスがアドレス
境界条件を満たしていない場合でも、２つの記憶装置間
のデータ転送の高速化を図るデータ転送装置を提供する
ことを目的とする。
【００２０】
【課題を解決するための手段】上記の目的を達成するた
め、この発明に係るデータ転送装置は、それぞれがアド
レス境界により分割された複数のデータブロックを有す
る２つの記憶装置間のデータ転送を行うデータ転送装置
であって、転送データを一時的に蓄えるためのバッファ
を３つ以上設け、それらバッファを転送元記憶装置と転
送先記憶装置との間で順次切り替え、データ転送を行う
転送元側制御手段と転送先側制御手段を設けたことを特
徴とする。
め、この発明に係るデータ転送装置は、それぞれがアド
レス境界により分割された複数のデータブロックを有す
る２つの記憶装置間のデータ転送を行うデータ転送装置
であって、転送データを一時的に蓄えるためのバッファ
を３つ以上設け、それらバッファを転送元記憶装置と転
送先記憶装置との間で順次切り替え、データ転送を行う
転送元側制御手段と転送先側制御手段を設けたことを特
徴とする。
【００２１】このうち、請求項１記載のデータ転送装置
においては、前記バッファと転送元記憶装置との間に設
けられ、前記バッファの切替え及び前記バッファの先頭
と前記転送元記憶装置のアドレス境界とが一致するよう
にデータのブロック転送を行う前記転送元側制御手段
と、前記バッファと転送先記憶装置との間に設けられ、
前記バッファの切替え及びデータのブロック転送を制御
する前記転送先側制御手段と、を有することを特徴とす
る。
においては、前記バッファと転送元記憶装置との間に設
けられ、前記バッファの切替え及び前記バッファの先頭
と前記転送元記憶装置のアドレス境界とが一致するよう
にデータのブロック転送を行う前記転送元側制御手段
と、前記バッファと転送先記憶装置との間に設けられ、
前記バッファの切替え及びデータのブロック転送を制御
する前記転送先側制御手段と、を有することを特徴とす
る。
【００２２】また、請求項２記載のデータ転送装置にお
いては、前記バッファと転送元記憶装置との間に設けら
れ、前記バッファの切替え及びデータのブロック転送を
制御する前記転送元側制御手段と、前記バッファと転送
先記憶装置との間に設けられ、前記バッファの切替え及
び前記バッファの先頭と前記転送元記憶装置のアドレス
境界とが一致するようにデータのブロック転送を行う前
記転送先側制御手段と、を有することを特徴とする。
いては、前記バッファと転送元記憶装置との間に設けら
れ、前記バッファの切替え及びデータのブロック転送を
制御する前記転送元側制御手段と、前記バッファと転送
先記憶装置との間に設けられ、前記バッファの切替え及
び前記バッファの先頭と前記転送元記憶装置のアドレス
境界とが一致するようにデータのブロック転送を行う前
記転送先側制御手段と、を有することを特徴とする。
【００２３】また、請求項３記載のデータ転送装置は、
請求項１において、転送元側制御手段は、前記転送元記
憶装置側の転送開始アドレスがアドレス境界に一致して
いない場合に、転送開始アドレスから次のアドレス境界
までのデータをブロック転送することを特徴とする。
請求項１において、転送元側制御手段は、前記転送元記
憶装置側の転送開始アドレスがアドレス境界に一致して
いない場合に、転送開始アドレスから次のアドレス境界
までのデータをブロック転送することを特徴とする。
【００２４】また、請求項４記載のデータ転送装置は、
請求項２において、前記転送先側制御手段は、前記転送
先記憶装置側の転送先頭アドレスがアドレス境界に一致
していない場合に、転送先頭アドレスから次のアドレス
境界までの部分のデータをブロック転送することを特徴
とする。
請求項２において、前記転送先側制御手段は、前記転送
先記憶装置側の転送先頭アドレスがアドレス境界に一致
していない場合に、転送先頭アドレスから次のアドレス
境界までの部分のデータをブロック転送することを特徴
とする。
【００２５】
【作用】この発明におけるデータ転送装置は、バッファ
を３つ以上設け、それらを転送元記憶装置及び転送先記
憶装置間での転送の間に順次切り替えることにより、転
送元の記憶装置の転送開始アドレスがアドレス境界条件
を満たしていない場合、転送先の記憶装置の転送先頭ア
ドレスがアドレス境界条件を満たしていない場合、ある
いは、その両方の場合であっても、転送元記憶装置から
データ転送装置へのデータ転送と、データ転送装置から
転送先記憶装置へのデータ転送を並列に実行することが
できる。
を３つ以上設け、それらを転送元記憶装置及び転送先記
憶装置間での転送の間に順次切り替えることにより、転
送元の記憶装置の転送開始アドレスがアドレス境界条件
を満たしていない場合、転送先の記憶装置の転送先頭ア
ドレスがアドレス境界条件を満たしていない場合、ある
いは、その両方の場合であっても、転送元記憶装置から
データ転送装置へのデータ転送と、データ転送装置から
転送先記憶装置へのデータ転送を並列に実行することが
できる。
【００２６】
【実施例】以下、図面に基づいて、本発明の好適な実施
例を説明する。なお、従来例及び実施例において同様の
要素には同じ符号を付ける。
例を説明する。なお、従来例及び実施例において同様の
要素には同じ符号を付ける。
【００２７】実施例１．図１は、請求項１に記載した発
明の一実施例を示す構成図である。図において、１は転
送すべきデータを記憶している転送元記憶装置、２は転
送されるデータを新たに記憶する転送先記憶装置、３１
は２つの記憶装置１、２の間に設けられ、各記憶装置
１、２間のデータ転送を行うデータ転送装置である。こ
のデータ転送装置３１は、転送中のデータを一時的に蓄
える３個のバッファ４ａ、４ｂ、４ｃと、バッファ４
ａ、４ｂ、４ｃと転送元記憶装置１との間に設けられ、
バッファ４ａ、４ｂ、４ｃの切替え及びバッファ４ａ、
４ｂ、４ｃの先頭と転送元記憶装置１のアドレス境界と
が一致するようにデータのブロック転送を行う転送元側
制御部５１と、バッファ４ａ、４ｂ、４ｃと転送先記憶
装置２との間に設けられ、バッファ４ａ、４ｂ、４ｃの
切替え及びデータのブロック転送を制御する転送先側制
御部６１と、を有している。７ａ〜７ｅは転送元記憶装
置１をアドレス境界により分割されたデータブロック、
８ａ〜８ｅは転送先記憶装置２をアドレス境界により分
割されたデータブロックである。各データブロック７ａ
〜７ｅ、８ｂ〜８ｅは、バッファ４ａ、４ｂ、４ｃと同
じ大きさに設定されていることが必要である。本実施例
においては従来例と同様、その大きさを４バイトの場合
で説明するが、８バイト、あるいは３２バイトであって
もよい。ただし、実際にはデータブロック８ａ、８ｆを
合わしたサイズが１データブロック分、すなわち４バイ
トのサイズとなるが、便宜上、８ａ、８ｆも１つのデー
タブロックとして説明する。以下に示す他の実施例にお
いても、本実施例のデータブロック８ａ、８ｆの関係と
なるものは同様に取り扱うものとする。
明の一実施例を示す構成図である。図において、１は転
送すべきデータを記憶している転送元記憶装置、２は転
送されるデータを新たに記憶する転送先記憶装置、３１
は２つの記憶装置１、２の間に設けられ、各記憶装置
１、２間のデータ転送を行うデータ転送装置である。こ
のデータ転送装置３１は、転送中のデータを一時的に蓄
える３個のバッファ４ａ、４ｂ、４ｃと、バッファ４
ａ、４ｂ、４ｃと転送元記憶装置１との間に設けられ、
バッファ４ａ、４ｂ、４ｃの切替え及びバッファ４ａ、
４ｂ、４ｃの先頭と転送元記憶装置１のアドレス境界と
が一致するようにデータのブロック転送を行う転送元側
制御部５１と、バッファ４ａ、４ｂ、４ｃと転送先記憶
装置２との間に設けられ、バッファ４ａ、４ｂ、４ｃの
切替え及びデータのブロック転送を制御する転送先側制
御部６１と、を有している。７ａ〜７ｅは転送元記憶装
置１をアドレス境界により分割されたデータブロック、
８ａ〜８ｅは転送先記憶装置２をアドレス境界により分
割されたデータブロックである。各データブロック７ａ
〜７ｅ、８ｂ〜８ｅは、バッファ４ａ、４ｂ、４ｃと同
じ大きさに設定されていることが必要である。本実施例
においては従来例と同様、その大きさを４バイトの場合
で説明するが、８バイト、あるいは３２バイトであって
もよい。ただし、実際にはデータブロック８ａ、８ｆを
合わしたサイズが１データブロック分、すなわち４バイ
トのサイズとなるが、便宜上、８ａ、８ｆも１つのデー
タブロックとして説明する。以下に示す他の実施例にお
いても、本実施例のデータブロック８ａ、８ｆの関係と
なるものは同様に取り扱うものとする。
【００２８】図１に示すように、転送開始アドレスがア
ドレス境界条件を満たしている転送元記憶装置１の５つ
のデータブロック７ａ〜７ｅから、転送先頭アドレスが
アドレス境界条件を満たしていない転送先記憶装置２に
データを転送する場合、本実施例では以下の手順で転送
を行う。なお、図２〜図８に各手順に対応した状態の遷
移を示す。
ドレス境界条件を満たしている転送元記憶装置１の５つ
のデータブロック７ａ〜７ｅから、転送先頭アドレスが
アドレス境界条件を満たしていない転送先記憶装置２に
データを転送する場合、本実施例では以下の手順で転送
を行う。なお、図２〜図８に各手順に対応した状態の遷
移を示す。
【００２９】手順１においては、図２に示したように、
データブロック７ａの全データ（左下がりのハッチング
の部分）を、転送元側制御部５１を介してバッファ４ａ
の左下がりのハッチングの部分に転送する。
データブロック７ａの全データ（左下がりのハッチング
の部分）を、転送元側制御部５１を介してバッファ４ａ
の左下がりのハッチングの部分に転送する。
【００３０】手順２においては、図３に示したように、
バッファ４ａの左下がりのハッチングの部分のデータ
を、転送先側制御部６１を介して転送先記憶装置２のデ
ータブロック８ａの左下がりのハッチングの部分に転送
すると同時に、データブロック７ｂの全データ（水平の
ハッチングの部分）を、転送元側制御部５１を介してバ
ッファ４ｂの水平のハッチングの部分に転送する。例え
ば、データブロック８ａに２バイト分のデータを記憶す
る場合、バッファ４ａ内の４バイトのデータのうち２バ
イトのデータのみを転送することになる。
バッファ４ａの左下がりのハッチングの部分のデータ
を、転送先側制御部６１を介して転送先記憶装置２のデ
ータブロック８ａの左下がりのハッチングの部分に転送
すると同時に、データブロック７ｂの全データ（水平の
ハッチングの部分）を、転送元側制御部５１を介してバ
ッファ４ｂの水平のハッチングの部分に転送する。例え
ば、データブロック８ａに２バイト分のデータを記憶す
る場合、バッファ４ａ内の４バイトのデータのうち２バ
イトのデータのみを転送することになる。
【００３１】手順３においては、図４に示したように、
まずバッファ４ａの、先に転送した分の残りの２バイト
分のデータ（左下がりのハッチングの部分）と、バッフ
ァ４ｂ内のデータのうち４バイトのサイズのデータブロ
ック８ｂを満たすような大きさ、すなわち２バイト分の
データ（水平のハッチングの部分）と、を１ブロックデ
ータとし、転送先側制御部６１を介してデータブロック
８ｂの当該ハッチングの部分に転送する。また、これと
同時に、データブロック７ｃの全データ（右下がりのハ
ッチングの部分）を、転送元側制御部５１を介してバッ
ファ４ｃの右下がりのハッチングの部分に転送する。
まずバッファ４ａの、先に転送した分の残りの２バイト
分のデータ（左下がりのハッチングの部分）と、バッフ
ァ４ｂ内のデータのうち４バイトのサイズのデータブロ
ック８ｂを満たすような大きさ、すなわち２バイト分の
データ（水平のハッチングの部分）と、を１ブロックデ
ータとし、転送先側制御部６１を介してデータブロック
８ｂの当該ハッチングの部分に転送する。また、これと
同時に、データブロック７ｃの全データ（右下がりのハ
ッチングの部分）を、転送元側制御部５１を介してバッ
ファ４ｃの右下がりのハッチングの部分に転送する。
【００３２】手順４においては、図５に示したように、
まずバッファ４ｂの、先に転送した分の残りの２バイト
分のデータ（水平のハッチングの部分）と、バッファ４
ｃ内のデータのうち４バイトの大きさのデータブロック
８ｃを満たすような大きさ、すなわち２バイト分のデー
タ（右下がりのハッチングの部分）と、を１ブロックデ
ータとし、転送先側制御部６１を介してデータブロック
８ｃの当該ハッチングの部分に転送する。また、これと
同時に、データブロック７ｄの全データ（左下がりのハ
ッチングの部分）を、転送元側制御部５１を介してバッ
ファ４ａの左下がりのハッチングの部分に転送する。バ
ッファ４ａ内のデータは、手順２及び３においてすでに
転送先記憶装置２に転送済みなので、バッファ４ａを使
用することができる。
まずバッファ４ｂの、先に転送した分の残りの２バイト
分のデータ（水平のハッチングの部分）と、バッファ４
ｃ内のデータのうち４バイトの大きさのデータブロック
８ｃを満たすような大きさ、すなわち２バイト分のデー
タ（右下がりのハッチングの部分）と、を１ブロックデ
ータとし、転送先側制御部６１を介してデータブロック
８ｃの当該ハッチングの部分に転送する。また、これと
同時に、データブロック７ｄの全データ（左下がりのハ
ッチングの部分）を、転送元側制御部５１を介してバッ
ファ４ａの左下がりのハッチングの部分に転送する。バ
ッファ４ａ内のデータは、手順２及び３においてすでに
転送先記憶装置２に転送済みなので、バッファ４ａを使
用することができる。
【００３３】手順５においては、図６に示したように、
まずバッファ４ｃの、先に転送した分の残りの２バイト
分のデータ（右下がりのハッチングの部分）と、バッフ
ァ４ａ内のデータのうち４バイトの大きさのデータブロ
ック８ｄを満たすような大きさ、すなわち２バイト分の
データ（左下がりのハッチングの部分）と、を１ブロッ
クデータとし、転送先側制御部６１を介してデータブロ
ック８ｄの当該ハッチングの部分に転送する。また、こ
れと同時に、データブロック７ｅの全データ（水平のハ
ッチングの部分）を、転送元側制御部５１を介してバッ
ファ４ｂの水平のハッチングの部分に転送する。バッフ
ァ４ｂ内のデータは、手順３及び４においてすでに転送
先記憶装置２に転送済みなので、バッファ４ｂを使用す
ることができる。
まずバッファ４ｃの、先に転送した分の残りの２バイト
分のデータ（右下がりのハッチングの部分）と、バッフ
ァ４ａ内のデータのうち４バイトの大きさのデータブロ
ック８ｄを満たすような大きさ、すなわち２バイト分の
データ（左下がりのハッチングの部分）と、を１ブロッ
クデータとし、転送先側制御部６１を介してデータブロ
ック８ｄの当該ハッチングの部分に転送する。また、こ
れと同時に、データブロック７ｅの全データ（水平のハ
ッチングの部分）を、転送元側制御部５１を介してバッ
ファ４ｂの水平のハッチングの部分に転送する。バッフ
ァ４ｂ内のデータは、手順３及び４においてすでに転送
先記憶装置２に転送済みなので、バッファ４ｂを使用す
ることができる。
【００３４】手順６においては、図７に示したように、
まずバッファ４ａの、先に転送した分の残りの２バイト
分のデータ（左下がりのハッチングの部分）と、バッフ
ァ４ｂ内のデータのうち４バイトの大きさのデータブロ
ック８ｅを満たすような大きさ、すなわち２バイト分の
データ（水平のハッチングの部分）と、を１ブロックデ
ータとし、転送先側制御部６１を介してデータブロック
８ｅの当該ハッチングの部分に転送する。
まずバッファ４ａの、先に転送した分の残りの２バイト
分のデータ（左下がりのハッチングの部分）と、バッフ
ァ４ｂ内のデータのうち４バイトの大きさのデータブロ
ック８ｅを満たすような大きさ、すなわち２バイト分の
データ（水平のハッチングの部分）と、を１ブロックデ
ータとし、転送先側制御部６１を介してデータブロック
８ｅの当該ハッチングの部分に転送する。
【００３５】手順７においては、図８に示したように、
バッファ４ｂの、先に転送した分の残りの２バイト分の
データ（水平のハッチングの部分）を、転送先側制御部
６１を介してデータブロック８ｆの水平のハッチングの
部分に転送する。
バッファ４ｂの、先に転送した分の残りの２バイト分の
データ（水平のハッチングの部分）を、転送先側制御部
６１を介してデータブロック８ｆの水平のハッチングの
部分に転送する。
【００３６】以上のように、３つのバッファ４ａ、４
ｂ、４ｃを用い、転送元側制御部５１において、バッフ
ァ４ａ、４ｂ、４ｃの先頭と転送元記憶装置１のアドレ
ス境界とが一致するようにデータのブロック転送を行
い、転送先側制御部６１において、先に転送した分の残
りのデータと次のバッファのデータの一部とで１ブロッ
クデータを形成しブロック転送するという制御を行うよ
うにして、データを転送元記憶装置１のデータブロック
７ａ〜７ｅから転送先記憶装置２のデータブロック８ａ
〜８ｆに転送する。
ｂ、４ｃを用い、転送元側制御部５１において、バッフ
ァ４ａ、４ｂ、４ｃの先頭と転送元記憶装置１のアドレ
ス境界とが一致するようにデータのブロック転送を行
い、転送先側制御部６１において、先に転送した分の残
りのデータと次のバッファのデータの一部とで１ブロッ
クデータを形成しブロック転送するという制御を行うよ
うにして、データを転送元記憶装置１のデータブロック
７ａ〜７ｅから転送先記憶装置２のデータブロック８ａ
〜８ｆに転送する。
【００３７】図９は手順１〜７における転送元記憶装置
１、転送先記憶装置２及びバッファ４ａ、４ｂ、４ｃの
動作状況を時系列的に表したものである。上記のよう
に、転送先記憶装置２の転送先頭アドレスがアドレス境
界条件を満たしていない場合であっても、転送元記憶装
置１からデータ転送装置３１への転送と、データ転送装
置３１から転送先記憶装置２への転送とを並列に実行す
ることができる。
１、転送先記憶装置２及びバッファ４ａ、４ｂ、４ｃの
動作状況を時系列的に表したものである。上記のよう
に、転送先記憶装置２の転送先頭アドレスがアドレス境
界条件を満たしていない場合であっても、転送元記憶装
置１からデータ転送装置３１への転送と、データ転送装
置３１から転送先記憶装置２への転送とを並列に実行す
ることができる。
【００３８】上記の手順は、転送元記憶装置１から５つ
のデータブロック７ａ〜７ｅのデータを転送する場合で
あったが、より多数のデータブロックを転送する場合
は、上記の手順３〜５を繰り返すことによって行う。本
実施例の場合、５ブロックデータを転送するのに７回の
手順が必要で、更に１ブロックデータを転送するのには
更にもう１回の手順が必要となる。すなわち、本実施例
では、Ｎ個のデータブロックを、Ｎ＋２回の手順で転送
することができるので、より高速化を図ることができ
る。
のデータブロック７ａ〜７ｅのデータを転送する場合で
あったが、より多数のデータブロックを転送する場合
は、上記の手順３〜５を繰り返すことによって行う。本
実施例の場合、５ブロックデータを転送するのに７回の
手順が必要で、更に１ブロックデータを転送するのには
更にもう１回の手順が必要となる。すなわち、本実施例
では、Ｎ個のデータブロックを、Ｎ＋２回の手順で転送
することができるので、より高速化を図ることができ
る。
【００３９】実施例２．図１０は、請求項２に記載した
発明の一実施例を示す構成図であり、図において、転送
元記憶装置１、転送先記憶装置２、バッファ４ａ、４
ｂ、４ｃは、実施例１と同じ構成要素なので説明を省略
する。３２は２つの記憶装置１、２の間に設けられ、各
記憶装置１、２間のデータ転送を行うデータ転送装置で
ある。このデータ転送装置３２は、バッファ４ａ、４
ｂ、４ｃと、バッファ４ａ、４ｂ、４ｃと転送元記憶装
置１との間に設けられ、バッファ４ａ、４ｂ、４ｃの切
替え及びデータのブロック転送を制御する転送元側制御
部５２と、バッファ４ａ、４ｂ、４ｃと転送先記憶装置
２との間に設けられ、バッファ４ａ、４ｂ、４ｃの切替
え及びバッファ４ａ、４ｂ、４ｃの先頭と転送先記憶装
置２のアドレス境界とが一致するようにデータのブロッ
ク転送を行う転送先側制御部６２と、を有している。ま
た、７ａ〜７ｆは転送元記憶装置１をアドレス境界によ
り分割されたデータブロック、８ａ〜８ｅは転送先記憶
装置２をアドレス境界により分割されたデータブロック
である。
発明の一実施例を示す構成図であり、図において、転送
元記憶装置１、転送先記憶装置２、バッファ４ａ、４
ｂ、４ｃは、実施例１と同じ構成要素なので説明を省略
する。３２は２つの記憶装置１、２の間に設けられ、各
記憶装置１、２間のデータ転送を行うデータ転送装置で
ある。このデータ転送装置３２は、バッファ４ａ、４
ｂ、４ｃと、バッファ４ａ、４ｂ、４ｃと転送元記憶装
置１との間に設けられ、バッファ４ａ、４ｂ、４ｃの切
替え及びデータのブロック転送を制御する転送元側制御
部５２と、バッファ４ａ、４ｂ、４ｃと転送先記憶装置
２との間に設けられ、バッファ４ａ、４ｂ、４ｃの切替
え及びバッファ４ａ、４ｂ、４ｃの先頭と転送先記憶装
置２のアドレス境界とが一致するようにデータのブロッ
ク転送を行う転送先側制御部６２と、を有している。ま
た、７ａ〜７ｆは転送元記憶装置１をアドレス境界によ
り分割されたデータブロック、８ａ〜８ｅは転送先記憶
装置２をアドレス境界により分割されたデータブロック
である。
【００４０】図１０のように、転送開始アドレスがアド
レス境界条件を満たしていない転送元記憶装置１から、
転送先頭アドレスがアドレス境界条件を満たしている転
送先記憶装置２に５つのデータブロックのサイズのデー
タを転送する場合、本実施例では以下の手順で転送を行
う。 なお、図１１〜図１７に各手順に対応した状態の
遷移を示す。なお、各図において、ハッチングで表した
部分は、上記実施例１と同様、それぞれに対応したデー
タブロック、バッファ内のデータを示している。従っ
て、特に必要でなければ、その説明は省略する。以下の
実施例においても同様とする。
レス境界条件を満たしていない転送元記憶装置１から、
転送先頭アドレスがアドレス境界条件を満たしている転
送先記憶装置２に５つのデータブロックのサイズのデー
タを転送する場合、本実施例では以下の手順で転送を行
う。 なお、図１１〜図１７に各手順に対応した状態の
遷移を示す。なお、各図において、ハッチングで表した
部分は、上記実施例１と同様、それぞれに対応したデー
タブロック、バッファ内のデータを示している。従っ
て、特に必要でなければ、その説明は省略する。以下の
実施例においても同様とする。
【００４１】手順１においては、図１１に示したよう
に、転送元記憶装置１のデータブロック７ａから転送元
側制御部５２を介してバッファ４ａにデータを転送す
る。そのデータはバッファ４ａの先頭から格納する。
に、転送元記憶装置１のデータブロック７ａから転送元
側制御部５２を介してバッファ４ａにデータを転送す
る。そのデータはバッファ４ａの先頭から格納する。
【００４２】手順２においては、図１２に示したよう
に、転送元記憶装置１のデータブロック７ｂから転送元
側制御部５２を介して、バッファ４ａ、４ｂにデータを
転送する。転送されるデータのうち、手順１でバッファ
４ａに格納した残りのサイズのデータを先にバッファ４
ａに格納し、その残りをバッファ４ｂの先頭から格納す
る。
に、転送元記憶装置１のデータブロック７ｂから転送元
側制御部５２を介して、バッファ４ａ、４ｂにデータを
転送する。転送されるデータのうち、手順１でバッファ
４ａに格納した残りのサイズのデータを先にバッファ４
ａに格納し、その残りをバッファ４ｂの先頭から格納す
る。
【００４３】手順３においては、図１３に示したよう
に、バッファ４ａから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ａにデータを転送する
と同時に、転送元記憶装置１のデータブロック７ｃから
転送元側制御部５２を介して、バッファ４ｂ、４ｃにデ
ータを転送する。転送されるデータのうち、手順２でバ
ッファ４ｂに格納した残りのサイズのデータを先にバッ
ファ４ｂに格納し、その残りをバッファ４ｃの先頭から
格納する。
に、バッファ４ａから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ａにデータを転送する
と同時に、転送元記憶装置１のデータブロック７ｃから
転送元側制御部５２を介して、バッファ４ｂ、４ｃにデ
ータを転送する。転送されるデータのうち、手順２でバ
ッファ４ｂに格納した残りのサイズのデータを先にバッ
ファ４ｂに格納し、その残りをバッファ４ｃの先頭から
格納する。
【００４４】手順４においては、図１４に示したよう
に、バッファ４ｂから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ｂにデータを転送する
と同時に、転送元記憶装置１のデータブロック７ｄから
転送元側制御部５２を介して、バッファ４ｃ、４ａにデ
ータを転送する。バッファ４ａ内のデータは手順３にお
いてすでに転送先記憶装置２に転送済みなので、バッフ
ァ４ａを使用することができる。データブロック７ｄか
ら転送されるデータのうち、手順３でバッファ４ｃに格
納した残りのサイズのデータを先にバッファ４ｃに格納
し、その残りをバッファ４ａの先頭から格納する。
に、バッファ４ｂから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ｂにデータを転送する
と同時に、転送元記憶装置１のデータブロック７ｄから
転送元側制御部５２を介して、バッファ４ｃ、４ａにデ
ータを転送する。バッファ４ａ内のデータは手順３にお
いてすでに転送先記憶装置２に転送済みなので、バッフ
ァ４ａを使用することができる。データブロック７ｄか
ら転送されるデータのうち、手順３でバッファ４ｃに格
納した残りのサイズのデータを先にバッファ４ｃに格納
し、その残りをバッファ４ａの先頭から格納する。
【００４５】手順５においては、図１５に示したよう
に、バッファ４ｃから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ｃにデータを転送する
と同時に、転送元記憶装置１のデータブロック７ｅから
転送元側制御部５２を介して、バッファ４ａ、４ｂにデ
ータを転送する。バッファ４ｂ内のデータは手順４にお
いてすでに転送先記憶装置２に転送済みなので、バッフ
ァ４ｂを使用することができる。データブロック７ｅか
ら転送されるデータのうち、手順４でバッファ４ａに格
納した残りのサイズのデータを先にバッファ４ａに格納
し、その残りをバッファ４ｂの先頭から格納する。
に、バッファ４ｃから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ｃにデータを転送する
と同時に、転送元記憶装置１のデータブロック７ｅから
転送元側制御部５２を介して、バッファ４ａ、４ｂにデ
ータを転送する。バッファ４ｂ内のデータは手順４にお
いてすでに転送先記憶装置２に転送済みなので、バッフ
ァ４ｂを使用することができる。データブロック７ｅか
ら転送されるデータのうち、手順４でバッファ４ａに格
納した残りのサイズのデータを先にバッファ４ａに格納
し、その残りをバッファ４ｂの先頭から格納する。
【００４６】手順６においては、図１６に示したよう
に、バッファ４ａから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ｄにデータを転送する
と同時に、転送元記憶装置１のデータブロック７ｆから
転送元側制御部５２を介して、手順５でバッファ４ｂに
格納したデータの後側にデータを転送する。
に、バッファ４ａから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ｄにデータを転送する
と同時に、転送元記憶装置１のデータブロック７ｆから
転送元側制御部５２を介して、手順５でバッファ４ｂに
格納したデータの後側にデータを転送する。
【００４７】手順７においては、図１７に示したよう
に、バッファ４ｂから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ｅにデータを転送す
る。
に、バッファ４ｂから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ｅにデータを転送す
る。
【００４８】以上のように、３つのバッファ４ａ、４
ｂ、４ｃを用い、転送元側制御部５２において、ブロッ
ク転送されてきた転送元記憶装置１のデータブロック７
ａ〜７ｆのデータを、先に転送した分の残りのデータと
次のデータの一部とで各バッファ４ａ、４ｂ、４ｃを満
たすように順次格納し、転送先側制御部６２において、
バッファ４ａ、４ｂ、４ｃの先頭と転送先記憶装置２の
アドレス境界とが一致するようにデータのブロック転送
を行うようにして、データを転送元記憶装置１のデータ
ブロック７ａ〜７ｆから転送先記憶装置２のデータブロ
ック８ａ〜８ｅに転送する。
ｂ、４ｃを用い、転送元側制御部５２において、ブロッ
ク転送されてきた転送元記憶装置１のデータブロック７
ａ〜７ｆのデータを、先に転送した分の残りのデータと
次のデータの一部とで各バッファ４ａ、４ｂ、４ｃを満
たすように順次格納し、転送先側制御部６２において、
バッファ４ａ、４ｂ、４ｃの先頭と転送先記憶装置２の
アドレス境界とが一致するようにデータのブロック転送
を行うようにして、データを転送元記憶装置１のデータ
ブロック７ａ〜７ｆから転送先記憶装置２のデータブロ
ック８ａ〜８ｅに転送する。
【００４９】図１８は手順１〜７における転送元記憶装
置１、転送先記憶装置２及びバッファ４ａ、４ｂ、４ｃ
の動作状況を時系列的に表したものである。上記のよう
に、転送元記憶装置１の転送開始アドレスがアドレス境
界条件を満たしていない場合であっても、転送元記憶装
置１からデータ転送装置３２への転送と、データ転送装
置３２から転送先記憶装置２への転送とを並列に実行す
ることができる。
置１、転送先記憶装置２及びバッファ４ａ、４ｂ、４ｃ
の動作状況を時系列的に表したものである。上記のよう
に、転送元記憶装置１の転送開始アドレスがアドレス境
界条件を満たしていない場合であっても、転送元記憶装
置１からデータ転送装置３２への転送と、データ転送装
置３２から転送先記憶装置２への転送とを並列に実行す
ることができる。
【００５０】上記の手順は、転送元記憶装置１から５デ
ータブロック分のデータを転送する場合であったが、よ
り多数のデータブロックを転送する場合は、上記の手順
３〜５を何度も繰り返すことによって行う。本実施例の
場合、５ブロックデータを転送するのに７回の手順が必
要で、更に１ブロックデータを転送するのには更にもう
１回の手順が必要となる。すなわち、本実施例では、Ｎ
個のデータブロックを、Ｎ＋２回の手順で転送すること
ができるので、より高速化を図ることができる。
ータブロック分のデータを転送する場合であったが、よ
り多数のデータブロックを転送する場合は、上記の手順
３〜５を何度も繰り返すことによって行う。本実施例の
場合、５ブロックデータを転送するのに７回の手順が必
要で、更に１ブロックデータを転送するのには更にもう
１回の手順が必要となる。すなわち、本実施例では、Ｎ
個のデータブロックを、Ｎ＋２回の手順で転送すること
ができるので、より高速化を図ることができる。
【００５１】実施例３．図１９は、請求項３に記載した
発明の一実施例を示す構成図であり、図において、各構
成要素は実施例１と同様であり、各記憶装置１、２にお
いて転送する／されるブロックデータのみが異なる。７
ａ〜７ｇは転送元記憶装置１をアドレス境界により分割
されたデータブロック、８ａ〜８ｇは転送先記憶装置２
をアドレス境界により分割されたデータブロックであ
る。
発明の一実施例を示す構成図であり、図において、各構
成要素は実施例１と同様であり、各記憶装置１、２にお
いて転送する／されるブロックデータのみが異なる。７
ａ〜７ｇは転送元記憶装置１をアドレス境界により分割
されたデータブロック、８ａ〜８ｇは転送先記憶装置２
をアドレス境界により分割されたデータブロックであ
る。
【００５２】図１９のように、転送開始アドレスがアド
レス境界条件を満たしていない転送元記憶装置１の６デ
ータブロック分のデータを、転送先頭アドレスがアドレ
ス境界条件を満たしていない転送先記憶装置２にデータ
を転送する場合、本実施例では以下の手順で転送を行
う。 なお、図２０〜図２７に各手順に対応した状態の
遷移を示す。
レス境界条件を満たしていない転送元記憶装置１の６デ
ータブロック分のデータを、転送先頭アドレスがアドレ
ス境界条件を満たしていない転送先記憶装置２にデータ
を転送する場合、本実施例では以下の手順で転送を行
う。 なお、図２０〜図２７に各手順に対応した状態の
遷移を示す。
【００５３】手順１においては、図２０に示したよう
に、転送元記憶装置１のデータブロック７ａから転送元
側制御部５１を介してバッファ４ａにデータを転送す
る。図２０のように、転送元記憶装置１の転送開始アド
レスがアドレス境界に一致していない場合に、転送開始
アドレスを含むデータブロック内のデータすべてをブロ
ック転送する。従って、バッファ４ａの先頭からデータ
は格納されてない。
に、転送元記憶装置１のデータブロック７ａから転送元
側制御部５１を介してバッファ４ａにデータを転送す
る。図２０のように、転送元記憶装置１の転送開始アド
レスがアドレス境界に一致していない場合に、転送開始
アドレスを含むデータブロック内のデータすべてをブロ
ック転送する。従って、バッファ４ａの先頭からデータ
は格納されてない。
【００５４】手順２においては、図２１に示したよう
に、バッファ４ａから転送先側制御部６１を介して転送
先記憶装置２のデータブロック８ａにそのサイズ分だけ
有効なデータとして転送すると同時に、転送元記憶装置
１のデータブロック７ｂから転送元側制御部５１を介し
てバッファ４ｂにデータを転送する。
に、バッファ４ａから転送先側制御部６１を介して転送
先記憶装置２のデータブロック８ａにそのサイズ分だけ
有効なデータとして転送すると同時に、転送元記憶装置
１のデータブロック７ｂから転送元側制御部５１を介し
てバッファ４ｂにデータを転送する。
【００５５】手順３においては、図２２に示したよう
に、手順２においてバッファ４ａから転送したデータの
残りのデータとバッファ４ｂ内のデータとで１ブロック
データを形成し、そのデータを転送先側制御部６１を介
して転送先記憶装置２のデータブロック８ｂにブロック
転送する。また、これと同時に、データブロック７ｃか
ら転送元側制御部５１を介してバッファ４ｃにデータを
転送する。
に、手順２においてバッファ４ａから転送したデータの
残りのデータとバッファ４ｂ内のデータとで１ブロック
データを形成し、そのデータを転送先側制御部６１を介
して転送先記憶装置２のデータブロック８ｂにブロック
転送する。また、これと同時に、データブロック７ｃか
ら転送元側制御部５１を介してバッファ４ｃにデータを
転送する。
【００５６】手順４においては、図２３に示したよう
に、手順３においてバッファ４ｂから転送したデータの
残りのデータとバッファ４ｃ内のデータとで１ブロック
データを形成し、そのデータを転送先側制御部６１を介
して転送先記憶装置２のデータブロック８ｃにブロック
転送する。また、これと同時に、データブロック７ｄか
ら転送元側制御部５１を介してバッファ４ａにデータを
転送する。バッファ４ａ内のデータは、手順２及び３に
おいてすでに転送先記憶装置２に転送済みなので、バッ
ファ４ａを使用することができる。
に、手順３においてバッファ４ｂから転送したデータの
残りのデータとバッファ４ｃ内のデータとで１ブロック
データを形成し、そのデータを転送先側制御部６１を介
して転送先記憶装置２のデータブロック８ｃにブロック
転送する。また、これと同時に、データブロック７ｄか
ら転送元側制御部５１を介してバッファ４ａにデータを
転送する。バッファ４ａ内のデータは、手順２及び３に
おいてすでに転送先記憶装置２に転送済みなので、バッ
ファ４ａを使用することができる。
【００５７】手順５においては、図２４に示したよう
に、手順４においてバッファ４ｃから転送したデータの
残りのデータとバッファ４ａ内のデータとで１ブロック
データを形成し、そのデータを転送先側制御部６１を介
して転送先記憶装置２のデータブロック８ｄにブロック
転送する。また、これと同時に、データブロック７ｅか
ら転送元側制御部５１を介してバッファ４ｂにデータを
転送する。バッファ４ｂ内のデータは、手順３及び４に
おいてすでに転送先記憶装置２に転送済みなので、バッ
ファ４ｂを使用することができる。
に、手順４においてバッファ４ｃから転送したデータの
残りのデータとバッファ４ａ内のデータとで１ブロック
データを形成し、そのデータを転送先側制御部６１を介
して転送先記憶装置２のデータブロック８ｄにブロック
転送する。また、これと同時に、データブロック７ｅか
ら転送元側制御部５１を介してバッファ４ｂにデータを
転送する。バッファ４ｂ内のデータは、手順３及び４に
おいてすでに転送先記憶装置２に転送済みなので、バッ
ファ４ｂを使用することができる。
【００５８】手順６においては、図２５に示したよう
に、手順５においてバッファ４ａから転送したデータの
残りのデータとバッファ４ｂ内のデータとで１ブロック
データを形成し、そのデータを転送先側制御部６１を介
して転送先記憶装置２のデータブロック８ｅにブロック
転送する。また、これと同時に、データブロック７ｆか
ら転送元側制御部５１を介してバッファ４ｃにデータを
転送する。バッファ４ｃ内のデータは、手順４及び５に
おいてすでに転送先記憶装置２に転送済みなので、バッ
ファ４ｃを使用することができる。
に、手順５においてバッファ４ａから転送したデータの
残りのデータとバッファ４ｂ内のデータとで１ブロック
データを形成し、そのデータを転送先側制御部６１を介
して転送先記憶装置２のデータブロック８ｅにブロック
転送する。また、これと同時に、データブロック７ｆか
ら転送元側制御部５１を介してバッファ４ｃにデータを
転送する。バッファ４ｃ内のデータは、手順４及び５に
おいてすでに転送先記憶装置２に転送済みなので、バッ
ファ４ｃを使用することができる。
【００５９】手順７においては、図２６に示したよう
に、手順６においてバッファ４ｂから転送したデータの
残りのデータとバッファ４ｃ内のデータとで１ブロック
データを形成し、そのデータを転送先側制御部６１を介
して転送先記憶装置２のデータブロック８ｆにブロック
転送する。また、これと同時に、データブロック７ｇか
ら転送元側制御部５１を介してバッファ４ａにデータを
転送する。バッファ４ａ内のデータは、手順５及び６に
おいてすでに転送先記憶装置２に転送済みなので、バッ
ファ４ａを使用することができる。
に、手順６においてバッファ４ｂから転送したデータの
残りのデータとバッファ４ｃ内のデータとで１ブロック
データを形成し、そのデータを転送先側制御部６１を介
して転送先記憶装置２のデータブロック８ｆにブロック
転送する。また、これと同時に、データブロック７ｇか
ら転送元側制御部５１を介してバッファ４ａにデータを
転送する。バッファ４ａ内のデータは、手順５及び６に
おいてすでに転送先記憶装置２に転送済みなので、バッ
ファ４ａを使用することができる。
【００６０】手順８においては、図２７に示したよう
に、手順７においてバッファ４ｃから転送したデータの
残りのデータとバッファ４ａ内のデータとで１ブロック
データを形成し、そのデータを転送先側制御部６１を介
して転送先記憶装置２のデータブロック８ｇにブロック
転送する。
に、手順７においてバッファ４ｃから転送したデータの
残りのデータとバッファ４ａ内のデータとで１ブロック
データを形成し、そのデータを転送先側制御部６１を介
して転送先記憶装置２のデータブロック８ｇにブロック
転送する。
【００６１】以上のように、３つのバッファ４ａ、４
ｂ、４ｃを用い、転送元側制御部５１において、転送開
始アドレスがアドレス境界に一致していない場合に、転
送開始アドレスを含むデータブロック７ａ内のデータす
べてのブロック転送を行い、転送先側制御部６１におい
て、先に転送した分の残りのデータと次のバッファのデ
ータの一部とで１ブロックデータを形成しブロック転送
するという制御を行うようにして、データを転送元記憶
装置１のデータブロック７ａ〜７ｇから転送先記憶装置
２のデータブロック８ａ〜８ｇに転送する。
ｂ、４ｃを用い、転送元側制御部５１において、転送開
始アドレスがアドレス境界に一致していない場合に、転
送開始アドレスを含むデータブロック７ａ内のデータす
べてのブロック転送を行い、転送先側制御部６１におい
て、先に転送した分の残りのデータと次のバッファのデ
ータの一部とで１ブロックデータを形成しブロック転送
するという制御を行うようにして、データを転送元記憶
装置１のデータブロック７ａ〜７ｇから転送先記憶装置
２のデータブロック８ａ〜８ｇに転送する。
【００６２】図２８は手順１〜８における転送元記憶装
置１、転送先記憶装置２及びバッファ４ａ、４ｂ、４ｃ
の動作状況を時系列的に表したものである。上記のよう
に、転送元記憶装置１の転送開始アドレスがアドレス境
界条件を満たしていない場合、また、転送先記憶装置２
の転送先頭アドレスがアドレス境界条件を満たしていな
い場合であっても、転送元記憶装置１からデータ転送装
置３１への転送と、データ転送装置３１から転送先記憶
装置２への転送とを並列に実行することができる。
置１、転送先記憶装置２及びバッファ４ａ、４ｂ、４ｃ
の動作状況を時系列的に表したものである。上記のよう
に、転送元記憶装置１の転送開始アドレスがアドレス境
界条件を満たしていない場合、また、転送先記憶装置２
の転送先頭アドレスがアドレス境界条件を満たしていな
い場合であっても、転送元記憶装置１からデータ転送装
置３１への転送と、データ転送装置３１から転送先記憶
装置２への転送とを並列に実行することができる。
【００６３】上記の手順は、転送元記憶装置１から６デ
ータブロック分のデータを転送する場合であったが、よ
り多数のデータブロックを転送する場合は、上記の手順
４〜６を何度も繰り返すことによって行う。本実施例の
場合、６ブロックデータを転送するのに８回の手順が必
要で、更に、１ブロックデータを転送するのには更にも
う１回の手順が必要となる。すなわち、本実施例では、
Ｎ個のデータブロックを、Ｎ＋２回の手順で転送するこ
とができるので、より高速化を図ることができる。
ータブロック分のデータを転送する場合であったが、よ
り多数のデータブロックを転送する場合は、上記の手順
４〜６を何度も繰り返すことによって行う。本実施例の
場合、６ブロックデータを転送するのに８回の手順が必
要で、更に、１ブロックデータを転送するのには更にも
う１回の手順が必要となる。すなわち、本実施例では、
Ｎ個のデータブロックを、Ｎ＋２回の手順で転送するこ
とができるので、より高速化を図ることができる。
【００６４】実施例４．図２９は、請求項４に記載した
発明の一実施例を示す構成図であり、図において、各構
成要素は実施例２と同様であり、各記憶装置１、２にお
いて転送する／されるブロックデータのみが異なる。７
ａ〜７ｇは転送元記憶装置１をアドレス境界により分割
されたデータブロック、８ａ〜８ｇは転送先記憶装置２
をアドレス境界により分割されたデータブロックであ
る。
発明の一実施例を示す構成図であり、図において、各構
成要素は実施例２と同様であり、各記憶装置１、２にお
いて転送する／されるブロックデータのみが異なる。７
ａ〜７ｇは転送元記憶装置１をアドレス境界により分割
されたデータブロック、８ａ〜８ｇは転送先記憶装置２
をアドレス境界により分割されたデータブロックであ
る。
【００６５】図２９のように、転送開始アドレスがアド
レス境界条件を満たしていない転送元記憶装置１の６デ
ータブロック分のデータを、転送先頭アドレスがアドレ
ス境界条件を満たしていない転送先記憶装置２にデータ
を転送する場合、本実施例では以下の手順で転送を行
う。
レス境界条件を満たしていない転送元記憶装置１の６デ
ータブロック分のデータを、転送先頭アドレスがアドレ
ス境界条件を満たしていない転送先記憶装置２にデータ
を転送する場合、本実施例では以下の手順で転送を行
う。
【００６６】なお、図３０〜図３７に各手順に対応した
状態の遷移を示す。
状態の遷移を示す。
【００６７】手順１においては、図３０に示したよう
に、転送元記憶装置１のデータブロック７ａから転送元
側制御部５２を介してバッファ４ａ、４ｂにデータを転
送する。図３０のように、転送元記憶装置１の転送開始
アドレスがアドレス境界に一致していない場合、バッフ
ァ４ａには、データブロック８ａのサイズ分だけ転送先
頭アドレスに対応した位置からデータブロック７ａのデ
ータ（左下がりのハッチングの部分）を格納する。ま
た、データブロック７ａからバッファ４ａに転送した残
りのデータ（水平のハッチングの部分）をバッファ４ｂ
の先頭から格納する。例えば、データブロック７ａの有
効なデータが３バイトでデータブロック８ａに転送すべ
きサイズが２バイトだとすると、転送元側制御部５２
は、転送された３バイトの有効なデータのうち２バイト
をバッファ４ａの３、４バイト目に、残りの１バイトを
バッファ４ｂの先頭から格納する。
に、転送元記憶装置１のデータブロック７ａから転送元
側制御部５２を介してバッファ４ａ、４ｂにデータを転
送する。図３０のように、転送元記憶装置１の転送開始
アドレスがアドレス境界に一致していない場合、バッフ
ァ４ａには、データブロック８ａのサイズ分だけ転送先
頭アドレスに対応した位置からデータブロック７ａのデ
ータ（左下がりのハッチングの部分）を格納する。ま
た、データブロック７ａからバッファ４ａに転送した残
りのデータ（水平のハッチングの部分）をバッファ４ｂ
の先頭から格納する。例えば、データブロック７ａの有
効なデータが３バイトでデータブロック８ａに転送すべ
きサイズが２バイトだとすると、転送元側制御部５２
は、転送された３バイトの有効なデータのうち２バイト
をバッファ４ａの３、４バイト目に、残りの１バイトを
バッファ４ｂの先頭から格納する。
【００６８】手順２においては、図３１に示したよう
に、バッファ４ａから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ａにデータを転送する
と同時に、転送元記憶装置１のデータブロック７ｂから
転送元側制御部５を介してバッファ４ｂ、４ｃにデータ
を転送する。データブロック７ｂから転送するデータの
うち、まず手順１においてバッファ４ｂに転送した残り
の領域を満たすようなサイズ、すなわち３バイト分のデ
ータ（水平のハッチングの部分）をバッファ４ｂに格納
し、その残りの１バイトのデータ（右下がりのハッチン
グの部分）をバッファ４ｃの先頭から格納する。
に、バッファ４ａから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ａにデータを転送する
と同時に、転送元記憶装置１のデータブロック７ｂから
転送元側制御部５を介してバッファ４ｂ、４ｃにデータ
を転送する。データブロック７ｂから転送するデータの
うち、まず手順１においてバッファ４ｂに転送した残り
の領域を満たすようなサイズ、すなわち３バイト分のデ
ータ（水平のハッチングの部分）をバッファ４ｂに格納
し、その残りの１バイトのデータ（右下がりのハッチン
グの部分）をバッファ４ｃの先頭から格納する。
【００６９】手順３においては図３２に示したように、
バッファ４ｂから転送先側制御部６２を介して転送先記
憶装置２のデータブロック８ｂにデータを転送すると同
時に、転送元記憶装置１のデータブロック７ｃから転送
元側制御部５を介してバッファ４ｃ、４ａにデータを転
送する。データブロック７ｃから転送するデータのう
ち、まず手順２においてバッファ４ｃに転送した残りの
領域を満たすようなサイズ、すなわち３バイト分のデー
タ（右下がりのハッチングの部分）をバッファ４ｃに格
納し、その残りの１バイトのデータ（左下がりのハッチ
ングの部分）をバッファ４ａの先頭から格納する。
バッファ４ｂから転送先側制御部６２を介して転送先記
憶装置２のデータブロック８ｂにデータを転送すると同
時に、転送元記憶装置１のデータブロック７ｃから転送
元側制御部５を介してバッファ４ｃ、４ａにデータを転
送する。データブロック７ｃから転送するデータのう
ち、まず手順２においてバッファ４ｃに転送した残りの
領域を満たすようなサイズ、すなわち３バイト分のデー
タ（右下がりのハッチングの部分）をバッファ４ｃに格
納し、その残りの１バイトのデータ（左下がりのハッチ
ングの部分）をバッファ４ａの先頭から格納する。
【００７０】手順４においては、図３３に示したよう
に、バッファ４ｃから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ｃにデータを転送する
と同時に、転送元記憶装置１のデータブロック７ｄから
転送元側制御部５を介してバッファ４ａ、４ｂにデータ
を転送する。データブロック７ｄから転送するデータの
うち、まず手順３においてバッファ４ａに転送した残り
の領域を満たすようなサイズ、すなわち３バイト分のデ
ータ（左下がりのハッチングの部分）をバッファ４ａに
格納し、その残りの１バイトのデータ（水平のハッチン
グの部分）をバッファ４ｂの先頭から格納する。
に、バッファ４ｃから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ｃにデータを転送する
と同時に、転送元記憶装置１のデータブロック７ｄから
転送元側制御部５を介してバッファ４ａ、４ｂにデータ
を転送する。データブロック７ｄから転送するデータの
うち、まず手順３においてバッファ４ａに転送した残り
の領域を満たすようなサイズ、すなわち３バイト分のデ
ータ（左下がりのハッチングの部分）をバッファ４ａに
格納し、その残りの１バイトのデータ（水平のハッチン
グの部分）をバッファ４ｂの先頭から格納する。
【００７１】手順５においては、図３４に示したよう
に、バッファ４ａから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ｄにデータを転送する
と同時に、転送元記憶装置１のデータブロック７ｅから
転送元側制御部５を介してバッファ４ｂ、４ｃにデータ
を転送する。データブロック７ｅから転送するデータの
うち、まず手順４においてバッファ４ｂに転送した残り
の領域を満たすようなサイズ、すなわち３バイト分のデ
ータ（水平のハッチングの部分）をバッファ４ｂに格納
し、その残りの１バイトのデータ（右下がりのハッチン
グの部分）をバッファ４ｃの先頭から格納する。
に、バッファ４ａから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ｄにデータを転送する
と同時に、転送元記憶装置１のデータブロック７ｅから
転送元側制御部５を介してバッファ４ｂ、４ｃにデータ
を転送する。データブロック７ｅから転送するデータの
うち、まず手順４においてバッファ４ｂに転送した残り
の領域を満たすようなサイズ、すなわち３バイト分のデ
ータ（水平のハッチングの部分）をバッファ４ｂに格納
し、その残りの１バイトのデータ（右下がりのハッチン
グの部分）をバッファ４ｃの先頭から格納する。
【００７２】手順６においては、図３５に示したよう
に、バッファ４ｂから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ｅにデータを転送する
と同時に、転送元記憶装置１のデータブロック７ｆから
転送元側制御部５を介してバッファ４ｃ、４ａにデータ
を転送する。データブロック７ｆから転送するデータの
うち、まず手順５においてバッファ４ｃに転送した残り
の領域を満たすようなサイズ、すなわち３バイト分のデ
ータ（右下がりのハッチングの部分）をバッファ４ｃに
格納し、その残りの１バイトのデータ（左下がりのハッ
チングの部分）をバッファ４ａの先頭から格納する。
に、バッファ４ｂから転送先側制御部６２を介して転送
先記憶装置２のデータブロック８ｅにデータを転送する
と同時に、転送元記憶装置１のデータブロック７ｆから
転送元側制御部５を介してバッファ４ｃ、４ａにデータ
を転送する。データブロック７ｆから転送するデータの
うち、まず手順５においてバッファ４ｃに転送した残り
の領域を満たすようなサイズ、すなわち３バイト分のデ
ータ（右下がりのハッチングの部分）をバッファ４ｃに
格納し、その残りの１バイトのデータ（左下がりのハッ
チングの部分）をバッファ４ａの先頭から格納する。
【００７３】手順７においては、図３６に示したよう
に、バッファ４ｃから転送先側制御部６を介して転送先
記憶装置２のデータブロック８ｆにデータを転送すると
同時に、転送元記憶装置１のデータブロック７ｇから転
送元側制御部５を介してバッファ４ａにデータを転送す
る。データブロック７ｇから転送するデータは、手順５
においてバッファ４ａに転送したデータに続けるように
格納される。
に、バッファ４ｃから転送先側制御部６を介して転送先
記憶装置２のデータブロック８ｆにデータを転送すると
同時に、転送元記憶装置１のデータブロック７ｇから転
送元側制御部５を介してバッファ４ａにデータを転送す
る。データブロック７ｇから転送するデータは、手順５
においてバッファ４ａに転送したデータに続けるように
格納される。
【００７４】手順８においては、図３７に示したよう
に、バッファ４ａから転送先側制御部６を介して転送先
記憶装置２のデータブロック８ｇにデータを転送する。
に、バッファ４ａから転送先側制御部６を介して転送先
記憶装置２のデータブロック８ｇにデータを転送する。
【００７５】図３８は手順１〜８における転送元記憶装
置１、転送先記憶装置２及びバッファ４ａ、４ｂ、４ｃ
の動作状況を時系列的に表したものである。上記のよう
に、転送元記憶装置１の転送開始アドレスがアドレス境
界条件を満たしていない場合、また、転送先記憶装置２
の転送先頭アドレスがアドレス境界条件を満たしていな
い場合であっても、転送元記憶装置１からデータ転送装
置３２への転送と、データ転送装置３２から転送先記憶
装置２への転送とを並列に実行することができる。
置１、転送先記憶装置２及びバッファ４ａ、４ｂ、４ｃ
の動作状況を時系列的に表したものである。上記のよう
に、転送元記憶装置１の転送開始アドレスがアドレス境
界条件を満たしていない場合、また、転送先記憶装置２
の転送先頭アドレスがアドレス境界条件を満たしていな
い場合であっても、転送元記憶装置１からデータ転送装
置３２への転送と、データ転送装置３２から転送先記憶
装置２への転送とを並列に実行することができる。
【００７６】上記の手順は、転送元記憶装置１から６デ
ータブロック分のデータを転送する場合であったが、よ
り多数のデータブロックを転送する場合は、上記の手順
４〜６を何度も繰り返すことによって行う。本実施例の
場合、６ブロックデータを転送するのに８回の手順が必
要で、更に１ブロックデータを転送するのには更にもう
１回の手順が必要となる。すなわち、本実施例では、Ｎ
個のデータブロックを、Ｎ＋２回の手順で転送すること
ができるので、より高速化を図ることができる。
ータブロック分のデータを転送する場合であったが、よ
り多数のデータブロックを転送する場合は、上記の手順
４〜６を何度も繰り返すことによって行う。本実施例の
場合、６ブロックデータを転送するのに８回の手順が必
要で、更に１ブロックデータを転送するのには更にもう
１回の手順が必要となる。すなわち、本実施例では、Ｎ
個のデータブロックを、Ｎ＋２回の手順で転送すること
ができるので、より高速化を図ることができる。
【００７７】以上のように、上記各実施例においては、
３つのバッファ４ａ、４ｂ、４ｃによりデータを転送す
る手順で説明したが、上記各実施例によらず４つ以上の
バッファを用いてもよい。
３つのバッファ４ａ、４ｂ、４ｃによりデータを転送す
る手順で説明したが、上記各実施例によらず４つ以上の
バッファを用いてもよい。
【００７８】
【発明の効果】以上説明したように、この発明によれ
ば、バッファを３つ以上設けたので、転送元の記憶装置
の転送開始アドレスがアドレス境界条件を満たしていな
い場合、転送先の記憶装置の転送先頭アドレスがアドレ
ス境界条件を満たしていない場合、あるいは、その両方
の場合であっても、転送元記憶装置からデータ転送装置
へのデータ転送と、データ転送装置から転送先記憶装置
へのデータ転送を並列に実行することができる。これに
より、高速なデータ転送を実現することが可能となる。
ば、バッファを３つ以上設けたので、転送元の記憶装置
の転送開始アドレスがアドレス境界条件を満たしていな
い場合、転送先の記憶装置の転送先頭アドレスがアドレ
ス境界条件を満たしていない場合、あるいは、その両方
の場合であっても、転送元記憶装置からデータ転送装置
へのデータ転送と、データ転送装置から転送先記憶装置
へのデータ転送を並列に実行することができる。これに
より、高速なデータ転送を実現することが可能となる。
【図１】この発明におけるデータ転送装置の実施例１を
示す構成図である。
示す構成図である。
【図２】図１に示したデータ転送装置において、バッフ
ァ切替えによる状態の遷移を示した図である。
ァ切替えによる状態の遷移を示した図である。
【図３】図１に示したデータ転送装置において、バッフ
ァ切替えによる状態の遷移を示した図である。
ァ切替えによる状態の遷移を示した図である。
【図４】図１に示したデータ転送装置において、バッフ
ァ切替えによる状態の遷移を示した図である。
ァ切替えによる状態の遷移を示した図である。
【図５】図１に示したデータ転送装置において、バッフ
ァ切替えによる状態の遷移を示した図である。
ァ切替えによる状態の遷移を示した図である。
【図６】図１に示したデータ転送装置において、バッフ
ァ切替えによる状態の遷移を示した図である。
ァ切替えによる状態の遷移を示した図である。
【図７】図１に示したデータ転送装置において、バッフ
ァ切替えによる状態の遷移を示した図である。
ァ切替えによる状態の遷移を示した図である。
【図８】図１に示したデータ転送装置において、バッフ
ァ切替えによる状態の遷移を示した図である。
ァ切替えによる状態の遷移を示した図である。
【図９】この発明の実施例１のデータ転送装置における
転送元記憶装置、転送先記憶装置及び各バッファの動作
状況を時系列的に表した図である。
転送元記憶装置、転送先記憶装置及び各バッファの動作
状況を時系列的に表した図である。
【図１０】この発明におけるデータ転送装置の実施例２
を示す構成図である。
を示す構成図である。
【図１１】図１０に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図１２】図１０に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図１３】図１０に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図１４】図１０に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図１５】図１０に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図１６】図１０に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図１７】図１０に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図１８】この発明の実施例２のデータ転送装置におけ
る転送元記憶装置、転送先記憶装置及び各バッファの動
作状況を時系列的に表した図である。
る転送元記憶装置、転送先記憶装置及び各バッファの動
作状況を時系列的に表した図である。
【図１９】この発明におけるデータ転送装置の実施例３
を示す構成図である。
を示す構成図である。
【図２０】図１９に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図２１】図１９に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図２２】図１９に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図２３】図１９に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図２４】図１９に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図２５】図１９に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図２６】図１９に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図２７】図１９に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図２８】この発明の実施例３のデータ転送装置におけ
る転送元記憶装置、転送先記憶装置及び各バッファの動
作状況を時系列的に表した図である。
る転送元記憶装置、転送先記憶装置及び各バッファの動
作状況を時系列的に表した図である。
【図２９】この発明におけるデータ転送装置の実施例４
を示す構成図である。
を示す構成図である。
【図３０】図２９に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図３１】図２９に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図３２】図２９に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図３３】図２９に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図３４】図２９に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図３５】図２９に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図３６】図２９に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図３７】図２９に示したデータ転送装置において、バ
ッファ切替えによる状態の遷移を示した図である。
ッファ切替えによる状態の遷移を示した図である。
【図３８】この発明の実施例４のデータ転送装置におけ
る転送元記憶装置、転送先記憶装置及び各バッファの動
作状況を時系列的に表した図である。
る転送元記憶装置、転送先記憶装置及び各バッファの動
作状況を時系列的に表した図である。
【図３９】従来のデータ転送装置を示す構成図である。
【図４０】従来のデータ転送装置において、バッファ切
替えによる状態の遷移を示した図である。
替えによる状態の遷移を示した図である。
【図４１】従来のデータ転送装置において、バッファ切
替えによる状態の遷移を示した図である。
替えによる状態の遷移を示した図である。
【図４２】従来のデータ転送装置において、バッファ切
替えによる状態の遷移を示した図である。
替えによる状態の遷移を示した図である。
【図４３】従来のデータ転送装置において、バッファ切
替えによる状態の遷移を示した図である。
替えによる状態の遷移を示した図である。
【図４４】従来のデータ転送装置において、バッファ切
替えによる状態の遷移を示した図である。
替えによる状態の遷移を示した図である。
【図４５】従来のデータ転送装置において、バッファ切
替えによる状態の遷移を示した図である。
替えによる状態の遷移を示した図である。
【図４６】従来のデータ転送装置において、バッファ切
替えによる状態の遷移を示した図である。
替えによる状態の遷移を示した図である。
【図４７】従来のデータ転送装置において、バッファ切
替えによる状態の遷移を示した図である。
替えによる状態の遷移を示した図である。
【図４８】従来のデータ転送装置における転送元記憶装
置、転送先記憶装置及び各バッファの動作状況を時系列
的に表した図である。
置、転送先記憶装置及び各バッファの動作状況を時系列
的に表した図である。
１ 転送元記憶装置 ２ 転送先記憶装置 ３、３１、３２ データ転送装置 ４ａ、４ｂ、４ｃ バッファ ５、５１、５２ 転送元側制御部 ６、６１、６２ 転送先側制御部
Claims (4)
- 【請求項１】 それぞれがアドレス境界により分割され
た複数のデータブロックを有する２つの記憶装置間のデ
ータ転送を行うデータ転送装置であって、 転送中のデータを一時的に蓄える３つ以上のバッファ
と、 前記バッファと転送元記憶装置との間に設けられ、前記
バッファの切替え及び前記バッファの先頭と前記転送元
記憶装置のアドレス境界とが一致するようにデータのブ
ロック転送を行う転送元側制御手段と、 前記バッファと転送先記憶装置との間に設けられ、前記
バッファの切替え及びデータのブロック転送を制御する
転送先側制御手段と、 を有することを特徴とするデータ転送装置。 - 【請求項２】 アドレス境界により分割された複数のデ
ータブロックを有する２つの記憶装置間のデータ転送を
行うデータ転送装置であって、 転送中のデータを一時的に蓄える３つ以上のバッファ
と、 前記バッファと転送元記憶装置との間に設けられ、前記
バッファの切替え及びデータのブロック転送を制御する
転送元側制御手段と、 前記バッファと転送先記憶装置との間に設けられ、前記
バッファの切替え及び前記バッファの先頭と前記転送元
記憶装置のアドレス境界とが一致するようにデータのブ
ロック転送を行う転送先側制御手段と、 を有することを特徴とするデータ転送装置。 - 【請求項３】 請求項１記載のデータ転送装置におい
て、 前記転送元側制御手段は、前記転送元記憶装置側の転送
開始アドレスがアドレス境界に一致していない場合に、
転送開始アドレスから次のアドレス境界までのデータを
ブロック転送することを特徴とするデータ転送装置。 - 【請求項４】 請求項２に記載したデータ転送装置にお
いて、 前記転送先側制御手段は、前記転送先記憶装置側の転送
先頭アドレスがアドレス境界に一致していない場合に、
転送先頭アドレスから次のアドレス境界までの部分のデ
ータをブロック転送することを特徴とするデータ転送装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5251495A JPH07105128A (ja) | 1993-10-07 | 1993-10-07 | データ転送装置 |
| US08/844,993 US5740394A (en) | 1993-10-07 | 1997-04-23 | Apparatus for transferring data divided into blocks with address boundaries |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5251495A JPH07105128A (ja) | 1993-10-07 | 1993-10-07 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07105128A true JPH07105128A (ja) | 1995-04-21 |
Family
ID=17223655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5251495A Pending JPH07105128A (ja) | 1993-10-07 | 1993-10-07 | データ転送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5740394A (ja) |
| JP (1) | JPH07105128A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003514320A (ja) * | 1999-11-15 | 2003-04-15 | サン・マイクロシステムズ・インコーポレイテッド | 移動セット・データ通信 |
| JP2012146027A (ja) * | 2011-01-07 | 2012-08-02 | Nec Computertechno Ltd | データ転送制御装置、データ転送制御方法、及びそのためのプログラム |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10124447A (ja) * | 1996-10-18 | 1998-05-15 | Fujitsu Ltd | データ転送制御方法及び装置 |
| US6141710A (en) * | 1998-12-15 | 2000-10-31 | Daimlerchrysler Corporation | Interfacing vehicle data bus to intelligent transportation system (ITS) data bus via a gateway module |
| US6681273B1 (en) * | 2000-08-31 | 2004-01-20 | Analog Devices, Inc. | High performance, variable data width FIFO buffer |
| US6781589B2 (en) * | 2001-09-06 | 2004-08-24 | Intel Corporation | Apparatus and method for extracting and loading data to/from a buffer |
| US7818356B2 (en) | 2001-10-29 | 2010-10-19 | Intel Corporation | Bitstream buffer manipulation with a SIMD merge instruction |
| US7353299B2 (en) * | 2003-05-29 | 2008-04-01 | International Business Machines Corporation | Method and apparatus for managing autonomous third party data transfers |
| US7490283B2 (en) * | 2004-05-13 | 2009-02-10 | Sandisk Corporation | Pipelined data relocation and improved chip architectures |
| US7849381B2 (en) * | 2004-12-21 | 2010-12-07 | Sandisk Corporation | Method for copying data in reprogrammable non-volatile memory |
| US7409473B2 (en) * | 2004-12-21 | 2008-08-05 | Sandisk Corporation | Off-chip data relocation |
| US8489783B2 (en) * | 2007-01-03 | 2013-07-16 | Apple Inc. | Multi buffer asynchronous scheme for processing incoming information |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4131940A (en) * | 1977-07-25 | 1978-12-26 | International Business Machines Corporation | Channel data buffer apparatus for a digital data processing system |
| US4298954A (en) * | 1979-04-30 | 1981-11-03 | International Business Machines Corporation | Alternating data buffers when one buffer is empty and another buffer is variably full of data |
| US4317168A (en) * | 1979-11-23 | 1982-02-23 | International Business Machines Corporation | Cache organization enabling concurrent line castout and line fetch transfers with main storage |
| FR2479532B1 (fr) * | 1980-04-01 | 1986-09-19 | Bull Sa | Procede et dispositif pour gerer les transferts d'informations entre un ensemble memoire et les differentes unites de traitement d'un systeme de traitement numerique de l'information |
| JPS60123944A (ja) * | 1983-12-07 | 1985-07-02 | Fujitsu Ltd | 情報処理装置におけるバツフアメモリ制御方式 |
| JPS60118951A (ja) * | 1983-11-30 | 1985-06-26 | Fujitsu Ltd | 情報処理装置におけるバッファメモリ制御方式 |
| JPH0644246B2 (ja) * | 1985-04-01 | 1994-06-08 | 日本電気株式会社 | キヤツシユメモリ制御方式 |
| JPH0752410B2 (ja) * | 1985-02-01 | 1995-06-05 | 日本電気株式会社 | キャッシュメモリ制御方式 |
| EP0303752B1 (en) * | 1987-08-20 | 1993-06-02 | International Business Machines Corporation | Memory access control device in a mixed data format system |
| US5161156A (en) * | 1990-02-02 | 1992-11-03 | International Business Machines Corporation | Multiprocessing packet switching connection system having provision for error correction and recovery |
| JP2606942B2 (ja) * | 1990-02-22 | 1997-05-07 | 株式会社東芝 | Ｄｍａコントローラ |
-
1993
- 1993-10-07 JP JP5251495A patent/JPH07105128A/ja active Pending
-
1997
- 1997-04-23 US US08/844,993 patent/US5740394A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003514320A (ja) * | 1999-11-15 | 2003-04-15 | サン・マイクロシステムズ・インコーポレイテッド | 移動セット・データ通信 |
| JP4703930B2 (ja) * | 1999-11-15 | 2011-06-15 | オラクル・アメリカ・インコーポレイテッド | 移動セット・データ通信 |
| JP2012146027A (ja) * | 2011-01-07 | 2012-08-02 | Nec Computertechno Ltd | データ転送制御装置、データ転送制御方法、及びそのためのプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5740394A (en) | 1998-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3533847C2 (de) | Weglenkendes Paketvermittlungs-Koppelfeld mit stufeninterner Paketübertragung | |
| KR100381646B1 (ko) | 데이터 전송 제어 장치 및 전자 기기 | |
| JPH07105128A (ja) | データ転送装置 | |
| JPH0771111B2 (ja) | パケツト交換処理装置 | |
| JPH02299337A (ja) | データ通信制御装置 | |
| US5760721A (en) | Analog-to-digital conversion device | |
| JP2888206B2 (ja) | データ処理装置 | |
| JPS61156363A (ja) | デ−タ処理装置 | |
| JP2000032577A (ja) | 時分割スイッチング装置および時分割スイッチング方法、並びに記録媒体 | |
| JPH08202645A (ja) | 入出力回路構造 | |
| JPS6136859A (ja) | インタフエ−ス制御装置 | |
| JP3328940B2 (ja) | 入出力増設機器 | |
| JP2004185332A (ja) | ネットワークサーボシステム | |
| JPS62219153A (ja) | Ｄｍａコントロ−ラ | |
| JP2000003964A (ja) | 論理エミュレーション装置 | |
| JPH05204837A (ja) | 情報処理装置 | |
| JPS62237556A (ja) | Ｄｍａデ−タ転送方式 | |
| JPS59133670A (ja) | デジタル演算装置 | |
| JP2000242523A (ja) | マイクロプロセッサおよびデバッグ装置 | |
| JPS6255749A (ja) | 入出力制御装置 | |
| JPH04165526A (ja) | ディスク制御装置 | |
| JPH07319796A (ja) | 入出力処理装置 | |
| JPH05199283A (ja) | 受信データ転送装置 | |
| JPH03156552A (ja) | ダイレクトメモリアクセス制御回路方式 | |
| JPH02149049A (ja) | 通信制御方式 |