JP2888206B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP2888206B2 JP2888206B2 JP8249161A JP24916196A JP2888206B2 JP 2888206 B2 JP2888206 B2 JP 2888206B2 JP 8249161 A JP8249161 A JP 8249161A JP 24916196 A JP24916196 A JP 24916196A JP 2888206 B2 JP2888206 B2 JP 2888206B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- instruction queue
- immediate
- queue
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3814—Implementation provisions of instruction buffers, e.g. prefetch buffer; banks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
- G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
Description
【０００１】
【発明の属する技術分野】本発明は、データ処理装置に
関し、特に複数の異なる長さの命令を処理するデータ処
理装置の命令キューの構成方法に関する。
関し、特に複数の異なる長さの命令を処理するデータ処
理装置の命令キューの構成方法に関する。
【０００２】
【従来の技術】図４は、従来のデータ処理装置の命令キ
ューから即値生成器間のレイアウトを示すブロック図で
ある。命令キュー４９０の第１の命令キュー４１は、第
１のセレク夕４１１から送られた命令を読み込み、当該
命令を第２のセレク夕４１２へ送る。第２の命令キュー
４２は、第２のセレクタ４１２から送られた命令を読み
込み、当該命令を第３のセレクタ４１３とコントロール
ロジック４９へ送り、また即値データを即値生成器４７
の下位ビット及び第４のセレクタ４１７へ送る。第３の
命令キュー４３は、第３のセレクタ４１３から送られた
命令を読み込み、命令をコントロールロジック４９へ送
り、また即値データを即値生成器４７の上位ビットある
いは第４のセレクタ４１７へと送る。
ューから即値生成器間のレイアウトを示すブロック図で
ある。命令キュー４９０の第１の命令キュー４１は、第
１のセレク夕４１１から送られた命令を読み込み、当該
命令を第２のセレク夕４１２へ送る。第２の命令キュー
４２は、第２のセレクタ４１２から送られた命令を読み
込み、当該命令を第３のセレクタ４１３とコントロール
ロジック４９へ送り、また即値データを即値生成器４７
の下位ビット及び第４のセレクタ４１７へ送る。第３の
命令キュー４３は、第３のセレクタ４１３から送られた
命令を読み込み、命令をコントロールロジック４９へ送
り、また即値データを即値生成器４７の上位ビットある
いは第４のセレクタ４１７へと送る。
【０００３】第１のセレクタ４１１は、メモリ４０もし
くは第１の命令キュー４１から送られた命令を第１の命
令キュー４１へと送る。第２のセレクタ４１２は、メモ
リ４０もしくは第１の命令キュー４１から来た命令を第
２の命令キュー４２へと送る。第３のセレクタ４１３
は、メモリ４０、第１の命令キュー４１もしくは第２の
命令キュー４２の何れかから送られた命令を第３の命令
キュー４３へと送る。
くは第１の命令キュー４１から送られた命令を第１の命
令キュー４１へと送る。第２のセレクタ４１２は、メモ
リ４０もしくは第１の命令キュー４１から来た命令を第
２の命令キュー４２へと送る。第３のセレクタ４１３
は、メモリ４０、第１の命令キュー４１もしくは第２の
命令キュー４２の何れかから送られた命令を第３の命令
キュー４３へと送る。
【０００４】第４のセレク夕４１７は、第２の命令キュ
ー４２から送られた即値データもしくは第３の命令キュ
ー４３から送られた即値データを即値生成器４７の下位
ビットへ送る。即値生成器４７は、受け取った即値デー
タを演算器４８の演算単位のビット幅に符号拡張するこ
とにより演算器４８に送る。演算器４８は、演算を行
い、その演算結果を出力する。コントロールロジック４
９は、第２の命令キュー４２及び第３の命令キュー４３
から命令コードを受け取り、第１のセレクタ４１１、第
２のセレクタ４１２、第３のセレクタ４１３、第４のセ
レクタ４１７の出力を制御するための信号を出力する。
ー４２から送られた即値データもしくは第３の命令キュ
ー４３から送られた即値データを即値生成器４７の下位
ビットへ送る。即値生成器４７は、受け取った即値デー
タを演算器４８の演算単位のビット幅に符号拡張するこ
とにより演算器４８に送る。演算器４８は、演算を行
い、その演算結果を出力する。コントロールロジック４
９は、第２の命令キュー４２及び第３の命令キュー４３
から命令コードを受け取り、第１のセレクタ４１１、第
２のセレクタ４１２、第３のセレクタ４１３、第４のセ
レクタ４１７の出力を制御するための信号を出力する。
【０００５】次に、上記従来のデータ処理装置の動作を
説明する。ここで、このデータ処理装置が、図５のよう
な１６ビットと３２ビットという異なる長さの命令を処
理することができ、図４の演算器４８の演算単位が３２
ビットであるとする。また、図６のメモリマップに示す
ように、図４のメモリ４０に命令が格納されているとす
る。図６中のＡ、Ｂ、Ｃ、Ｄ、Ｘ、Ｙはそれぞれ１６ビ
ット毎に区切られた命令であり、１番地は８ビットで構
成されているとする。
説明する。ここで、このデータ処理装置が、図５のよう
な１６ビットと３２ビットという異なる長さの命令を処
理することができ、図４の演算器４８の演算単位が３２
ビットであるとする。また、図６のメモリマップに示す
ように、図４のメモリ４０に命令が格納されているとす
る。図６中のＡ、Ｂ、Ｃ、Ｄ、Ｘ、Ｙはそれぞれ１６ビ
ット毎に区切られた命令であり、１番地は８ビットで構
成されているとする。
【０００６】また、偶数番地とは命令の先頭番地が４の
倍数であること、奇数番地とは命令の先頭番地が４の倍
数でないことを表す。命令キュー４９０は実行する命令
の長さにより、［状態０］、［状態１］、［状態２］、
［状態３］の４つの状態を持つ。［状態０］を図７、
［状態１］を図８、［状態２］を図９、［状態３］を図
１０にそれぞれ示す。それぞれの状態には、図４の第１
のセレクタ４１１、第２のセレクタ４１２、第３のセレ
クタ４１３をコントロールロジック４９が制御すること
で切り替えられる。
倍数であること、奇数番地とは命令の先頭番地が４の倍
数でないことを表す。命令キュー４９０は実行する命令
の長さにより、［状態０］、［状態１］、［状態２］、
［状態３］の４つの状態を持つ。［状態０］を図７、
［状態１］を図８、［状態２］を図９、［状態３］を図
１０にそれぞれ示す。それぞれの状態には、図４の第１
のセレクタ４１１、第２のセレクタ４１２、第３のセレ
クタ４１３をコントロールロジック４９が制御すること
で切り替えられる。
【０００７】図６のメモリマップの例に従うと、最初は
偶数番地なので、命令キューは［状態０］となる。図７
に示すように、第３の命令キュー４３はメモリ４０の下
位１６ビットを読み込む。第２の命令キュー４２はメモ
リ４０の上位１６ビットを読み込む。第１の命令キュー
４１はメモリ４０の上位１６ビットを読み込む。コント
ロールロジック４９は第２の命令キュー４２と第３の命
令キュー４３に入っている命令を読み込み、実行すべき
命令がどのような命令かを判別し、次に読み込む命令の
入っているメモリの番地を決定する。実行する命令が１
６ビット長のときは、［状態２］へ遷移し、３２ビット
長のときは、［状態０］へ遷移する。
偶数番地なので、命令キューは［状態０］となる。図７
に示すように、第３の命令キュー４３はメモリ４０の下
位１６ビットを読み込む。第２の命令キュー４２はメモ
リ４０の上位１６ビットを読み込む。第１の命令キュー
４１はメモリ４０の上位１６ビットを読み込む。コント
ロールロジック４９は第２の命令キュー４２と第３の命
令キュー４３に入っている命令を読み込み、実行すべき
命令がどのような命令かを判別し、次に読み込む命令の
入っているメモリの番地を決定する。実行する命令が１
６ビット長のときは、［状態２］へ遷移し、３２ビット
長のときは、［状態０］へ遷移する。
【０００８】ここで、１６ビット命令を実行して［状態
２］へ遷移したとする。図９に示すように、第３の命令
キュー４３は第１の命令キュー４１に入っていた命令を
読み込む。第２の命令キュー４２はメモリ４０の下位１
６ビットを読み込む。第１の命令キュー４１はメモリ４
０の上位１６ビットを読み込む。コントロールロジック
４９は第２の命令キュー４２と第３の命令キュー４３に
入っている命令を読み込み、実行すべき命令がどのよう
な命令かを判別し、次に読み込む命令の入っているメモ
リの番地を決定する。実行する命令が１６ビット長のと
きは、［状態３］へ遷移し、３２ビット長のときは、
［状態２］へ遷移する。
２］へ遷移したとする。図９に示すように、第３の命令
キュー４３は第１の命令キュー４１に入っていた命令を
読み込む。第２の命令キュー４２はメモリ４０の下位１
６ビットを読み込む。第１の命令キュー４１はメモリ４
０の上位１６ビットを読み込む。コントロールロジック
４９は第２の命令キュー４２と第３の命令キュー４３に
入っている命令を読み込み、実行すべき命令がどのよう
な命令かを判別し、次に読み込む命令の入っているメモ
リの番地を決定する。実行する命令が１６ビット長のと
きは、［状態３］へ遷移し、３２ビット長のときは、
［状態２］へ遷移する。
【０００９】ここで、１６ビット命令を実行して状態３
へ遷移したとする。図１０に示すように、第３の命令キ
ュー４３は第２の命令キュー４２に入っていた命令を読
み込む。第２の命令キュー４２は第１の命令キュー４１
に入っていた命令を読み込む。第１の命令キュー４１は
第１の命令キュー４１に入っていた命令を読み込む。コ
ントロールロジック４９は第２の命令キュー４２と第３
の命令キュー４３に入っている命令を読み込み、実行す
べき命令がどのような命令かを判別し、次に読み込む命
令の入っているメモリの番地を決定する。実行する命令
が１６ビット長のときは、図９の［状態２］へ遷移し、
３２ビット長のときは、図７の［状態０］へ遷移する。
へ遷移したとする。図１０に示すように、第３の命令キ
ュー４３は第２の命令キュー４２に入っていた命令を読
み込む。第２の命令キュー４２は第１の命令キュー４１
に入っていた命令を読み込む。第１の命令キュー４１は
第１の命令キュー４１に入っていた命令を読み込む。コ
ントロールロジック４９は第２の命令キュー４２と第３
の命令キュー４３に入っている命令を読み込み、実行す
べき命令がどのような命令かを判別し、次に読み込む命
令の入っているメモリの番地を決定する。実行する命令
が１６ビット長のときは、図９の［状態２］へ遷移し、
３２ビット長のときは、図７の［状態０］へ遷移する。
【００１０】この後、ジャンプ命令があり、奇数番地に
分岐したとする。図８のように、第３の命令キュー４３
はメモリ４０の上位１６ビットを読み込む。第２の命令
キュー４２はメモリ４０の下位ビットを読み込む。第１
の命令キュー４１はメモリ４０の上位ビットを読み込
む。コントロールロジック４９は第２の命令キュー４２
と第３の命令キュー４３に入っている命令を読み込み、
実行すべき命令がどのような命令かを判別し、次に読み
込む命令の入っているメモリの番地を決定する。実行す
る命令が１６ビット長のときは、［状態０］へ遷移し、
３２ビット長のときは、命令がコントロールロジック４
９に正しく格納されないため、命令を実行せずに［状態
２］へ遷移する。
分岐したとする。図８のように、第３の命令キュー４３
はメモリ４０の上位１６ビットを読み込む。第２の命令
キュー４２はメモリ４０の下位ビットを読み込む。第１
の命令キュー４１はメモリ４０の上位ビットを読み込
む。コントロールロジック４９は第２の命令キュー４２
と第３の命令キュー４３に入っている命令を読み込み、
実行すべき命令がどのような命令かを判別し、次に読み
込む命令の入っているメモリの番地を決定する。実行す
る命令が１６ビット長のときは、［状態０］へ遷移し、
３２ビット長のときは、命令がコントロールロジック４
９に正しく格納されないため、命令を実行せずに［状態
２］へ遷移する。
【００１１】上記のように命令キューを用いることで、
図８のように奇数番地に分岐した後３２ビット長命令を
実行しようとする場合を除いて、異なる長さの命令を１
サイクル毎に効率よく実行することができる。
図８のように奇数番地に分岐した後３２ビット長命令を
実行しようとする場合を除いて、異なる長さの命令を１
サイクル毎に効率よく実行することができる。
【００１２】即値生成器４７は、図５のように命令形式
の即値部分を３２ビット即値データに符号拡張する。よ
り具体的には、３２ビット即値データの符号拡張部分は
元の即値の符号ビットと同じ値で埋められる。図４のよ
うに、１６ビット命令長のときは第３の命令キュー４３
に入っている命令の即値部分を第４のセレクタ４１７を
通して即値生成器４７の下位ビットに送り、符号拡張し
た即値データを生成する。３２ビット命令長のときは、
第２の命令キュー４２に入っている命令の即値部分を即
値生成器４７の下位ビットに、第３の命令キュー４３に
入っている命令の即値部分を即値生成器４７の上位ビッ
トに送り、符号拡張した即値データを生成する。演算器
４８は即値生成器４７から送られた符号拡張された即値
データの演算を行い、結果を出力する。
の即値部分を３２ビット即値データに符号拡張する。よ
り具体的には、３２ビット即値データの符号拡張部分は
元の即値の符号ビットと同じ値で埋められる。図４のよ
うに、１６ビット命令長のときは第３の命令キュー４３
に入っている命令の即値部分を第４のセレクタ４１７を
通して即値生成器４７の下位ビットに送り、符号拡張し
た即値データを生成する。３２ビット命令長のときは、
第２の命令キュー４２に入っている命令の即値部分を即
値生成器４７の下位ビットに、第３の命令キュー４３に
入っている命令の即値部分を即値生成器４７の上位ビッ
トに送り、符号拡張した即値データを生成する。演算器
４８は即値生成器４７から送られた符号拡張された即値
データの演算を行い、結果を出力する。
【００１３】
【発明が解決しようとする課題】上述した従来のデータ
処理装置においては、命令キューから即値演算器へ延び
る配線長を短くすることができないため、即値データの
伝達に時間がかかり、高速処理が行えないという問題点
があった。配線長を短くすることができない理由は、命
令の長さによって即値データの位置が異なるため、符号
拡張する際に命令キューから即値生成器へ即値データを
送るには、命令キューから即値生成器の上位ビットへつ
ながる配線と命令キューから即値生成器の下位ビットへ
つながる配線が必要となるためである。従って、命令キ
ューをどのように配置しても図４に示すように即値生成
器のビット並び方向に水平に延びる配線を設けなければ
ならず、この水平方向の距離分だけ配線長が長くなる。
処理装置においては、命令キューから即値演算器へ延び
る配線長を短くすることができないため、即値データの
伝達に時間がかかり、高速処理が行えないという問題点
があった。配線長を短くすることができない理由は、命
令の長さによって即値データの位置が異なるため、符号
拡張する際に命令キューから即値生成器へ即値データを
送るには、命令キューから即値生成器の上位ビットへつ
ながる配線と命令キューから即値生成器の下位ビットへ
つながる配線が必要となるためである。従って、命令キ
ューをどのように配置しても図４に示すように即値生成
器のビット並び方向に水平に延びる配線を設けなければ
ならず、この水平方向の距離分だけ配線長が長くなる。
【００１４】また、電子回路の配線を行う際には、隣接
配線間に、製造上の制限から生じる最小ピッチ、又は隣
接配線に信号変化の影響が及ばないようにするための最
小距離を確保する必要があるため、命令キューから即値
生成器へ至る配線に、上述の即値生成器のビット並び方
向に水平な配線の成分があると、命令キューと即値生成
器の間の距離が上記水平方向の配線の束により制限され
るため、どうしても配線長が長くなる。
配線間に、製造上の制限から生じる最小ピッチ、又は隣
接配線に信号変化の影響が及ばないようにするための最
小距離を確保する必要があるため、命令キューから即値
生成器へ至る配線に、上述の即値生成器のビット並び方
向に水平な配線の成分があると、命令キューと即値生成
器の間の距離が上記水平方向の配線の束により制限され
るため、どうしても配線長が長くなる。
【００１５】本発明の目的は、即値生成器のビット並び
方向に水平な配線を設ける必要性をなくすことにより、
即値データが即値生成器のビット並び方向に水平に延び
る配線部分を通過するために生じる即値データの伝達遅
延時間をなくし、データ処理の高速化を実現するデータ
処理装置を提供することにある。
方向に水平な配線を設ける必要性をなくすことにより、
即値データが即値生成器のビット並び方向に水平に延び
る配線部分を通過するために生じる即値データの伝達遅
延時間をなくし、データ処理の高速化を実現するデータ
処理装置を提供することにある。
【００１６】
【課題を解決するための手段】上記目的を達成する本発
明は、命令キューと、命令キュー内の命令の即値データ
を入力して命令の即値データのビット幅以上のデータを
生成する即値生成回路を少なくとも備えるデータ処理装
置において、前記即値生成回路の上位ビットと下位ビッ
トに対応して同一の命令を格納する複数の命令キューを
二重化して設けたことを特徴とする。
明は、命令キューと、命令キュー内の命令の即値データ
を入力して命令の即値データのビット幅以上のデータを
生成する即値生成回路を少なくとも備えるデータ処理装
置において、前記即値生成回路の上位ビットと下位ビッ
トに対応して同一の命令を格納する複数の命令キューを
二重化して設けたことを特徴とする。
【００１７】請求項２の本発明のデータ処理装置は、同
じ命令を格納する第１の命令キューと第２の命令キュー
を備え、前記第１の命令キュー内の命令の即値データを
前記即値生成回路の上位ビットへ入力し、前記第２の命
令キュー内の命令の即値データを前記即値生成回路の下
位ビットへ入力することを特徴とする。
じ命令を格納する第１の命令キューと第２の命令キュー
を備え、前記第１の命令キュー内の命令の即値データを
前記即値生成回路の上位ビットへ入力し、前記第２の命
令キュー内の命令の即値データを前記即値生成回路の下
位ビットへ入力することを特徴とする。
【００１８】請求項３の本発明は、命令キューと、命令
キュー内の命令の即値データを入力して命令の即値デー
タのビット幅以上のデータを生成する即値生成回路を少
なくとも備えるデータ処理装置において、複数の命令キ
ューを有する第１の命令キュー回路と、前記第１の命令
キュー回路の命令キューと対応して同一の命令を格納す
る複数の命令キューを有する第２の命令キュー回路を備
え、前記第１の命令キュー回路の命令キュー内の命令の
即値データを前記即値生成回路の上位ビットへ入力し、
前記第２の命令キュー回路の命令キュー内の命令の即値
データを前記即値生成回路の下位ビットへ入力すること
を特徴とする。
キュー内の命令の即値データを入力して命令の即値デー
タのビット幅以上のデータを生成する即値生成回路を少
なくとも備えるデータ処理装置において、複数の命令キ
ューを有する第１の命令キュー回路と、前記第１の命令
キュー回路の命令キューと対応して同一の命令を格納す
る複数の命令キューを有する第２の命令キュー回路を備
え、前記第１の命令キュー回路の命令キュー内の命令の
即値データを前記即値生成回路の上位ビットへ入力し、
前記第２の命令キュー回路の命令キュー内の命令の即値
データを前記即値生成回路の下位ビットへ入力すること
を特徴とする。
【００１９】請求項４の本発明のデータ処理装置は、前
記第１の命令キュー回路と前記第２の命令キュー回路
を、前記即値生成回路の上位ビット及び下位ビット位置
に対応させて並べて配置したことを特徴とする。
記第１の命令キュー回路と前記第２の命令キュー回路
を、前記即値生成回路の上位ビット及び下位ビット位置
に対応させて並べて配置したことを特徴とする。
【００２０】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。図１は本発明の第１の
実施の形態によるデータ処理装置の命令キューから即値
生成器間のレイアウトを示すブロック図である。
図面を参照して詳細に説明する。図１は本発明の第１の
実施の形態によるデータ処理装置の命令キューから即値
生成器間のレイアウトを示すブロック図である。
【００２１】図１を参照すると、本実施の形態によるデ
ータ処理装置は、メモリ１０、第１の命令キュー１１と
第２の命令キュー１２と第３の命令キュー１３及び第１
のセレクタ１１１と第２のセレクタ１１２と第３のセレ
クタ１１３からなる命令キュー１００、第４の命令キュ
ー１４と第５の命令キュー１５と第６の命令キュー１６
及び第４のセレクタ１１４と第５のセレクタ１１５と第
６のセレクタ１１６からなる命令キュー１１０、コント
ロールロジック１９、即値生成器１７、演算器１８を備
える。このデータ処理装置は、命令キュー１００と命令
キュー１１０を二重化して設け、かつ命令キュー１００
と命令キュー１１０をそれぞれ即値生成器１７の上位ビ
ット及び下位ビット位置に対応させて配置したレイアウ
ト構成としている。
ータ処理装置は、メモリ１０、第１の命令キュー１１と
第２の命令キュー１２と第３の命令キュー１３及び第１
のセレクタ１１１と第２のセレクタ１１２と第３のセレ
クタ１１３からなる命令キュー１００、第４の命令キュ
ー１４と第５の命令キュー１５と第６の命令キュー１６
及び第４のセレクタ１１４と第５のセレクタ１１５と第
６のセレクタ１１６からなる命令キュー１１０、コント
ロールロジック１９、即値生成器１７、演算器１８を備
える。このデータ処理装置は、命令キュー１００と命令
キュー１１０を二重化して設け、かつ命令キュー１００
と命令キュー１１０をそれぞれ即値生成器１７の上位ビ
ット及び下位ビット位置に対応させて配置したレイアウ
ト構成としている。
【００２２】命令キュー１００の第１の命令キュー１１
は、第１のセレクタ１１１から送られる命令を読み込
み、命令を第２のセレクタ１１２へ送る。第２の命令キ
ュー１２は、第２のセレクタ１１２から送られる命令を
読み込み、命令を第３のセレク夕１１３とコントロール
ロジック１９へ送る。第３の命令キュー１３は、第３の
セレク夕１１３から送られる命令を読み込み、命令をコ
ントロールロジック１９へ、また即値データを即値生成
器１７の上位ビットへ送る。
は、第１のセレクタ１１１から送られる命令を読み込
み、命令を第２のセレクタ１１２へ送る。第２の命令キ
ュー１２は、第２のセレクタ１１２から送られる命令を
読み込み、命令を第３のセレク夕１１３とコントロール
ロジック１９へ送る。第３の命令キュー１３は、第３の
セレク夕１１３から送られる命令を読み込み、命令をコ
ントロールロジック１９へ、また即値データを即値生成
器１７の上位ビットへ送る。
【００２３】命令キュー１１０の第４の命令キュー１４
は、第４のセレクタ１１４から送られる命令を読み込
み、命令を第５のセレクタ１１５へ送る。第５の命令キ
ュー１５は、第５のセレクタ１１５から送られる命令を
読み込み、命令を第６のセレクタ１１６へ、また即値デ
ータを即値生成器１７の下位ビットへ送る。第６の命令
キュー１６は、第６のセレクタ１１６から送られる命令
を読み込み、即値データを第７のセレクタ１１７を通し
て即値生成器１７の下位ビットへ送る。
は、第４のセレクタ１１４から送られる命令を読み込
み、命令を第５のセレクタ１１５へ送る。第５の命令キ
ュー１５は、第５のセレクタ１１５から送られる命令を
読み込み、命令を第６のセレクタ１１６へ、また即値デ
ータを即値生成器１７の下位ビットへ送る。第６の命令
キュー１６は、第６のセレクタ１１６から送られる命令
を読み込み、即値データを第７のセレクタ１１７を通し
て即値生成器１７の下位ビットへ送る。
【００２４】第１のセレクタ１１１は、メモリ１０もし
くは第１の命令キュー１１から送られた命令を第１の命
令キュー１１へと送る。第２のセレクタ１１２は、メモ
リ１０もしくは第１の命令キュー１１から送られた命令
を第２の命令キュー１２へと送る。第３のセレクタ１１
３は、メモリ１０、第１の命令キュー１１もしくは第２
の命令キュー１２から送られた命令を第３の命令キュー
１３へと送る。
くは第１の命令キュー１１から送られた命令を第１の命
令キュー１１へと送る。第２のセレクタ１１２は、メモ
リ１０もしくは第１の命令キュー１１から送られた命令
を第２の命令キュー１２へと送る。第３のセレクタ１１
３は、メモリ１０、第１の命令キュー１１もしくは第２
の命令キュー１２から送られた命令を第３の命令キュー
１３へと送る。
【００２５】第４のセレク夕１１４は、メモリ１０もし
くは第４の命令キュー１４から送られた命令を第４の命
令キュー１４へと送る。第５のセレクタ１１５は、メモ
リ１０もしくは第４の命令キュー１４から送られた命令
を第５の命令キュー１５へと送る。第６のセレクタ１１
６は、メモリ１０、第４の命令キュー１４もしくは第５
の命令キュー１５から送られた命令を第６の命令キュー
１６へと送る。第７のセレクタ１１７は、第５の命令キ
ュー１５から送られた即値データもしくは第６の命令キ
ュー１６から送られた即値データを、即値生成器１７の
下位ビットへ送る。
くは第４の命令キュー１４から送られた命令を第４の命
令キュー１４へと送る。第５のセレクタ１１５は、メモ
リ１０もしくは第４の命令キュー１４から送られた命令
を第５の命令キュー１５へと送る。第６のセレクタ１１
６は、メモリ１０、第４の命令キュー１４もしくは第５
の命令キュー１５から送られた命令を第６の命令キュー
１６へと送る。第７のセレクタ１１７は、第５の命令キ
ュー１５から送られた即値データもしくは第６の命令キ
ュー１６から送られた即値データを、即値生成器１７の
下位ビットへ送る。
【００２６】即値生成器１７は、受け取った即値データ
を演算器１８の演算単位のビット幅に符号拡張して演算
器１８に送る。演算器１８は、即値生成器１７から送ら
れた即値データに基づいて演算を行い演算器を出力す
る。コントロールロジック１９は、第２の命令キュー１
２及び第３の命令キュー１３から命令コードを受け取
り、第１のセレクタ１１１、第２のセレクタ１１２、第
３のセレクタ１１３、第４のセレクタ１１４、第５のセ
レク夕１１５、第６のセレクタ１１６、第７のセレクタ
１１７の出力を制御する信号を出力する。
を演算器１８の演算単位のビット幅に符号拡張して演算
器１８に送る。演算器１８は、即値生成器１７から送ら
れた即値データに基づいて演算を行い演算器を出力す
る。コントロールロジック１９は、第２の命令キュー１
２及び第３の命令キュー１３から命令コードを受け取
り、第１のセレクタ１１１、第２のセレクタ１１２、第
３のセレクタ１１３、第４のセレクタ１１４、第５のセ
レク夕１１５、第６のセレクタ１１６、第７のセレクタ
１１７の出力を制御する信号を出力する。
【００２７】次に、図１に示すデータ処理装置の動作に
ついて、図を参照して説明する。例えば、このデータ処
理装置は、図５に示すような１６ビットと３２ビットの
異なる長さの命令を処理することができ、図１の演算器
１８の演算単位が３２ビットであるとする。前述した図
６のメモリマップに示すように、メモリ１０に１６ビッ
ト毎に区切られた命令Ａ〜Ｙが格納されている。メモリ
１０の１番地は８ビットで構成され、偶数番地とは命令
の先頭番地が４の倍数であることを意味し、奇数番地と
は命令の先頭番地が４の倍数でないことを意味する。
ついて、図を参照して説明する。例えば、このデータ処
理装置は、図５に示すような１６ビットと３２ビットの
異なる長さの命令を処理することができ、図１の演算器
１８の演算単位が３２ビットであるとする。前述した図
６のメモリマップに示すように、メモリ１０に１６ビッ
ト毎に区切られた命令Ａ〜Ｙが格納されている。メモリ
１０の１番地は８ビットで構成され、偶数番地とは命令
の先頭番地が４の倍数であることを意味し、奇数番地と
は命令の先頭番地が４の倍数でないことを意味する。
【００２８】命令キュー１００は実行する命令の長さに
より図７の［状態０］、図８の［状態１］、図９の［状
態２］、図１０の［状態３］の４つの状態を持つ。それ
ぞれの状態には、図１の第１のセレクタ１１１、第２の
セレクタ１１２、第３のセレクタ１１３によって切り替
えられる。
より図７の［状態０］、図８の［状態１］、図９の［状
態２］、図１０の［状態３］の４つの状態を持つ。それ
ぞれの状態には、図１の第１のセレクタ１１１、第２の
セレクタ１１２、第３のセレクタ１１３によって切り替
えられる。
【００２９】図６のメモリマッブの例に従うと、最初は
偶数番地なので、命令キューは［状態０］となる。この
状態では、図７のように第３の命令キュー１３はメモリ
１０の下位１６ビットを読み込み、第２の命令キュー１
２はメモリ１０の上位１６ビットを読み込む。第１の命
令キュー１１はメモリ１０の上位１６ビットを読み込
む。コントロールロジック１９は、第２の命令キュー１
２と第３の命令キュー１３に入っている命令を読み込
み、実行すべき命令がどのような命令かを判別し、次に
読み込む命令の入っているメモリの番地を決定する。
偶数番地なので、命令キューは［状態０］となる。この
状態では、図７のように第３の命令キュー１３はメモリ
１０の下位１６ビットを読み込み、第２の命令キュー１
２はメモリ１０の上位１６ビットを読み込む。第１の命
令キュー１１はメモリ１０の上位１６ビットを読み込
む。コントロールロジック１９は、第２の命令キュー１
２と第３の命令キュー１３に入っている命令を読み込
み、実行すべき命令がどのような命令かを判別し、次に
読み込む命令の入っているメモリの番地を決定する。
【００３０】実行する命令が１６ビット長のときは、
［状態２］へ遷移し、３２ビット長のときは、［状態
０］へ遷移する。
［状態２］へ遷移し、３２ビット長のときは、［状態
０］へ遷移する。
【００３１】今、１６ビット命令を実行して［状態２］
へ遷移したとする。図９のように、第３の命令キュー１
３は、第１の命令キュー１１に入っていた命令を読み込
む。第２の命令キュー１２は、メモリ１０の下位１６ビ
ットを読み込む。第１の命令キュー１１は、メモリ１０
の上位１６ビットを読み込む。コントロールロジック１
９は、第２の命令キュー１２と第３の命令キュー１３に
入っている命令を読み込み、実行すべき命令がどのよう
な命令かを判別し、次に読み込む命令の入っているメモ
リ１０の番地を決定する。
へ遷移したとする。図９のように、第３の命令キュー１
３は、第１の命令キュー１１に入っていた命令を読み込
む。第２の命令キュー１２は、メモリ１０の下位１６ビ
ットを読み込む。第１の命令キュー１１は、メモリ１０
の上位１６ビットを読み込む。コントロールロジック１
９は、第２の命令キュー１２と第３の命令キュー１３に
入っている命令を読み込み、実行すべき命令がどのよう
な命令かを判別し、次に読み込む命令の入っているメモ
リ１０の番地を決定する。
【００３２】実行する命令が１６ビット長のときは、
［状態３］へ遷移する。３２ビット長のときは、［状態
２］へ遷移する。
［状態３］へ遷移する。３２ビット長のときは、［状態
２］へ遷移する。
【００３３】ここで、１６ビット命令を実行して［状態
３］へ遷移したとする。図１０のように、第３の命令キ
ュー１３は第２の命令キュー１２に入っていた命令を読
み込む。第２の命令キュー１２は第１の命令キュー１１
に入っていた命令を読み込む。そして、第１の命令キュ
ー１１は第１の命令キュー１１に入っていた命令を読み
込む。コントロールロジック１９は、第２の命令キュー
１２と第３の命令キュー１３に入っている命令を読み込
み、実行すべき命令がどのような命令か判別し、次に読
み込む命令の入っているメモリ１０の番地を決定する。
３］へ遷移したとする。図１０のように、第３の命令キ
ュー１３は第２の命令キュー１２に入っていた命令を読
み込む。第２の命令キュー１２は第１の命令キュー１１
に入っていた命令を読み込む。そして、第１の命令キュ
ー１１は第１の命令キュー１１に入っていた命令を読み
込む。コントロールロジック１９は、第２の命令キュー
１２と第３の命令キュー１３に入っている命令を読み込
み、実行すべき命令がどのような命令か判別し、次に読
み込む命令の入っているメモリ１０の番地を決定する。
【００３４】実行する命令が１６ビット長のときは、
［状態２］へ遷移する。３２ビット長のときは、［状態
０］へ遷移する。
［状態２］へ遷移する。３２ビット長のときは、［状態
０］へ遷移する。
【００３５】この後、ジャンプ命令があり奇数番地に分
岐した場合、図８のように、第３の命令キュー１３はメ
モリ１０の上位１６ビットを読み込む。第２の命令キュ
ー１２はメモリ１０の下位ビットを読み込む。第１の命
令キュー１１はメモリ１０の上位ビットを読み込む。そ
して、コントロールロジック１９は、第２の命令キュー
１２と第３の命令キュー１３に入っている命令を読み込
み、実行すべき命令がどのような命令かを判別し、次に
読み込む命令の入っているメモリ１０の番地を決定す
る。
岐した場合、図８のように、第３の命令キュー１３はメ
モリ１０の上位１６ビットを読み込む。第２の命令キュ
ー１２はメモリ１０の下位ビットを読み込む。第１の命
令キュー１１はメモリ１０の上位ビットを読み込む。そ
して、コントロールロジック１９は、第２の命令キュー
１２と第３の命令キュー１３に入っている命令を読み込
み、実行すべき命令がどのような命令かを判別し、次に
読み込む命令の入っているメモリ１０の番地を決定す
る。
【００３６】実行する命令が１６ビット長のときは、
［状態０］へ遷移する。３２ビット長のときは、命令が
コントロールロジック１９に正しく格納されないため、
命令を実行せずに［状態２］へ遷移する。上記のように
命令キューを用いることで、図８のように奇数番地に分
岐した後３２ビット長命令を実行しようとする場合を除
いて、異なる長さの命令を１サイクル毎に効率よく実行
することができる。
［状態０］へ遷移する。３２ビット長のときは、命令が
コントロールロジック１９に正しく格納されないため、
命令を実行せずに［状態２］へ遷移する。上記のように
命令キューを用いることで、図８のように奇数番地に分
岐した後３２ビット長命令を実行しようとする場合を除
いて、異なる長さの命令を１サイクル毎に効率よく実行
することができる。
【００３７】このデータ処理装置の第４の命令キュー１
４と第１の命令キュー１１、第５の命令キュー１５と第
２の命令キュー１２、第６の命令キュー１６と第３の命
令キュー１３、第４のセレクタ１１４と第１のセレクタ
１１１、第５のセレクタ１１５と第２のセレクタ１１
２、第６のセレクタ１１６と第３のセレクタ１１３はそ
れぞれ対応しており、常に同じ命令が入るようにコント
ロールロジック１９によって制御される。
４と第１の命令キュー１１、第５の命令キュー１５と第
２の命令キュー１２、第６の命令キュー１６と第３の命
令キュー１３、第４のセレクタ１１４と第１のセレクタ
１１１、第５のセレクタ１１５と第２のセレクタ１１
２、第６のセレクタ１１６と第３のセレクタ１１３はそ
れぞれ対応しており、常に同じ命令が入るようにコント
ロールロジック１９によって制御される。
【００３８】即値生成器１７は、図５のように命令形式
の即値部分を３２ビット即値データに符号拡張する。よ
り具体的には、３２ビット即値データの符号拡張部分は
元の即値の符号ビットと同じ値で埋められる。図１のよ
うに、１６ビット命令長のときは第６の命令キュー１６
に入っている命令の即値部分を第７のセレクタ１１７を
通して即値生成器１７の下位ビットに送り、符号拡張し
た即値データを生成する。３２ビット命令長のときは第
５の命令キュー１５に入っている命令の即値部分を即値
生成器１７の下位ビットに、第３の命令キュー１３に入
っている命令の即値部分を即値生成器１７の上位ビット
に送り、符号拡張した即値データを生成する。演算器１
８は即値生成器１７から送られる符号拡張された即値デ
ータの演算を行うことにより結果を出力する。
の即値部分を３２ビット即値データに符号拡張する。よ
り具体的には、３２ビット即値データの符号拡張部分は
元の即値の符号ビットと同じ値で埋められる。図１のよ
うに、１６ビット命令長のときは第６の命令キュー１６
に入っている命令の即値部分を第７のセレクタ１１７を
通して即値生成器１７の下位ビットに送り、符号拡張し
た即値データを生成する。３２ビット命令長のときは第
５の命令キュー１５に入っている命令の即値部分を即値
生成器１７の下位ビットに、第３の命令キュー１３に入
っている命令の即値部分を即値生成器１７の上位ビット
に送り、符号拡張した即値データを生成する。演算器１
８は即値生成器１７から送られる符号拡張された即値デ
ータの演算を行うことにより結果を出力する。
【００３９】本発明の第１の実施の形態によるデータ処
理装置では、即値生成器１７の上位ビット用、下位ビッ
ト用にそれぞれ個別の命令キューを二重化して設けたの
で、従来必要だった即値生成器のビット並び方向に水平
な配線を設ける必要性がなくなる。このため、即値デー
タが即値生成器のビット並び方向に水平に延びる配線部
分を通過するために生じる即値データの伝達遅延時間を
なくすことが可能となり、データ処理の高速化が実現で
きる。
理装置では、即値生成器１７の上位ビット用、下位ビッ
ト用にそれぞれ個別の命令キューを二重化して設けたの
で、従来必要だった即値生成器のビット並び方向に水平
な配線を設ける必要性がなくなる。このため、即値デー
タが即値生成器のビット並び方向に水平に延びる配線部
分を通過するために生じる即値データの伝達遅延時間を
なくすことが可能となり、データ処理の高速化が実現で
きる。
【００４０】また、従来必要であった即値生成器のビッ
ト並び方向に水平な配線を設ける必要がなくなること
で、即値生成器のビット並び方向に水平な配線のための
隣接配線間距離を確保する必要がなくなる分、命令キュ
ーと即値生成器間の距離を、ひいては命令キューと即値
生成器間の配線長を短くすることができ、より一層のデ
ータ処理の高速化を図ることができる。
ト並び方向に水平な配線を設ける必要がなくなること
で、即値生成器のビット並び方向に水平な配線のための
隣接配線間距離を確保する必要がなくなる分、命令キュ
ーと即値生成器間の距離を、ひいては命令キューと即値
生成器間の配線長を短くすることができ、より一層のデ
ータ処理の高速化を図ることができる。
【００４１】次に、本発明の第２の実施の形態について
図２及び図３を参照して説明する。この実施の形態によ
るデータ処理装置は、図３に示すような３２ビットと６
４ビットの命令形式を持つ。図２に第２の実施の形態に
よるデータ処理装置の命令キューから即値生成器間のレ
イアウトを示す。図２を参照すると、データ処理装置
は、メモリ２０、第１の命令キュー２１と第２の命令キ
ュー２２と第３の命令キュー２３及び第１のセレクタ２
１１と第２のセレクタ２１２と第３のセレクタ２１３か
らなる命令キュー２００、第４の命令キュー２４と第５
の命令キュー２５と第６の命令キュー２６及び第４のセ
レクタ２１４と第５のセレクタ２１５と第６のセレクタ
２１６からなる命令キュー２１０、コントロールロジッ
ク２９、即値生成器２７、演算器２８を備える。このデ
ータ処理装置は、図１に示すデータ処理装置と同様、命
令キュー２００と命令キュー２１０を二重化して設け、
かつ命令キュー２００と命令キュー２１０をそれぞれ即
値生成器２７の上位ビット及び下位ビット位置に対応さ
せて配置したレイアウト構成としている。
図２及び図３を参照して説明する。この実施の形態によ
るデータ処理装置は、図３に示すような３２ビットと６
４ビットの命令形式を持つ。図２に第２の実施の形態に
よるデータ処理装置の命令キューから即値生成器間のレ
イアウトを示す。図２を参照すると、データ処理装置
は、メモリ２０、第１の命令キュー２１と第２の命令キ
ュー２２と第３の命令キュー２３及び第１のセレクタ２
１１と第２のセレクタ２１２と第３のセレクタ２１３か
らなる命令キュー２００、第４の命令キュー２４と第５
の命令キュー２５と第６の命令キュー２６及び第４のセ
レクタ２１４と第５のセレクタ２１５と第６のセレクタ
２１６からなる命令キュー２１０、コントロールロジッ
ク２９、即値生成器２７、演算器２８を備える。このデ
ータ処理装置は、図１に示すデータ処理装置と同様、命
令キュー２００と命令キュー２１０を二重化して設け、
かつ命令キュー２００と命令キュー２１０をそれぞれ即
値生成器２７の上位ビット及び下位ビット位置に対応さ
せて配置したレイアウト構成としている。
【００４２】この第２の実施の形態によるデータ処理装
置は、図３に示すような３２ビットと６４ビットの命令
形式を持ち、即値生成器２７が出力する即値データが６
４ビットであり、かつそれに伴い各配線のビット幅が第
１の実施の形態の配線のビット幅の２倍となっている点
で第１の実施の形態と相違する。その他、基本的なレイ
アウト及び動作は第１の実施の形態と同じである。
置は、図３に示すような３２ビットと６４ビットの命令
形式を持ち、即値生成器２７が出力する即値データが６
４ビットであり、かつそれに伴い各配線のビット幅が第
１の実施の形態の配線のビット幅の２倍となっている点
で第１の実施の形態と相違する。その他、基本的なレイ
アウト及び動作は第１の実施の形態と同じである。
【００４３】この第２の実施の形態は、第１の実施の形
態で得られる効果に加えて、値の大きい即値をも扱うこ
とができるという効果も有する。以上好ましい実施の形
態によって本発明を説明したが、本発明は必ずしも上記
実施の形態に限定されるものではない。
態で得られる効果に加えて、値の大きい即値をも扱うこ
とができるという効果も有する。以上好ましい実施の形
態によって本発明を説明したが、本発明は必ずしも上記
実施の形態に限定されるものではない。
【００４４】
【発明の効果】以上説明したように本発明のデータ処理
装置によれば、即値生成器の上位ビット用と下位ビット
用にそれぞれ命令キューを二重化して設けた構成とした
ので、従来必要だった即値生成器のビット並び方向に水
平な配線を設ける必要性がなくなり、この結果、即値デ
ータが即値生成器のビット並び方向に水平に延びる配線
部分を通過するために生じる即値データの伝達遅延時間
をなくすことが可能となり、データ処理の高速化が実現
できる。
装置によれば、即値生成器の上位ビット用と下位ビット
用にそれぞれ命令キューを二重化して設けた構成とした
ので、従来必要だった即値生成器のビット並び方向に水
平な配線を設ける必要性がなくなり、この結果、即値デ
ータが即値生成器のビット並び方向に水平に延びる配線
部分を通過するために生じる即値データの伝達遅延時間
をなくすことが可能となり、データ処理の高速化が実現
できる。
【００４５】また、従来のデータ処理装置で必要であっ
た即値生成器のビット並び方向に水平な配線を設ける必
要がなくなることで、即値生成器のビット並び方向に水
平な配線のための隣接配線間距離を確保する必要がなく
なる分、命令キューと即値生成器間の距離を、ひいては
命令キューと即値生成器間の配線長を短くすることがで
き、より一層のデータ処理の高速化を図ることができ
る。
た即値生成器のビット並び方向に水平な配線を設ける必
要がなくなることで、即値生成器のビット並び方向に水
平な配線のための隣接配線間距離を確保する必要がなく
なる分、命令キューと即値生成器間の距離を、ひいては
命令キューと即値生成器間の配線長を短くすることがで
き、より一層のデータ処理の高速化を図ることができ
る。
【図１】 本発明による第１の実施の形態によるデータ
処理装置のレイアウトを示すブロック図である。
処理装置のレイアウトを示すブロック図である。
【図２】 本発明による第２の実施の形態によるデータ
処理装置のレイアウトを示すブロック図である。
処理装置のレイアウトを示すブロック図である。
【図３】 本発明による第２の実施の形態によるデータ
処理装置における命令形式の例を示す図である。
処理装置における命令形式の例を示す図である。
【図４】 従来のデータ処理装置のレイアウトを示すブ
ロック図である。
ロック図である。
【図５】 図１に示す本発明及び図４の従来のデータ処
理装置における命令形式の例を示す図である。
理装置における命令形式の例を示す図である。
【図６】 データ処理装置のメモリマップを示す図であ
る。
る。
【図７】 実行する命令長によって遷移する命令キュー
の状態例を示す図である。
の状態例を示す図である。
【図８】 実行する命令長によって遷移する命令キュー
の状態例を示す図である。
の状態例を示す図である。
【図９】 実行する命令長によって遷移する命令キュー
の状態例を示す図である。
の状態例を示す図である。
【図１０】 実行する命令長によって遷移する命令キュ
ーの状態例を示す図である。
ーの状態例を示す図である。
１０，２０ メモリ １１，２１ 第１の命令キュー １２，２２ 第２の命令キュー １３，２３ 第３の命令キュー １４，２４ 第４の命令キュー １５，２５ 第５の命令キュー １６，２６ 第６の命令キュー １７，２７ 即値生成器 １８，２８ 演算器 １９，２９ コントロールロジック １１１，２１１ 第１のセレクタ １１２，２１２ 第２のセレクタ １１３，２１３ 第３のセレクタ １１４，２１４ 第４のセレクタ １１５，２１５ 第５のセレクタ １１６，２１６ 第６のセレクタ １１７，２１７ 第７のセレクタ １００，１１０ 命令キュー ２００，２１０ 命令キュー
Claims (4)
- 【請求項１】 命令キューと、命令キュー内の命令の即
値データを入力して命令の即値データのビット幅以上の
データを生成する即値生成回路を少なくとも備えるデー
タ処理装置において、 前記即値生成回路の上位ビットと下位ビットに対応して
同一の命令を格納する複数の命令キューを二重化して設
けたことを特徴とするデータ処理装置。 - 【請求項２】 同じ命令を格納する第１の命令キューと
第２の命令キューを備え、 前記第１の命令キュー内の命令の即値データを前記即値
生成回路の上位ビットへ入力し、前記第２の命令キュー
内の命令の即値データを前記即値生成回路の下位ビット
へ入力することを特徴とする請求項１に記載のデータ処
理装置。 - 【請求項３】 命令キューと、命令キュー内の命令の即
値データを入力して命令の即値データのビット幅以上の
データを生成する即値生成回路を少なくとも備えるデー
タ処理装置において、 複数の命令キューを有する第１の命令キュー回路と、前
記第１の命令キュー回路の命令キューと対応して同一の
命令を格納する複数の命令キューを有する第２の命令キ
ュー回路を備え、 前記第１の命令キュー回路の命令キュー内の命令の即値
データを前記即値生成回路の上位ビットへ入力し、前記
第２の命令キュー回路の命令キュー内の命令の即値デー
タを前記即値生成回路の下位ビットへ入力することを特
徴とするデータ処理装置。 - 【請求項４】 前記第１の命令キュー回路と前記第２の
命令キュー回路を、前記即値生成回路の上位ビット及び
下位ビット位置に対応させて並べて配置したことを特徴
とする請求項３に記載のデータ処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8249161A JP2888206B2 (ja) | 1996-08-30 | 1996-08-30 | データ処理装置 |
| US08/919,776 US5925122A (en) | 1996-08-30 | 1997-08-29 | Data processing unit which pre-fetches instructions of different lengths to conduct processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8249161A JP2888206B2 (ja) | 1996-08-30 | 1996-08-30 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1078868A JPH1078868A (ja) | 1998-03-24 |
| JP2888206B2 true JP2888206B2 (ja) | 1999-05-10 |
Family
ID=17188819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8249161A Expired - Fee Related JP2888206B2 (ja) | 1996-08-30 | 1996-08-30 | データ処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5925122A (ja) |
| JP (1) | JP2888206B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1050885B1 (en) * | 1999-05-03 | 2005-02-02 | STMicroelectronics S.A. | A multiport storage array |
| US9141391B2 (en) | 2011-05-26 | 2015-09-22 | Freescale Semiconductor, Inc. | Data processing system with latency tolerance execution |
| US8904150B2 (en) * | 2011-05-26 | 2014-12-02 | Freescale Semiconductor, Inc. | Microprocessor systems and methods for handling instructions with multiple dependencies |
| CN114116005B (zh) * | 2021-11-29 | 2022-12-23 | 海飞科(南京)信息技术有限公司 | 基于aigpu架构的立即数数据存储方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5373461A (en) * | 1993-01-04 | 1994-12-13 | Motorola, Inc. | Data processor a method and apparatus for performing postnormalization in a floating-point execution unit |
| US5671170A (en) * | 1993-05-05 | 1997-09-23 | Hewlett-Packard Company | Method and apparatus for correctly rounding results of division and square root computations |
| WO1995031767A1 (en) * | 1994-05-11 | 1995-11-23 | Vlsi Technology, Inc. | Floating-point processor with apparent-precision based selection of execution-precision |
| JP3583474B2 (ja) * | 1994-06-29 | 2004-11-04 | 株式会社ルネサステクノロジ | 乗算装置 |
| US5523961A (en) * | 1994-10-28 | 1996-06-04 | Cyrix Corporation | Converting biased exponents from single/double precision to extended precision without requiring an adder |
| US5764959A (en) * | 1995-12-20 | 1998-06-09 | Intel Corporation | Adaptive 128-bit floating point load and store instructions for quad-precision compatibility |
-
1996
- 1996-08-30 JP JP8249161A patent/JP2888206B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-29 US US08/919,776 patent/US5925122A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5925122A (en) | 1999-07-20 |
| JPH1078868A (ja) | 1998-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0125623B1 (ko) | 데이타 프로세서 및 데이타 처리방법 | |
| EP0138451B1 (en) | Vector data processing system for indirect address instructions | |
| US5418915A (en) | Arithmetic unit for SIMD type parallel computer | |
| KR20030064239A (ko) | 화상을 처리하는 장치 및 방법과 이 장치에 이용되는컴파일러 | |
| US5651123A (en) | Program execution control device having addressability in accordance with M series pseudo-random number sequence | |
| US4759021A (en) | Test pattern generator | |
| JP3237858B2 (ja) | 演算装置 | |
| JP2888206B2 (ja) | データ処理装置 | |
| JP2552784B2 (ja) | 並列データ処理制御方式 | |
| JP3119618B2 (ja) | データ処理装置 | |
| JP3989397B2 (ja) | 集積回路装置およびその装置に対するデータ設定装置 | |
| JP4134371B2 (ja) | 入出力バスブリッジ装置 | |
| JP2538388B2 (ja) | パタ―ン変換装置 | |
| JP2007323491A (ja) | ダイレクトメモリアクセス制御装置および制御方法 | |
| JPH07191955A (ja) | データ駆動型情報処理装置 | |
| JP2001092658A (ja) | データ処理回路及びデータ処理装置 | |
| JP2001202351A (ja) | Ｓｉｍｄ型プロセッサ | |
| JPH1185506A (ja) | 複数条件コード処理機能を有するデータ処理装置 | |
| JPH0452760A (ja) | ベクトル処理装置 | |
| JPH11110212A (ja) | データ処理装置 | |
| WO2019059153A1 (ja) | プロセッサエレメント、プログラマブルデバイス及びプロセッサエレメントの制御方法 | |
| JPH0668055A (ja) | ディジタル信号処理装置 | |
| JP2006018536A (ja) | メモリ装置、メモリ制御方法並びに情報処理装置 | |
| KR19980083459A (ko) | 데이터버스 사이즈 조정 장치 | |
| JP2010231645A (ja) | 演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110219 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110219 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120219 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |