JPH05204837A

JPH05204837A - 情報処理装置

Info

Publication number: JPH05204837A
Application number: JP4234392A
Authority: JP
Inventors: Taizo Tsujimoto; 泰造辻本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-09-13
Filing date: 1992-09-02
Publication date: 1993-08-13

Abstract

(57)【要約】【目的】中央処理装置とデータバス幅の異なった周辺
装置を有し、データバスを駆動する装置の駆動部の電気
的負担を分散し、周辺装置間のデータ転送で中央処理装
置の中継を必要とせず、中央処理装置のデータ送受のマ
シンサイクル数の少ない情報処理装置を提供する。【構成】３２ビットデータバス８を４個の８ビットデ
ータバス１４〜１７に分け、８ビットデータバス１４〜
１７のいずれかに接続する複数の８ビット入出力の周辺
装置１９〜２２と、３２ビット入出力の中央処理装置４
と、８ビットのレジスタ２４〜２７と、８ビットデータ
バス１４〜１７および中央処理装置４を接続する３２ビ
ットデータバス７と、中央処理装置４及び及び複数の周
辺装置１９〜２２のうち任意の２つの装置間の転送路を
形成するデータ経路切換手段１８と、中央処理装置４か
らのデータ要求に応じて制御信号を発生させ転送にかか
わる周辺装置１９〜２２およびデータ経路切換手段１８
に制御信号を送る転送制御手段２８を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は中央処理装置とデータバ
ス幅の異なった周辺装置を有する情報処理装置に関す
る。

【０００２】

【従来の技術】以下に従来の情報処理装置について説明
する。

【０００３】図８は従来の情報処理装置のブロック図で
ある。この従来装置は米国特許４，４４７，８７８号に
係るものである。図８において、６５および６６は１６
ビットデータバス、６７および６８はそれぞれ１６ビッ
トデータバスの下位８ビットで構成される８ビットデー
タバス、６９および７０は１６ビットデータバスの上位
８ビットで構成される８ビットデータバス、７１、７
２、７３および７４は８ビットのバストランシーバ、７
６〜７９は８ビット入出力の周辺装置、８０は１６ビッ
ト入出力の中央処理装置、７５は１６ビット入出力の周
辺装置である。８ビットのバストランシーバの内、７３
と７４はどちらか１個が存在すればよい。

【０００４】８ビットバストランシーバ７１〜７４は２
つの８ビットデータバス間を接続しデータの転送を中継
する装置で、制御線によって、データの転送方向及び、
転送状態か絶縁状態かを制御される。

【０００５】そのバストランシーバ７１〜７４のブロッ
ク図を図９に示す。制御線／ＯＥに論理値”Ｈ”を入力
すると、全てのバッファゲートの出力は高抵抗状態とな
り、各入出力端子Ｘ０〜Ｘ７及びＹ０〜Ｙ７は互いに絶
縁状態になる。制御線／ＯＥに論理値”Ｌ”を入力し制
御線ＤＩＲに”Ｈ”を入力すると、ＸからＹ方向のバッ
ファゲートが出力イネーブルとなり、端子Ｘ０〜Ｘ７が
入力となりその値が端子Ｙ０〜Ｙ７に転送される。制御
線／ＯＥに論理値”Ｌ”を入力し制御線ＤＩＲに”Ｌ”
を入力すると、ＹからＸ方向のバッファゲートが出力イ
ネーブルとなり、端子Ｙ０〜Ｙ７が入力となりその値が
端子Ｘ０〜Ｘ７に転送される。８ビットバストランシー
バの具体例としては、テキサスインスツルメンツ社およ
びそのセカンドソースメーカー各社から市販されている
ＴＴＬ−ＩＣであるＳＮ７４ＡＳ２４５がある。

【０００６】以上のように構成された情報処理装置につ
いて、以下にその動作を説明する。８ビット入出力の周
辺装置７６〜７９の任意の２個の間でデータ転送を行う
場合、８ビットデータバス６８を介して行う。中央処理
装置８０とこれら８ビット入出力の周辺装置７６〜７９
の１個との間でデータ転送を行う場合、データに関連つ
けられたアドレスが奇数か偶数かによって、中央処理装
置上でデータを処理する位置が上位バイトまたは下位バ
イトになるので、それに応じてデータ経路が切り換えら
れる。すなわち、偶数アドレスデータを転送する場合
は、８ビットデータバス６７および６８、８ビットのバ
ストランシーバ７１を介して行い、中央処理装置８０が
データを扱う位置は下位バイトである。奇数アドレスデ
ータを転送する場合は、８ビットデータバス６９および
６８、８ビットのバストランシーバ７３を介して行い、
中央処理装置８０がデータを扱う位置は上位バイトであ
る。ただし、バストランシーバ７３の代わりに７４を用
いる場合は、データの転送は８ビットデータバス６９、
６７および６８、８ビットのバストランシーバ７４およ
び７１を介して行う。中央処理装置８０と１６ビット入
出力の周辺装置７５との間でデータ転送を行う場合、１
６ビットデータバス６５および６６、８ビットのバスト
ランシーバ７１および７２を介して行なう。中央処理装
置８０が１６ビットのデータを８ビット入出力の周辺装
置７６〜７９の１個との間で転送する場合、データを８
ビットずつ２回にわけて順次転送する。

【０００７】なお、従来例として（２×８）ビットデー
タバスの場合を説明したが、（４×８）、（２×１６）
の場合も同様にして行うことができる。

【０００８】

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、以下のような課題を有する。

【０００９】８ビットの周辺装置がすべて下位バイトの
８ビットデータバス６８に接続されるため、下位バイト
の８ビットデータバスに接続した装置のデータバスを駆
動する部分に電気的負担が集中する。下位バイトの８ビ
ットデータバスを駆動する装置は８ビット入出力の周辺
装置、１６ビット入出力の周辺装置および８ビットバス
トランシーバである。このため、接続可能な８ビットま
たは１６ビット入出力の周辺装置の数が制限される。以
下、各データバスを駆動する装置、例えば中央処理装
置、周辺装置、８ビットバストランシーバまたはレジス
タ等のデータバスを駆動する部分をデータバス駆動部と
称する。

【００１０】データバス駆動部の電気的負担を軽減する
ために、８ビット周辺装置を１６ビットデータバスの上
位と下位の２つの８ビットデータバスに均等に近くなる
ように分けて接続することが考えられるが、上記の従来
の構成で８ビット周辺装置の一部の接続箇所を変更した
だけの場合、上位と下位の８ビット周辺装置の間で転送
を行うのに中央処理装置の中継が必要となってしまい、
また扱う８ビットデータが上位と下位の２とおり存在す
るのでプログラムが複雑になる。

【００１１】また上記の従来の情報処理装置において、
中央処理装置が１６ビットのデータを８ビット入出力の
周辺装置との間で転送する場合、データを８ビットずつ
２回にわけて順次転送するので中央処理装置のマシンサ
イクルが増加する。

【００１２】本発明は上記従来の課題を解決するもの
で、データバス駆動部の電気的負担を分散し、中央処理
装置のデータ送受のマシンサイクル数の少ない情報処理
装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】この目的を達成するため
に本発明の情報処理装置は、ｋは２以上の整数、ｍは自
然数である第１の（ｋ×ｍ）ビットデータバスと、前記
第１の（ｋ×ｍ）ビットデータバスを最上位から第１か
ら第ｋまでのｋ個の第１群のｍビットデータバスに分
け、前記第１群のｍビットデータバスのうち２つ以上の
ｍビットデータバスにそれぞれ少なくとも１つ接続する
複数のｍビット入出力の周辺装置と、第２の（ｋ×ｍ）
ビットデータバスと、前記第２の（ｋ×ｍ）ビットデー
タバスを最上位から第（ｋ＋１）から第（２ｋ）までの
ｋ個の第２群のｍビットデータバスに分け、前記第２の
（ｋ×ｍ）ビットデータバスに接続される（ｋ×ｍ）ビ
ット入出力の中央処理装置と、前記第１および前記第２
の（ｋ×ｍ）ビットデータバスの間に介在して接続さ
れ、前記中央処理装置及び複数の周辺装置のうち任意の
２つの装置間の転送路を形成するデータ経路切換手段
と、前記中央処理装置からのデータ転送要求に応じて制
御信号を発生させ転送にかかわる周辺装置および前記デ
ータ経路切換手段に制御信号を送る転送制御手段とを備
える。

【００１４】さらに具体的には、データ経路切換手段と
して、第１群のｍビットデータバスの間を接続する第１
群のｍビットバストランシーバを有し、第１群のｍビッ
トデータバスと第２群のｍビットデータバスをそれぞれ
対応するｍビット位置同士で接続する第２群のｍビット
バストランシーバを有し、第１群及び第２群のｍビット
バストランシーバを制御する手段を有する。あるいは、
別のデータ経路切換手段として、第１群のｍビットデー
タバスと第１群のｍビットバストランシーバを介して接
続された第（２ｋ＋１）のｍビットデータバスを有し、
第１群のｍビットデータバスと第２群のｍビットデータ
バスをそれぞれ対応するｍビット位置同士で接続する第
２群のｍビットバストランシーバを有し、第１群及び第
２群のｍビットバストランシーバーを制御する手段を有
する。

【００１５】さらに、必要な場合には、第１群のｍビッ
トデータバスそれぞれにｍビットのレジスタを接続した
構成を有する。

【００１６】

【作用】この構成によって、ｍビット周辺装置を第１群
のｍビットデータバスに分散して接続でき、データバス
駆動部の電気的負担の最大値を軽減できる。

【００１７】また、第１群のｍビットデータバスの異な
る２つに接続しているｍビット入出力の周辺装置の間の
データ転送を行う場合、データ経路切換手段によってｍ
ビットデータバスの間を接続することによって行うこと
が出来る。具体的には、第１群のｍビットバストランシ
ーバ、あるいは、第１群のｍビットバストランシーバお
よび第（２ｋ＋１）のｍビットデータバスによって、第
１群のｍビットデータバスの間が接続され転送を行うこ
とが出来る。従って、中央処理装置の中継を必要としな
い。

【００１８】また、中央処理装置が、ｍビット入出力の
周辺装置と（ｋ’×ｍ）ビットのデータ（ただしｋ’は
ｋ≧ｋ’≧２を満たす整数）を送受する場合、ｍビット
データバスそれぞれに接続したｋ個のレジスタのうちの
ｋ’個に中間的にデータを記憶させることにより、中央
処理装置においてはデータを分割することなく一度に送
受でき、データが分割される場合よりマシンサイクル数
が少なくて済む。

【００１９】

【実施例】本発明の実施例について、図面を参照しなが
ら説明する。

【００２０】図１は本発明の実施例における情報処理装
置のブロック図である。図１において、１はワークステ
ーション型コンピュータ、２はグラフィクスボード、３
は中央処理装置４及びＳＢｕｓコントローラ５から成る
ブロックである。

【００２１】グラフィクスボード２は転送制御手段２
８、データ経路切換手段１８、３２ビット入出力の周辺
装置（ＶＲＡＭ）２３、８ビット入出力の周辺装置１９
〜２２、及び８ビット入出力の周辺装置１９〜２２から
構成される。８ビット入出力のレジスタ２４〜２７の各
々はＲＯＭ,第１のカーソルチップ,第２のカーソルチッ
プ,表示用ＤＡコンバータである。ＳＢｕｓを構成する
信号線は２８ビットアドレスバス６、３２ビットデータ
バス７,８、及びＳＢｕｓコントロール信号線９であ
る。３２ビットデータバス７,８は各々８ビットデータ
バス１０〜１３,１４〜１７に分割されている。また、
２９は経路切換手段１８の制御信号線、３０は周辺装置
のアドレス線も含めた制御信号線、３１は８ビット入出
力のレジスタの制御信号線、３２は表示画素データの転
送線である。ＶＲＡＭ２３から表示画素データ、第１及
び第２のカーソルチップ２０,２１からカーソルの画像
データが各々転送線３２を介して表示用ＤＡコンバータ
２２に入力され、デジタル信号からアナログ信号へ変換
した後、信号線８１を介してＣＲＴ８２へ入力され描画
される。

【００２２】転送制御手段２８の詳細な構成を図２に示
す。図２において、図１と同一箇所には同一符号を付し
た。

【００２３】図２において、転送制御手段２８はアドレ
スデコーダ３３、転送要求解釈部３４、カウンタ３５、
転送制御手段のコントロール用レジスタ３６、パルスジ
ェネレータ３７から構成される。ＳＢｕｓコントロール
信号線９は、信号線９ａ,９ｂから成る。

【００２４】ＳＢｕｓコントローラ５は、信号線９ａ上
にＳｅｌ^*（グラフィックスボード２の転送動作を要求
する信号）、ＡＳ^*（アドレスバス６の安定状態を示す
信号）、Ｒ／Ｗ（リードかライトかを選択する信号）、
Ｓｉｚｅ（転送するデータのビット数（８ビット,１６
ビット,３２ビットの何れか）を指示する信号）の各信
号を送出し、転送要求解釈部３４に入力する。

【００２５】またＳＢｕｓコントローラ５は、２８ビッ
トアドレスバス６上にレジスタファイル３６、及び周辺
装置１９〜２３に割り与えられたアドレスを送出し、ア
ドレスレコーダ３３に入力する。アドレスレコーダ３３
は入力されたアドレスからレジスタファイル３６、及び
周辺装置１９〜２３の何れが指定されたかを信号線９１
によって転送要求解釈部３４に伝える。また、アドレス
レコーダ３３は２８ビットアドレスバス６上の信号の一
部を取り出し、上記指定された装置内部のアドレスとし
て信号線９８上に送出する。

【００２６】転送要求解釈部３４は信号線９ａおよび９
１から送られた信号を受けて転送元または転送先の装
置、データ幅がどう指示されているかを認識してその情
報を信号線９４上に送出する。また、転送要求解釈部３
４は信号線９５を介してカウンタ３５に対して計数の開
始、終了、およびリセットを指示する。カウンタ３５は
信号線９５の情報を受けて計数を行い、計数値をパルス
ジェネレータ３７および転送要求解釈部３４に、各々信
号線９７および９６を介して送出する。

【００２７】３２ビットデータバス７上にはレジスタフ
ァイル３６と中央処理装置４との間で転送を行う場合、
転送するデータが与えられ、レジスタファイル３６に入
出力される。中央処理装置４からレジスタファイル３６
に書き込まれる情報は、周辺装置１９〜２３間の転送を
行うための転送元、転送先の周辺装置、データ幅および
転送回数を表わす情報と、周辺装置１９〜２３間の転送
を指示するフラグである。また、レジスタファイル３６
から中央処理装置４に送出するデータは周辺装置１９〜
２３間の転送の実行中または終了を表わすフラグであ
る。レジスタファイル３６は信号線９３を介して記憶し
ている周辺装置１９〜２３間の転送を行うための転送
元、転送先の周辺装置、データ幅および転送回数を表わ
す情報と、周辺装置１９〜２３間の転送を指示するフラ
グの内容を転送要求解釈部３４に送る。転送要求解釈部
３４は信号線９２を介して周辺装置１９〜２３間の転送
の実行中または終了を表わす情報をレジスタファイル３
６に送る。

【００２８】パルスジェネレータ３７は、信号線９７を
介してカウンタ３５からもらう転送動作中の時間情報
と、信号線９４を介して転送要求解釈部３４からもらう
転送元の装置、転送先の装置、データ幅の情報から、デ
ータ経路切換手段の制御信号線２９、周辺装置の制御信
号線３０および８ビット入出力のレジスタの制御信号線
３１に必要な制御信号を生成し送出する。アドレスの一
部は周辺装置によっては必要とされるので制御信号線３
０の一部として出力される。

【００２９】転送要求解釈部３４はカウンタ３５の計数
値が定められた値になると信号線９ｂ上にＡｃｋ（転送
動作の完了、及びリード時に中央処理装置４に転送デー
タの取り込みを指示する信号）の信号を送出する。

【００３０】以上のように構成された情報処理装置につ
いて、転送制御手段２８の動作概略を説明する。グラフ
ィクスボード２の関わるデータ転送の要求が生じた場
合、中央処理装置４の転送要求がＳＢｕｓコントローラ
５、転送制御手段２８の順に伝えられる。転送制御手段
２８にはＳＢｕｓコントロール信号９ａおよび２８ビッ
トアドレスバス６によって転送要求が伝えられる。転送
制御手段２８において、転送要求解釈部３４は、ＳＢｕ
ｓコントロール信号９、２８ビットアドレスバス６およ
びコントロール用レジスタ３６の情報に基づき、転送元
の装置、転送先の装置、データ幅、転送回数のそれぞれ
がどう指示されているかを認識する。転送要求が伝えら
れたとき、グラフィクスボード２は、転送要求の待機状
態か、直前の転送要求に従った転送動作中のどちらかで
ある。転送動作中の場合は、新来の転送要求に従うこと
が出来ないことがあり、その場合転送要求解釈部３４
は、ＳＢｕｓコントロール信号９ｂによってＳＢｕｓコ
ントローラ５に転送が不可能であることを伝える。新来
の転送要求に応じた転送が可能な場合は、転送要求解釈
部３４はカウンタ３５を起動させ、転送動作にはいる。
パルスジェネレータ３７は、カウンタ３５からもらう転
送動作中の時間情報と、転送要求解釈部３４からもらう
転送元の装置、転送先の装置、データ幅および転送回数
の情報から、データ経路切換手段の制御信号線２９、周
辺装置の制御信号線３０および８ビット入出力のレジス
タの制御信号線３１に必要な制御信号を生成し送出す
る。転送要求解釈部３４はカウンタ３５から時間情報を
もらい、ＳＢｕｓコントロール信号９ｂに応答情報を出
力する時刻の決定に用いる。また、転送要求解釈部３４
は終了時刻として定められた時間情報が来ると、転送動
作終了の処理としてカウンタ３５のリセットを行い、そ
こでさらに次の転送要求が来ていなければカウンタ３５
を停止して転送要求の待機状態に入る。

【００３１】データ転送の際のデータ経路切換手段１８
の動作とデータの流れを図３、図４、図５および図６を
用いて説明する。図３はデータ経路切換手段１８の詳細
な構成図を示す。図３には（ａ）と（ｂ）の２通りの例
を示すが、どちらでもデータ経路切換手段１８として用
いることが出来る。図３において、信号線ＤＩＲ１,２,
ＤＩＲ４〜７、／ＯＥ０〜／ＯＥ７、／ＯＥ１３は図１
に示されたデータ経路切換手段の制御信号線２９に含ま
れる。また、５３〜６３は８ビットバストランシーバ、
６４は８ビットデータバスである。なお、図３におい
て、図１と同一箇所には同一符号を付した。

【００３２】図４は本実施例におけるデータ経路切り換
え手段の形成する転送路の全ての場合を示す図、図５は
図４の各々の場合の転送路を形成するために図３（ａ）
に示す構成のデータ経路切換手段に与える制御信号の論
理値を示す図、図６は同様に図３（ｂ）に示す構成のデ
ータ経路切換手段に与える制御信号の論理値を示す図で
ある。図４の項目（ａ）〜（ｖ）と、図５および図６の
項目（ａ）〜（ｖ）はそれぞれ（）の文字がおなじ項目
同士で対応している。

【００３３】中央処理装置４と３２ビット周辺装置との
間でデータ転送を行うなど、データ経路切換手段が３２
ビットデータ転送路を形成する場合は、転送路は図４
（ａ）または（ｂ）の様になる。このとき、制御信号
は、図５および図６の項目（ａ）および（ｂ）に示すよ
うに、／ＯＥ０と／ＯＥ１３が０になり、／ＯＥ１〜／
ＯＥ７が１になるので、データ経路切換手段の８ビット
バストランシーバ５３〜５６の４つが出力イネーブルに
なり、他の８ビットバストランシーバは切り放し状態に
なる。転送方向はＤＩＲ２によって制御される。

【００３４】中央処理装置４と８ビット周辺装置との間
で８ビットのデータ転送を行うなど、データ経路切換手
段が８ビットデータ転送路を８ビットデータバス１０
と、８ビットデータバス１４〜１７のいずれか１つとの
間に８ビットデータ転送路を形成する場合は、転送路は
図４の（ｃ）〜（ｊ）のいずれかの様になる。図５およ
び図６の（ｃ）〜（ｊ）に示すように、いずれの場合で
も制御信号／ＯＥ０は０になり／ＯＥ１３は１になるの
で、８ビットバストランシーバ５３は出力イネーブル
で、５４〜５６は切り放し状態になる。制御信号／ＯＥ
１〜／ＯＥ７は選ばれた転送路によって切り換えられ、
８ビットバストランシーバ５７〜６３は、転送路を中継
する位置にあるものが出力イネーブルになる。転送方向
の制御のためには２本以上の信号線を制御してやる必要
がある。なお、データ経路切換手段は便宜上８ビットデ
ータ転送路を８ビットデータバス１０と、８ビットデー
タバス１４〜１７のいづれか１つとの間に８ビットデー
タ転送路を形成する場合を示したが、８ビットデータ転
送路を８ビットデータバス１１〜１３のいづれか１つ
と、８ビットデータバス１４〜１７のいづれか１つとの
間に８ビットデータ転送路を形成する必要がある場合
は、データ経路切換手段のバストランシーバ５４〜５６
に対して各々個別に／ＯＥを制御する構成を取ればよ
い。

【００３５】異なる８ビットデータバスに接続された８
ビット周辺装置間でデータ転送を行うなど、データ経路
切換手段が８ビットデータ転送路を８ビットデータバス
１４〜１７のうち２つの間に形成する場合は、転送路は
図４の（ｋ）〜（ｖ）のいずれかの様になる。図５およ
び図６の（ｋ）〜（ｖ）に示すように、いずれの場合で
も制御信号／ＯＥ０および／ＯＥ１３は１になるので、
８ビットバストランシーバ５３〜５６は切り放し状態に
なり、グラフィクス用拡張カード２は３２ビットデータ
バス７と切り放し状態になるので、中央処理装置４など
の３２ビットデータバス７に接続する他の装置が３２ビ
ットデータバス７を使用することが出来る。制御信号／
ＯＥ１〜／ＯＥ７は選ばれた転送路によって切り換えら
れ、８ビットバストランシーバ５７〜６３は、転送路を
中継する位置にあるものが出力イネーブルになる。転送
方向の制御のためには、図３（ａ）に示すデータ経路切
換手段ではＤＩＲ１を制御し、図３（ｂ）に示すデータ
経路切換手段ではでは８ビットデータ転送路を形成する
２つの８ビットバストランシーバのＤＩＲ信号を制御し
てやる必要がある。

【００３６】なお、待機状態では、データ経路切換手段
１８が３２ビットデータバス７に出力してはならないこ
とと、消費電力を少なくするという理由で、図５または
図６（ｗ）に示すように／ＯＥ０、／ＯＥ１３および／
ＯＥ１〜／ＯＥ７は１になり、データ経路切り換え手段
１８のすべての８ビットバストランシーバは切り放し状
態になる。

【００３７】以下、具体的な転送動作の例を４つ説明す
る。 (1)中央処理装置４が、周辺装置２３に３２ビットのデ
ータを転送する場合を説明する。中央処理装置４から見
て周辺装置２３はＳＢｕｓアドレス空間の１デバイスと
して見える。まず中央処理装置からの転送要求が前述の
ように転送制御手段２８に伝えられる。このとき２８ビ
ットアドレスバス６は周辺装置２３に割り当てられた値
を示している。また３２ビットデータバス７には転送す
るデータが中央処理装置４から出力されている。ここ
で、グラフィクスボード２は転送要求の待機状態であっ
たとする。転送要求解釈部３４は、ＳＢｕｓコントロー
ル信号９ａおよび２８ビットアドレスバス６の情報に基
づき、周辺装置２３に３２ビットデータバス７の３２ビ
ットのデータを転送することを認識する。転送要求解釈
部３４はカウンタ３５を起動させ、転送動作にはいる。
転送要求解釈部３４からパルスジェネレータ３７に、信
号線９４を介して周辺装置２３に３２ビットデータバス
７の３２ビットのデータを転送することが伝えられ、パ
ルスジェネレータ３７は信号線９７を介してカウンタ３
５からもらう転送動作中の時間情報をみて必要な時刻に
周辺装置２３の制御線（制御線３０の一部）とデータ経
路切換手段の制御線２９を変化させる。すなわち、まず
データ経路切換手段の制御線２９を図５または図６の項
目（ａ）に示した論理値にする。これによってデータ経
路切換手段１８は図４（ａ）に示す転送路を形成し、３
２ビットデータバス７の３２ビットのデータは３２ビッ
トデータバス８に出力される。３２ビットデータバス８
が安定したところで、周辺装置２３に３２ビットデータ
が書き込まれるように周辺装置２３の制御線が制御され
る。周辺装置２３のデータの取り込みが完了したところ
で、転送要求解釈部３４は、ＳＢｕｓコントロール信号
９ｂに転送終了の応答情報を出力し、次の転送要求がな
いとすれば、周辺装置２２の８ビットデータバス１７へ
のデータ出力を終了させ両者を切り放し状態とし、デー
タ経路切換手段２９の制御線を図５または図６の項目
（ｗ）に示す論理値にして、グラフィクスボード２を待
機状態にする。

【００３８】(2)次に周辺装置２２から中央処理装置４
に８ビットのデータを転送する場合を説明する。中央処
理装置４から見て周辺装置２２はＳＢｕｓアドレス空間
の１デバイスとして見える。まず中央処理装置からの転
送要求が前述のように転送制御手段２８に伝えられる。
このとき２８ビットアドレスバス６は周辺装置２２に割
り当てられた値を示している。グラフィクス用拡張カー
ド２は転送要求の待機状態であったとする。転送要求解
釈部３４は、ＳＢｕｓコントロール信号９ａおよび２８
ビットアドレスバス６の情報に基づき、周辺装置２２か
ら８ビットデータを読み出し８ビットデータバス１０に
転送することを認識する。転送要求解釈部３４はカウン
タ３５を起動させ、転送動作にはいる。転送要求解釈部
３４からパルスジェネレータ３７に、信号線９４を介し
て周辺装置２２から８ビットデータを読み出し８ビット
データバス１０に転送することが伝えられ、パルスジェ
ネレータ３７は信号線９７を介してカウンタ３５からも
らう転送動作中の時間情報をみて必要な時刻に周辺装置
２２の制御線（制御線３０の一部）とデータ経路切換手
段の制御線２９を変化させる。すなわち、まず８ビット
の周辺装置２２が８ビットデータを出力するように周辺
装置２２の制御線を制御する。これによって、８ビット
データバス１７に８ビットデータが出力される。同時
に、データ経路切換手段２９の制御線を図５または図６
の項目（ｊ）に示した論理値にする。これによってデー
タ経路切換手段１８は図４（ｊ）に示す転送路を形成
し、８ビットデータバス１７のデータが８ビットデータ
バス１０に出力される。８ビットデータバス１０が安定
したところで、転送要求解釈部３４は、ＳＢｕｓコント
ロール信号９ｂに転送終了とデータ有効を示す応答情報
を出力し、中央処理装置４はこれを承けて８ビットデー
タバス１０のデータを取り込む。転送要求解釈部３４
は、中央処理装置４のデータの取り込みが終了した時点
で、周辺装置２２の８ビットデータバス１７へのデータ
出力を終了させ両者を切り放し状態とし、データ経路切
換手段２９の制御線を図５または図６の項目（ｗ）に示
す論理値にして、グラフィクスボード２を待機状態にす
る。

【００３９】(3)次に８ビットの周辺装置１９から８ビ
ットの周辺装置２０に８ビットのデータを転送する場合
を説明する。この転送は中央処理装置４はデータの送受
に関与せず、ダイレクト・メモリアクセスの一種として
考えることが出来る。この転送を行う前に、中央処理装
置４はあらかじめ転送制御手段２８内部の転送制御手段
のコントロール用レジスタ３６に、転送元の装置、転送
先の装置、データ幅、転送回数を指示する情報を書き込
んでおく必要がある。この例では転送元の装置が８ビッ
トの周辺装置１９、転送先の装置が８ビットの周辺装置
２０、データ幅は８ビット、転送回数は１回である。さ
らに、中央処理装置４がコントロール用レジスタ３６に
転送を指示する値を書き込むと、転送要求解釈部３４
は、信号線９３を介してこの指示を承けて、コントロー
ル用レジスタ３６に書かれた転送元の装置、転送先の装
置、データ幅、転送回数の情報を認識し、信号線９５を
介してカウンタ３５を起動させ、転送動作にはいる。中
央処理装置４は転送データの送受には関わっていないの
で、転送要求解釈部３４は、転送動作に入ってすぐにＳ
Ｂｕｓコントロール信号９ｂに転送終了の応答情報を出
力し、中央処理装置４を応答情報を待機する状態から解
放する。この周辺装置間の転送動作中は、３２ビットデ
ータバス７はデータ経路切換手段１８と切り放し状態に
あるので、中央処理装置４は３２ビットデータバス７を
用いて自由な動作を行うことが出来る。ただし、このグ
ラフィクスボード２上の周辺装置間のデータ転送が終了
または停止するまでは、中央処理装置４が次のデータ転
送要求を転送制御手段２８に伝えても、中央処理装置４
は待機させられ、待機時間が決められた上限値を越える
場合は、ＳＢｕｓコントロール信号９ｂに転送不能の応
答情報が出力され、要求は受理されない。

【００４０】さて、転送動作に入ってすぐに、転送要求
解釈部３４から信号線９４を介してパルスジェネレータ
３７に、周辺装置１９から周辺装置２０に８ビットデー
タを転送することが伝えられ、パルスジェネレータ３７
はカウンタ３５からもらう転送動作中の時間情報をみて
必要な時刻に周辺装置１９および２０の制御線とデータ
経路切換手段の制御線２９を変化させる。すなわち、ま
ず周辺装置１９が８ビットデータを出力するように周辺
装置１９の制御信号を制御する。これによって転送され
る８ビットデータが８ビットデータバス１４に出力され
る。同時に、データ経路切換手段の制御線２９を図５ま
たは図６の項目（ｋ）に示した論理値にする。これによ
ってデータ経路切換手段１８は図４（ｋ）に示す転送路
を形成し、８ビットデータバス１４の８ビットのデータ
は８ビットデータバス１５に出力される。８ビットデー
タバス１５が安定したところで、周辺装置２０に８ビッ
トデータが書き込まれるように周辺装置２０の制御線が
制御される。周辺装置２０のデータの取り込みが完了し
たところで、次の転送要求がないとすれば、周辺装置２
２の８ビットデータバス１７へのデータ出力を終了させ
両者を切り放し状態とし、データ経路切換手段２９の制
御線を図５または図６の項目（ｗ）に示す論理値にし
て、グラフィクスボード２を待機状態にする。

【００４１】(4)次に中央処理装置４が、８ビットの周
辺装置２１に１６ビットのデータを転送する場合を図７
を用いて説明する。図７は中央処理装置４が１６ビット
データを８ビットの周辺装置２１に転送する場合のデー
タの流れを順に示した図である。なお図７の構成要素に
ついて、図１と同一箇所には同一符号を付した。この転
送ではデータの直並列変換を行うために８ビット入出力
のレジスタ２４および２５を用いる。中央処理装置４か
ら見て周辺装置２１はＳＢｕｓアドレス空間の１デバイ
スとして見える。まず中央処理装置からの転送要求が転
送制御手段２８に伝えられる。このとき２８ビットアド
レスバス６は周辺装置２１に割り当てられた値を示して
いる。また３２ビットデータバス７の部分である２つの
８ビットデータバス１０および１１には、転送する１６
ビットのデータが中央処理装置４から出力されている。
ここで、グラフィクスボード２は転送要求の待機状態で
あったとする。転送要求解釈部３４は、ＳＢｕｓコント
ロール信号９ａおよび２８ビットアドレスバス６の情報
に基づき、周辺装置２１に３２ビットデータバス７の部
分である２つの８ビットデータバス１０および１１にあ
る１６ビットのデータを転送することを認識する。転送
要求解釈部３４は信号線９５を介してカウンタ３５を起
動させ、転送動作にはいる。転送要求解釈部３４からパ
ルスジェネレータ３７に、信号線９４を介して周辺装置
２１に３２ビットデータバス７の部分である２つの８ビ
ットデータバス１０および１１にある１６ビットのデー
タを転送することが伝えられる。

【００４２】パルスジェネレータ３７はカウンタ３５か
らもらう転送動作中の時間情報をみて必要な時刻に、周
辺装置２１の制御線および、８ビット入出力のレジスタ
２４および２５の制御線３１、およびデータ経路切換手
段の制御線２９を変化させる。すなわち、まずデータ経
路切換手段の制御線２９を図５または図６の項目（ａ）
に示した論理値にする。これによってデータ経路切換手
段１８は図４（ａ）に示す転送路を形成する。図７
（ａ）のように、３２ビットデータバス７の部分である
２つの８ビットデータバス１０および１１にある１６ビ
ットのデータは、３２ビットデータバス８の部分である
２つの８ビットデータバス１４および１５に転送され、
８ビットデータバス１４および１５が安定したところ
で、８ビット入出力のレジスタ２４および２５にあわせ
て１６ビットのデータが書き込まれるように８ビット入
出力のレジスタ２４および２５の制御線３１が制御され
る。８ビット入出力のレジスタ２４および２５のデータ
の取り込みが完了したところで、転送要求解釈部３４
は、ＳＢｕｓコントロール信号９に転送終了の応答情報
を出力し、中央処理装置４を応答情報の待機状態から解
放する。ただし、この転送動作は完了しておらず、動作
が続行される。続いてデータ経路切換手段の制御線２９
を図５または図６の項目（ｍ）に示した論理値にする。
これによってデータ経路切換手段１８は図４（ｍ）に示
す転送路を形成する。同時に８ビット入出力のレジスタ
２４のデータを出力するよう制御線３１を制御する。図
７（ｂ）のように、８ビットデータバス１４に出力され
たデータはデータ経路切換手段１８の形成した図４
（ｍ）に示す転送路によって８ビットデータバス１６に
転送され、８ビットデータバス１６が安定したところ
で、周辺装置２１に８ビットデータが書き込まれるよう
に周辺装置２１の制御線が制御される。周辺装置２１の
データの取り込みが完了したところで、データ経路切換
手段の制御線２９を図５または図６の項目（ｑ）に示し
た論理値にする。これによってデータ経路切換手段１８
は図４（ｑ）に示す転送路を形成する。同時に８ビット
入出力のレジスタ２５のデータを出力するよう制御線３
１を制御する。図７（ｃ）のように、８ビットデータバ
ス１５に出力されたデータはデータ経路切換手段１８の
形成した図４（ｑ）に示す転送路によって８ビットデー
タバス１６に転送され、８ビットデータバス１６が安定
したところで、周辺装置２１に８ビットデータが書き込
まれるように周辺装置２１の制御線が制御される。この
ようにして１６ビットのデータは８ビットずつ２回に分
けて転送される。次の転送要求がないとすれば、転送要
求解釈部３４は周辺装置２２の８ビットデータバス１７
へのデータ出力を終了させ両者を切り放し状態とし、デ
ータ経路切換手段２９の制御線を図５または図６の項目
（ｗ）に示す論理値にして、グラフィクスボード２を待
機状態にする。

【００４３】本実施例による図１の情報処理装置と、従
来例による図８の情報処理装置を比較する。まず、デー
タバス最大接続数を比較する。従来例の情報処理装置で
はデータバス最大接続数は８ビットデータバス６８に接
続される装置の数で７である。これに比べて実施例の場
合は、データ経路切換手段に図３（ａ）の構成を用いた
場合、データバス最大接続数は８ビットデータバス１５
に接続される装置の数で６である。さらにこれらの装置
に８ビットの周辺装置を追加していく場合、従来例の情
報処理装置では８ビットデータバス６８以外に追加する
ことが出来ないので、８ビットの周辺装置を１つ追加す
るごとにデータバス最大接続数は１増える。実施例の装
置は、あと２つ８ビットの周辺装置を増やしても８ビッ
トデータバス１４および１７に接続すればデータバス最
大接続数は６のままであり、以後１つ以上４つまでふや
すごとに１増える。データバス最大接続数を式で表す。
８ビット周辺装置の数をｐ、１６ビット周辺装置の数を
ｈ、３２ビット周辺装置の数をｑ、ただし、ｐ＞０かつ
ｈ＞０かつｑ＞０とすると、従来例の情報処理装置では
データバス最大接続数は（ｐ＋ｈ＋２）であり、実施例
の情報処理装置では（［ｐ／４］＋ｑ＋４）である。た
だし、［ｘ］はｘより小さくない最小の整数とする。こ
のように、本実施例の情報処理装置は従来例の情報処理
装置に比べて、８ビット入出力の周辺装置を追加する場
合のデータバス最大接続数の増加が小さく、データバス
駆動部の電気的負担が少なくてすむ。

【００４４】次に、中央処理装置が１６ビットや３２ビ
ットのデータを８ビットの周辺装置に転送する場合のマ
シンサイクル数について考える。従来例の情報処理装置
では、８ビットを越える大きさのデータは、中央処理装
置がデータを分割して１度に８ビット以下のデータを分
割しただけ転送してやる必要があった。たとえば、１６
ビットデータでは２回の８ビットデータ転送を、３２ビ
ットデータでは４回の８ビットデータ転送を中央処理装
置が行わなければならない。実施例の情報処理装置で
は、３２ビットまでのデータならば、分割せずに８ビッ
トのレジスタ２４〜２７に一度に転送してしまい、レジ
スタ２４〜２７から転送先の８ビット周辺装置への転送
は転送制御手段２８が行うので、中央処理装置の関与す
る転送は１回のみであり、マシンサイクルが少なくて済
む。

【００４５】以上の様に本実施例の図１の情報処理装置
は、第１の３２ビットデータバス８と、第１の３２ビッ
トデータバス８を最上位から第１から第４までの４個の
第１群の８ビットデータバス１４〜１７に分け、第１群
の８ビットデータバスに１つずつそれぞれ接続された４
個の８ビット入出力の周辺装置１９〜２２と、第２の３
２ビットデータバス７と、第２の３２ビットデータバス
７を最上位から第５から第８までの４個の第２群の８ビ
ットデータバス１０〜１３に分け、第２の３２ビットデ
ータバスに接続される３２ビット入出力の中央処理装置
４と、第１及び第２の３２ビットデータバスの間に介在
して接続され、中央処理装置４及び複数の周辺装置のう
ち任意の２つの装置間の転送路を形成するデータ経路切
換手段１８と、中央処理装置４からのデータ転送要求に
応じて制御信号を発生させ転送にかかわる周辺装置およ
びデータ経路切換手段１８に制御信号を送る転送制御手
段２８とを備えることによって、８ビット周辺装置間の
中央処理装置を介さないデータ転送の機能を保持したま
ま、８ビット周辺装置を第１群の８ビットデータバスに
分散して接続でき、データバス駆動部の電気的負担の最
大値を軽減できる。

【００４６】さらに、第１群の８ビットデータバス１４
〜１７それぞれに８ビットのレジスタ２４〜２７を接続
した構成を有することによって、中央処理装置４が８ビ
ットを超えて３２ビットまでのデータを８ビット入出力
の周辺装置との間で転送する場合に中央処理装置４のデ
ータ転送動作が１回で済み、中央処理装置のマシンサイ
クル数が少なくて済む。

【００４７】

【発明の効果】以上のように本発明は、ｍビット周辺装
置を第１群のｍビットデータバスに分散して接続でき、
データバス駆動部の電気的負担の最大値を軽減できる。
また、第１群のｍビットデータバスの異なる２つに接続
しているｍビット入出力の周辺装置の間のデータ転送を
行う場合、データ経路切換手段によってｍビットデータ
バスの間を接続することによって行うことが出来る。具
体的には、ｍビットデータバスの間を接続する１個以上
のｍビットバストランシーバを介して、異なる２個以上
のｍビットデータバスに接続された複数のｍビット入出
力の周辺装置が相互に接続された構成により、データバ
スを駆動する装置の駆動部の電気的負荷を軽減すること
ができる優れた情報処理装置を実現できるものである。

【００４８】さらにｋ組のｍビットデータバスそれぞれ
にｍビットのレジスタを接続することにより、中央処理
装置がｍビットより大きいデータをｍビット入出力の周
辺装置と送受する場合、中央処理装置においては分割せ
ず１回の転送ですみマシンサイクルが少なくてすむとい
う効果が得られる。

【図面の簡単な説明】

【図１】本発明の実施例における情報処理装置のブロッ
ク図

【図２】本発明の実施例における転送制御手段のブロッ
ク図

【図３】（ａ）は本発明の実施例におけるデータ経路切
換手段の第１の例の構成の例のブロック図（ｂ）は本発明の実施例におけるデータ経路切換手段の
第２の例の構成のブロック図

【図４】本発明の実施例におけるデータ経路切り換え手
段の形成する転送路の全ての場合を示す図

【図５】本発明の実施例におけるデータ経路切換手段の
第１の例に与える制御信号の論理値を示す真理値表を表
す図

【図６】本発明の実施例におけるデータ経路切換手段の
第２の例に与える制御信号の論理値を示す真理値表を表
す図

【図７】本発明の実施例における中央処理装置が１６ビ
ットデータを８ビットの周辺装置に転送する場合のデー
タの流れを順に示した図

【図８】従来の情報処理装置のブロック図

【図９】従来の８ビットバストランシーバのブロック図

【符号の説明】

１ワークステーション型コンピュータ４中央処理装置７,８３２ビットデータバス１０〜１７８ビットデータバス１８データ経路切換手段１９〜２２８ビット入出力の周辺装置２４〜２７８ビット入出力のレジスタ２８転送制御手段２９データ経路切換手段の制御信号線３０周辺装置の制御信号線３１８ビット入出力のレジスタの制御信号線

Claims

【特許請求の範囲】

【請求項１】ｋは２以上の整数、ｍは自然数である第１
の（ｋ×ｍ）ビットデータバスと、前記第１の（ｋ×ｍ）ビットデータバスを最上位から第
１から第ｋまでのｋ個の第１群のｍビットデータバスに
分け、前記第１群のｍビットデータバスのうち２つ以上
のｍビットデータバスにそれぞれ少なくとも１つ接続す
る複数のｍビット入出力の周辺装置と、第２の（ｋ×ｍ）ビットデータバスと、前記第２の（ｋ×ｍ）ビットデータバスを最上位から第
（ｋ＋１）から第（２ｋ）までのｋ個の第２群のｍビッ
トデータバスに分け、前記第２の（ｋ×ｍ）ビットデー
タバスに接続される（ｋ×ｍ）ビット入出力の中央処理
装置と、前記第１および前記第２の（ｋ×ｍ）ビットデータバス
の間に介在して接続され、前記中央処理装置及び複数の
周辺装置のうち任意の２つの装置間の転送路を形成する
データ経路切換手段と、前記中央処理装置からのデータ転送要求に応じて制御信
号を発生させ転送にかかわる周辺装置および前記データ
経路切換手段に制御信号を送る転送制御手段とを備えた
情報処理装置。
【請求項２】請求項１記載の第１の（ｋ×ｍ）ビットデ
ータバスに接続する（ｋ×ｍ）ビット入出力の周辺装置
を有した情報処理装置。
【請求項３】請求項１記載のデータ経路切換手段は、デ
ータ転送要求に応じて、データ転送要求によって前記第
１群のｍビットデータバスのなかから選ばれた２つのｍ
ビットデータバスの間にｍビットデータの転送路を形成
する、あるいは、データ転送要求によって前記第１群の
ｍビットデータバスのなかから１つ選ばれたｍビットデ
ータバスと前記第（ｋ＋１）のｍビットデータバスの間
にｍビットデータの転送路を形成する情報処理装置。
【請求項４】請求項２記載のデータ経路切換手段は、デ
ータ転送要求に応じて、データ転送要求によって前記第
１群のｍビットデータバスのなかから選ばれた２つのｍ
ビットデータバスの間にｍビットデータの転送路を形成
する、あるいは、データ転送要求によって前記第１群の
ｍビットデータバスのなかから１つ選ばれたｍビットデ
ータバスと前記第（ｋ＋１）のｍビットデータバスの間
にｍビットデータの転送路を形成する、あるいは、前記
第１および前記第２の（ｋ×ｍ）ビットデータバスの間
に（ｋ×ｍ）ビットデータの転送路を形成する情報処理
装置。
【請求項５】請求項１,２記載の第１群のｍビットデー
タバスにｍビットのレジスタを接続した情報処理装置。
【請求項６】請求項１,２記載のデータ経路切換手段と
して、第１群のｍビットデータバスの間を接続する第１
群のｍビットバストランシーバと、前記第１群のｍビッ
トデータバスと第２群のｍビットデータバスをそれぞれ
対応するｍビット位置同士で接続する第２群のｍビット
バストランシーバを備えた情報処理装置。
【請求項７】請求項６記載の第１群のｍビットデータバ
スにｍビットのレジスタを接続した情報処理装置。
【請求項８】請求項１,２記載のデータ経路切換手段と
して、第１群のｍビットデータバスと第１群のｍビット
バストランシーバを介して接続された第（２ｋ＋１）の
ｍビットデータバスと、前記第１群のｍビットデータバ
スと第２群のｍビットデータバスをそれぞれ対応するｍ
ビット位置同士で接続する第２群のｍビットバストラン
シーバを備えた情報処理装置。
【請求項９】請求項８記載の第１群のｍビットデータバ
スにｍビットのレジスタを接続した情報処理装置。
【請求項１０】請求項１から９の何れかに記載のｋが４
でｍが８である情報処理装置。