DE2821110A1

DE2821110A1 - Datenspeichereinrichtung

Info

Publication number: DE2821110A1
Application number: DE19782821110
Authority: DE
Inventors: Edward Babb
Original assignee: Fujitsu Services Ltd
Current assignee: Fujitsu Services Ltd
Priority date: 1977-05-25
Filing date: 1978-05-13
Publication date: 1978-12-07
Also published as: ZA782651B; AU3641478A; JPS53145530A; FR2392469B1; DE2821110C2; US4183464A; JPS6141028B2; FR2392469A1; GB1564563A; AU514957B2

Description

Dipl.-lng. A.Wasmeier PATENTANWÄLTE
β

Dipl.-lng. H. Graf

Patentanwälte Postfach 382 8400 Regensburg

Deutsches Patentamt

8000 München 2 D-8400 REGENSBURG GREFLINGER STRASSE 7 Telefon (0941) 54753 Telegramm Begpatent Rgb. Telex 6 5709 repat d

Ihr Zeichen Your Ref.

Ihre Nachricht Your Letter Unser Zeichen Our Ref.

I/p 9451

Tag Date

12- Μ-ϊΐ 1978 w/ma

Anmelder:

INTERNATIONAL COMPUTERS LIMITED,

ICL House, Putney, London SW15 ISW", England

Titel:

Datenspeiehereinrichtung

Erfinder:

Edward Babb

Angotts Mead, Old Stevenage, Herts, SGl 2NJ, England

Priorität:

Britische Patentanmeldung 2197 3/77 vom 25. Mai 1977

809849/0665

Konten: Bayerische Vereinsbank (BLZ 750 20073) 5 839 . Postscheck München 89369-801 Gerichtsstand Regensburg

Bei der Datenverarbeitung ist es häufig erforderlich, einen Satz von Datenwerten zu speichern und zu einem späteren Zeitpunkt zu prüfen, ob ein gegebener Wert Teil des gespeicherten Satzes von Werten ist. Die einfachste Methode, um dies zuermitteln, besteht darin, die Datenwerte in einem Speicher mit direktem Zugriff zu speichern. Dies hat jedoch den Nachteil, daß der ganze Speicher durchsucht werden muß, um festzustellen, ob ein bestimmter Datenwert in ihm gespeichert ist. Eine derartige Methode kann sehr zeitaufwendig sein. Die Datenwerte können auch in einem inhaltsadressierbaren Speicher gespeichert sein, wobei alle gespeicherten Datenwerte sehr rasch mit dem gegebenen Datenwert verglichen werden können. Inhaltsadressierbare Speicher sind jedoch sehr teuer im Vergleich zu normalen Speichern mit direktem Zugriff.

Eine weitere Methode zur Speicherung von Datenwerten ist die Kontrollcodiertechnxk, die beispielsweise in einem Aufsatz von Burton H. Bloom in Communications of the ACM, Band 13, Nr. 7, Juli 1970 Seiten 422-426 beschrieben ist. Insbesondere wird unter "Method 2" auf Seite 423 dieses Aufsatzes ausgeführt, daß jeder Datenwert in einer Vielzahl von unterschiedlichen Arten zur Erzeugung einer Vielzahl unterschiedlicher Bitadressen kontrollcodiert ist. Diese Adressen werden nacheinander zum Adressieren einer Kontrollfläche verwendet, die' eine Anzahl von individuell adressierbaren Bits enthält, und jedes so adressierte Bit wird auf "1" gesetzt. Um zu prüfen, ob ein gegebener Datenwert gespeichert worden ist, wird dieser Wert in der gleichen Weise kontrollcodiert, und die Kontrollfläche wird wie vorher adressiert.

Wenn alle adressierten Bits gleich "1" sind, wird angenommen, daß der gegebene Datenwert gespeichert ist. DE-PS ....

(OS 25 21 436) beschreibt eine weitere derartige kontrollcodierende Speicheranordnung, bei der anstelle einer einzigen Kontrollfläche eine Vielzahl von getrennten Flächen verwendet werden.

809849/066S £

Derartige kontrollcodierende Speichereinrichtungen können eine raschere Ansprechzeit ergeben als ein einfacher Speicher mit direktem Zugriff, ohne daß sie ebenso teuer sind wie ein inhaltsadressierbarer Speicher. Eine Eigenschaft einer Speichereinrichtung dieser Art besteht jedoch darin, daß sie eine Anzahl von fehlerhaften Ausgängen erzeugen kann, d.h., daß die Ausgänge gelegentlich anzeigen können, daß ein gegebener Datenwert gespeichert worden ist, wenn dies tatsächlich nicht der Fall war. Wie in dem vorstehend genannten Aufsatz .'.angegeben, ist in manchen Anwendungsfällen gegen solche fehlerhaften Ausgänge nichts einzuwenden, vorausgesetzt, daß sie nicht zu häufig auftreten, und jede dadurch bedingte Unzweckmäßigkeit wird durch die Einsparung an Kosten und/oder Antwortzeit ausgeglichen.

Trotzdem kann es erwünscht sein, die Anzahl von fehlerhaften Ausgängen zu reduzieren, und es ist Aufgabe vorliegender Erfindung, eine Einrichtung vorzuschlagen, mit der die fehlerhaften Ausgänge reduziert werden können.

Gemäß der Erfindung wird bei einer Datenspeichereinrichtung mit einer kontrollcodierenden Speicheranordnung, die Darstellungen ausgewählter Teile einer Folge von Datenwerten speichert und in Abhängigkeit von einem gegebenen Datenwert ein Ausgangssignal erzeugt, das angibt, ob eine Darstellung dieses gegebenen Wertes gespeichert worden ist oder nicht, wobei einige der Ausgangssignale fehlerhaft sein können, vorgeschlagen, daß eine Einrichtung die Ausgänge aus der Speicheranordnung prüft, um die fehlerhaften Ausgänge anzuzeigen, daß ein weiterer Speicher vorgesehen ist, der die Darstellungen der Datenwerte speichert, welche die von der Prüfeinrichtung angezeigten fehlerhaften Ausgänge erzeugen, und daß eine Einrichtung die Ausgänge aus der Speicheranordnung unterdrückt, die als fehlerhaft durch den Ausgang des weiteren Speichers angezeigt werden.

809849/0665

Nachstehend wird die Erfindung in Verbindung mit der Zeichnung anhand eines Ausführungsbeispieles erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild der erfindungsgemäßen Einrichtung,

und
Fig. 2 einen der Kontrollkreise nach Fig. 1 in detaillierterer Darstellung.

Die Einrichtung nach Fig. 1 nimmt eine Folge von Datenwerten mit 24 Bits über einen Eingangsdatenpfad 17 auf und speichert ausgewählte dieser Werte. Die ausgewählten Werte werden dadurch angezeigt, daß einer Steuereingangsleitung 11 ein Auswählsignal aufgegeben wird.

(hash coding) Die Einrichtung weist erste und zweite kontrollcodierende /

Speicheranordnungen 12 und 13 auf. Die Speicheranordnung 12 enthält drei Kontrollkreise 14, die den Eingangsdatenwert auf dreierlei verschiedene Weise kontro11codieren, um drei Kontrol adressen mit 12 Bits zu erzeugen. Diese Kontrolladressen werden den Adresseneingängen dreier Speicher 15 mit direktem Zugriff aufgegeben, von denen jeder 4096 individuell adressierj bare Bitstellen enthält. Eine binäre "1" kann in die adressier ! te Bitstelle eines jeden Speichers 15 dadurch eingeschrieben werden, daß einer Steuerleitung 16, die mit den Schreibsteuereingängen aller drei Speicher 15 verbunden ist, eine "1" aufgegeben wird. Dies bewirkt, daß die Speicher ein Bitschema speichern, das den Eingangsdatenwert darstellt. Die Ausgänge der drei Speicher 15 werden einem UND-Glied 17 zugeführt, das einen "!"-Ausgang erzeugt, wenn die adressierte Bitstelle in jedem Speicher eine "1" enthält. Der Ausgang aus dem UND-Glied 17 ergibt eine Anzeige, daß der Datenwert, der gerade dem Eingangsdatenpfad 10 aufgegeben wird, einer der vorher ausgewählten Werte ist. Wie bereits erwähnt, sind einige der Ausgangssignale aus dem UND-Glied 17 fehlerhaft.

Fig. 2 zeigt einen der Kontrollkreise 14 in detaillierter Darstellung. Der Eingangsdaten wert wird zwei zyklischen

809849/0665

Schieberegistern 18, 19 aufgegeben, von denen jedes so ausgelegt ist, daß es den Wert um eine vorbestimmte Anzahl von Binärplätzen nach rechts verschiebt (Bits, die aus dem rechten Ende des Registers herausgeschoben werden, werden in das linke Ende zurückgeführt). Die zwölf Bits geringster Wertigkeit eines jeden Schieberegisters werden dann einem Exklusiv-ODER-Glied 20 aufgegeben, das das Exklusiv-ODER-Glied eines jeden entsprechenden Paares von Bits aus den beiden Schieberegistern darstellt, um einen Ausgang mit zwölf Bits zu erzeugen, der den Kor.trolladressenausgang des Kontrollkreises darstellt. Die drei Kontrollkreise 14 sind alle identisch aufgebaut, mit der Ausnahme, daß die in den Schieberegistern 18, 19 erzeugten Verschiebungen für jeden Kreis unterschiedlich sind, derart, daß die drei Kontrolladressen statistisch unabhängig voneinander sind. Beispielsweise können in den drei Kontrollkreisen die Schieberegister 18, 19 den Datenwert um 12 und 18, 2 und 16 sowie 8 und 20 Binärplätze verschieben.

Nach Fig. 1 ist die zweite kontroll steuernde Speicheranordnung 13 ähnlich der ersten ausgebildet, mit der Ausnahme, daß die Speicher 15 mit direktem Zugriff bei dieser zweiten Anordnung nur jeweils 1024 Bits enthalten, und die Kontrolladressen, die von den Kontrollkreisen 14 erzeugt werden, haben deshalb nur eine Länge von Bits. Der Grund hierfür besteht darin, daß die zweite Anordnung nur erforderlich ist, um die Datenwerte zu speichern, die fehlerhafte Ausgänge in der ersten Anordnung erzeugen, und deshalb nicht eine so hohe Informationskapazität benötigen.

Die von den Schieberegistern 18, 19 in den Kontrollkreisen 14 der zweiten Anordnung 13 erzeugten Verschiebungen können so gewählt werden, daß sie in jedem Kontrollkreis 14 unterschiedlich und auch unterschiedlich von denen in den Kontrollkreisen der ersten Anordnung 12 sind. Beispielsweise können ,, in den drei Kontrollkreisen der zweiten Anordnung 13 die Verschiebungen 0 und .6, 10 und 20, sowie 4 und 22 Binärplätze sein.

809849/0665

/■ s ■■

Nachstehend wird beschrieben, wie die Information eingeschrieben wird. Dies geschieht in zwei Phasen (es wird angenommen, daß der Inhalt aller Speicher 15 mit direktem Zugriff zu Beginn auf Null gesetzt ist). In der ersten Phase wird eine Folge von Datenwerten dem Eingangsdatenpfad 10 aufgegeben, und für ausgewählte'Datenwerte wird eine binäre "1" auf die Steuerleitung 11 gegeben. Während dieser ersten Phase wird eine Steuerleitung 21 wirksam gemacht, so daß jedes Mal dann, wenn eine "1" auf der Leituac 11 auftritt, ein UND-Glied 22 wirksam gemacht wird, und eine "1" der Steuerleitung 16 der ersten Speicheranordnung 12 aufgegeben wird, so daß der ausgewählte Datenwert erinnert wird.

■; Während der zweiten Phase wird die Folge von Datenwerten dem 1

Eingangsdatenpfad 10 ein zweites Mal aufgegeben, und es wird

■ wiederum dann, wenn einer der ausgewählten Datenwerte auftritt ι

j eine binäre "1" der Steuerleitung 11 aufgegeben. Dieses Mal

'. wird die Steuerleitung 21 unwirksam gemacht und stattdessen ' eine weitere Steuerleitung 23 wirksam gemacht. Die Steuer- : leitung 23 ist mit einem Eingang eines UND-Gliedes 24 verbunden, dessen andere Eingänge den Ausgang der ersten Speicher- : anordnung 12 und das inverse Signal auf der Steuerleitung

■ aufnehmen. Das UND-Glied 24 wird deshalb immer dann wirksam

gemacht, wenn

a) ein Ausgangssignal durch die erste Speicheranordnung 12 erzeugt wird und gleichzeitig

b) kein Signal auf der Steuerleitung 11 vorhanden ist.

j Mit anderen Worten heißt dies, daß das UND-Glied 24 wirksam gemacht wird, wenn der Ausgang der ersten Speicheranordnung 12 fehlerhaft ist. Der Ausgang des UND-Gliedes 24 wird der Steuerleitung 16 der zweiten Speicheranordnung 13 aufgegeben und bewirkt deshalb, daß die Anordnung 13 den Datenwert auf dem Datenpfad erinnert. Somit erinnert die zweite Speicheranordnung die Datenwerte, die in fehlerhafter Weise durch die erste Speicheranordnung während der ersten Phase erinnert wurden.

809849/0665

Nachdem Informationen in die Einrichtung in der vorbeschriebenen Weise eingeschrieben worden sind, kann die Einrichtung verwendet werden, um zu prüfen, ob ein gegebener Datenwert einer der ausgewählten Werte war. Der Datenwert, der geprüft werden soll, wird dem Eingangsdatenpfad 10 aufgegeben, und es wird eine weitere Steuerleitung 25 wirksam gemacht (die Steuerleitungen 21, 23 sind unwirksam gemacht). Die Steuerleitung 25 ist mit einem Eingang eines UND-Gliedes 26 verbunden, dessen andere Eingänge den Ausgang der ersten Speicheranordnung 12 und den inversen Ausgang der zweiten Speicheranordnung 13 aufnehmen.

Das Glied 26 wird deshalb nur wirksam gemacht, wenn

a) die erste Speicheranordnung 12 anzeigt, daß der Datenwert einer der ausgewählten Datenwerte war, und

b) die zweite Speicheranordnung 13 keine Fehleranzeige erzeugt.

Daraus ergibt sich, daß die zweite Speicheranordnung 13 die fehlerhaften Ausgänge von der ersten Speicheranordnung 12 unterdrückt.

Mögliche Modifikationen

Die zweite Speicheranordnung 13 kann selbst fehlerhafte Ausgänge erzeugen und deshalb anzeigen, daß einige Ausgänge der ersten Speicheranordnung 12 fehlerhaft sind, wenn sie es tatsächlich nidt sind, d.h., sie kann einen völlig gültigen Ausgang unterdrücken. Die Anzahl solcher Fälle wird im allgemeinen außerordentlich gering sein und kann für bestimmte Anwendungsfälle annehmbar sein. Wenn dies nicht akzeptabel ist, kann eine dritte kontrollsteuernde Speicheranordnung verwendet werden, die sich an die fehlerhaften Ausgänge aus der zweiten Speicheranordnung erinnert und diese Ausgänge unterdrückt; eine dritte Eingangsphase würde dann erforderlich werden, um Informationen in diese dritte Speicheranordnung einzuschreiben.

809849/0665

Anoererseits kann durch Einschalten eines Inverters in die Steuerleitung Il die erste Speicheranordnung 12 so ausgelegt sein, daß sie sich an die nichtgewählten Datenwerte anstelle der ausgewählten Datenwerte erinnert, wobei die zweite Speicheranordnung wie vorher verwendet wird, den fehlerhaften Ausgang aus dem ersten Speicher zu erinnern. In diesem Fall wird der Ausgang des Gliedes 26 ebenfalls invertiert. Das Ergebnis ist grundsätzlich das Gleiche wie vorher. Bei dieser Modifikation hat jedoch jeder fehlerhafte Ausgang aus der zweiten Speicheranordnung 13 den Effekt, daß ein fehlerhafter Ausgang aus dem UND-Glied 26 erzeugt wird, anstatt daß ein gültiger Ausgang unterdrückt wird. Dies kann je nach der speziellen Anwendung zu bevorzugen sein.

Bei anderen Modifikationen kann eine unterschiedliche Anzahl von Speichern mit direktem Zugriff bei den Kontrollcodierspei eher ano rdnungen verwendet werden, dh., daß anstelle von drei Speichern jede Anordnung einen, zwei oder mehr als drei Speicher enthalten kann. Wenn nur ein Speicher mit direktem Zugriff verwendet wird, kann jede kontrollcodierende Anordnung ähnlich "Method 2" nach dem eingangs erwähnten Aufsatz von Burton H. Bloom ausgelegt sein. Ferner kann die Art und Weise, in aer die Codieradressen gebildet vterden, verändert werden: Beispiele für andere Methoden der Bildung einer Kontrolladresse sind beispielsweise in einem Aufsatz von Robert Morris in Communications of the ACM, Band 11, Nr. 1, Januar 1978, Seite 34 beschrieben.

Eine weitere mögliche Modifikation kann darin bestehen, daß die zweite Speicheranordnung 13 durch einen inhaltsadressierbaren Speicher ersetzt wird. Dies kann wirtschaftlich vertretbar sein, wenn die Anzahl von fehlerhaften Ausgängen dus der ersten Speicheranordnung 12 sehr klein ist.

809849/0665

Leerseite

Claims

a te η t a λ spräche

Datenspeicherelnrichtung mit einer kontrollccdierfcen
Speicheranordnung, die Darstellungen von ausgewählten
Teilen einer Folge von Datenwerten speichert unu aann

in Abhängigkeit von einem gegebenen Datenwert ein Ausgangs- :

signal erzeugt, das anzeigt, ob eine Darstellung des ge— ',

gebenen Wertes gespeichert .worden ist oder nicht, wobei j

die Anordnung so ausgelegt ist, daß einige der Ausgangs- i

signale fehlerhaft sein können, '

dadurch gekennzeichnet, daß eine Einrichtung (24) die Aus- ;

gänge aus der Speichereinrichtung (12) prüft, um die fehler- ,

haften Ausgänge anzuzeigen, daß ein weiterer Speicher (13) j

vorgesehen ist, der Darstellungen der Datenwerte speichert, i

: die die von d_^r Prüfvorrichtung (24) angezeigten ft hl er- j

ϊ haften Ausgänge erzeugen, und daß eine Einrichtung (26) j

: die Ausgänge aus der Speichereinrichtung (12) unterdrückt, ι die durch den Ausgang des v/eiteren Speichers (13) als f eh ler-' haft langezeigt werden.

' 2. Datenspeichereinrichtung nach Anspruch 1, dadurch gekenn-' zeichnet, daß der weitere Speicher (13) ebenfalls aus einer
kontrollcodierenden Speichereinrichtung besteht.

j 3. Datenspeichereinrichtung nach Anspruch 1 oder 2, dadurch

gekennzeichnet, daß die oder jede kontrollcodierende Speicher einrichtung eine Einrichtung (14) zur Kontrollcodierung eines Eingangsdatenwertes in einer Vielzahl von unterschiedlichen
Arten aufweist, um eine Vielzahl von Kontrolladressen zu
erzeugen, daß eine Vielzahl von Speichern (15) mit direktem
Zugriff vorgesehen sind, deren jeder eine Viel^zahl vron
individuell adressierbaren Bitstellen enthält und deren jedei durch j eine entsprechende der Kontrolladressen adressiert
wird, daß eine Einrichtung (16) zum Einschreiben eines vorbestimmten Binärwertes in die adressierten Bitstellen der j

809849/0665

ORfGfNAL INSPECTED

809849/0665

Speicher vorgesehen ist, und daß eine Einrichtung (17) ein j Ausgangssignal erzeugt, wenn die adressierten Bitstellen j alle cien vorbestimmten Binärwert enthalten. j