JP2007265108A - バスブリッジ - Google Patents

Abstract

【課題】本発明はインターロックバスであるブレード内バスを備えたブレード同士をスプリットバスであるブレード間バスを介して接続するためのバスブリッジに関し，ブレード内バスの無効データを含むデータをブレード間バスに転送可能とし，その逆方向のデータ転送も可能にすることを目的とする。
【解決手段】ブレード間バスにイネーブル情報伝達手段を設け，ブレード内バスのバイトイネーブル情報からブレード間バスのイネーブル情報を生成してイネーブル情報伝達手段へ出力するバイトイネーブル生成情報手段を備えたブレード間バス用変換部と，ブレード間バスのイネーブル情報伝達手段からの情報に基づいてブレード内バスのバイトイネーブル情報を生成するバイトイネーブル情報生成手段を備えたブレード内バス用変換部とを備えるよう構成する。
【選択図】図１

Description

本発明はメモリ等の複数のＩＣ回路間のバス制御をインターロック式で行うブレード内バスを備えたブレード同士がスプリット式のバス制御を行うブレード間バスを介してデータ転送を行うバスブリッジに関する。

メモリ等のＩＣを含む制御部，インタフェース部等をインターロック式のバス制御により接続を行うブレード内バスを備えた複数のブレードを備え，各ブレード間のデータ転送をブレード間バスを用いて実行する装置は，交換機等の通信装置やワークステーション等の情報処理装置の技術において採用されている。

現在の高性能な通信装置やワークステーションでは，１つの装置の中に機能分割された複数枚のブレード（ボードと呼ぶ場合もある）を搭載し，これらを組み合わせることによって性能のスケーラビリティの向上や，機能のバリエーションを増やすことを実現している。これらの装置は，共通のバス（ブレード間バス）によってブレード間を接続してブレード同士がアクセスできるようにし，ブレードが持つそれぞれの機能の連携を図るような内部構造となっている。ブレード内では，それぞれのブレードごとに内部バス（ブレード内バス）を持っており，バスブリッジ（ＬＳＩで構成）によりこれらブレード内とブレード間のバスを接続している。バスブリッジでは，ブレード内バスからブレード間バスへ，またブレード間バスからブレード内バスへの通信において，それぞれのバスプロトコルに合うようパケットのプロトコル変換を行い，ブレード間の通信を可能としている。

図８は本発明が対象とする電子装置の構成例である。図８において，５０は電子装置であり，具体的には交換機の制御装置等の通信装置や，ワークステーション等の情報処理装置として構成され，５１−１〜５１−４はブレード（またはボード），５１０はブレード内バスであり，図示省略された複数のＩＣ回路（例えば，ＣＰＵ，メモリ，インタフェース回路等）が接続され，インターロックバスによりブレード内バスのデータ転送を行う。このインターロックバスは，データのライト指示やリード要求などのバスアクセス開始から，アクセス先のデバイスからのライト完了通知やリードデータ返送などの完了応答までバスを占有する仕様であり，ＰＣＩバスなどはその代表例であり，様々な機能を持った汎用のデバイスやＬＳＩが，このバスに直接接続される。

５１１はブレード内バス５１０とブレード間バス５２の間でデータフォーマットの変換を行うバスブリッジ回路である。５２はブレード間バスであり，ブレードとブレードの間でデータを転送するためのバスであり，ブレード間バスには，アクセス開始と，それに対するアクセス先からの応答の間でバスを一時開放する仕様であるスプリットバスが使われており，ＴＯＸバス（坂村編，TRON Standard System Bus TOXBUS Ver.1.00.00.00,(社) トロン協会, 1992) 等がある。スプリットバスでは，バスを開放している間は他のブレードがバスを使用することが可能であるため，データ転送可能な帯域を効率よく取ることができる。

ブレード内バスとブレード間バスのバスプロトコル変換はバスブリッジにより行っているため，ブレード内バスに接続される汎用デバイス（ＬＳＩ）は，他のデバイスにアクセスする際，同一ブレード内であるか，他のブレードにあるデバイスであるかを意識することなしに，装置内のデバイスにアクセスすることができる。

ブレード内バス（インターロックバス）では，データをやりとりするデータバスの他に，データバスのバイトレーン（バイト（８ビット）単位のパス）ごとの有効／無効を示すバイトイネーブル信号を持っている。これを使用することにより，アドレスに連続性のないデータもパケットとして表現することが可能となるため，転送データについてはアクセスしたいデータを，メモリイメージのままバイト単位に指定して送受信することが可能となる。また，ＰＣＩバスでは，アドレスが連続した複数のアクセスを１つにまとめること，もしくは同一アドレスであり，有効バイトレーンの異なる複数のアクセスを１つにまとめることが可能であることが仕様上明記されているため，上記メモリイメージでの転送のほか，バスアクセスのタイミングにより，複数のアクセスが１つにまとまったことにより，バイトレーンに隙間のあるパケットが生成されることが起こり得る。

図９はブレード内バスのデータと有効データの関係を示す。図のＡはデータ長が４バイト（３２ビット）であり，第１バイト（データ０〜７ビット），第２バイト（データ８〜１５ビット），第３バイト（データ１６〜２３ビット），第４バイト（データ２４〜３１ビット）で構成する。ブレード内バスでは，Ａに示すデータの各バイト毎に，Ｂに示すようにバイトデータが有効（“１”）か無効（“０”）であるのかを表すビットからなるバイトイネーブル情報（この例では合計４ビット）がデータと並列に転送される。ブレード内バスにより転送元の回路からＡとＢのデータを受け取った相手側では，データＡからバイトイネーブル情報Ｂを用いてＣに示すような有効データを復元する。

図１０はバスブリッジによる連続データのフォーマット変換の例を示す。図のＡはブレード内バスのパケットフォーマットであり，ブレード内バスに接続された回路から発生し，この例は書き込みのためのアドレス，データを含むパケットであり，メモリのアドレスａ１，コマンド（ライト，リード等を設定）ａ２，データ（この例は，先頭から３バイトの有効データで構成）ａ３，バイトイネーブル情報（先頭から３ビットが“１”で４バイト目は“０”）ａ４である。このブレード内バスのパケットが図１０のＢで示すバスブリッジ（図８の５１１）に入力すると，バスブリッジでフォーマットが変換され，Ｃに示すブレード間バスのパケットフォーマットとなる。Ｃのパケットはコマンドｃ１，バイト長（先頭データからのバイト長が設定され，この例では“３”）ｃ２，アドレスｃ３，有効データｃ４とで構成され，ブレード間バスのパケットＣにはバイトイネーブル情報を含まない。この図１０の例では，バスブリッジによりブレード内バスのパケットＡからブレード間バスのパケットＣへの変換は，有効データが先頭バイトから３バイト連続しているため正常に転送することができる。なお，この例では，バスブリッジにおいてブレード間バスのパケットＣからブレード内バスのパケットＡへのフォーマット変換も可能となる。

ブレード間バス（ＴＯＸバスのようなスプリットバス）では，大半の通信プロトコルがそうであるように，アクセス先のアドレス（先頭アドレス）と，データ長のみを設定してパケットの送受信をする仕様となっているため，有効データが連続している場合には転送が可能であるが，ブレード内バスのようにメモリイメージをそのまま転送する場合など，連続しないデータは転送することができない仕様となっている。

図１１はバスブリッジによる不連続データのフォーマット変換の例を示す。図のＡ，Ｂ，Ｃはそれぞれ上記図１０と同様にそれぞれ，ブレード内バスのパケットフォーマット，バスブリッジ，ブレード間バスのパケットフォーマットを表す。この例では，ブレード内バスのパケットＡは，アドレスａ１，コマンドａ２，データａ３（この例ではが先頭から２バイト連続し，第３バイトが無効，第４バイトが有効），バイトイネーブル（“１１０１”）ａ４とで構成され，これがバスブリッジＢに入力されてフォーマット変換されるが，この場合，コマンドｃ１の次のバイト長ｃ２は先頭からの有効バイト長が２バイトであり，バイト長を“２”に設定すると，第４バイトが含まれないので，正常な転送が行えない。

このように従来のインターロックバスであるブレード内バスを備えたブレード同士がスプリットバスであるブレード間バスを介して相互にデータを転送するためのバスブリッジによると，フォーマット変換の際にブレード内バスから不連続データをブレード間バスのフォーマットに変換することはできなかった。

無効値を含むことが許されるＰＣＩバスのような第１のバスの転送データから，有効なデータのみを取り出して第２のバスに転送するブリッジ回路の例が知られている（特許文献１参照）。その特許文献１のブリッジ回路では，第１のバスの転送データから無効値の部分を判断して，第２のバスで転送可能な全ての転送サイズ毎（１バイト，２バイト，４バイト，８バイト，１６バイト，３２バイト）に独立にデータバッファに格納されたデータを，その転送サイズで分割した各データ分について無効値を含むか否かを示すフラグを生成してフラグバッファに格納し，データバッファに第２のバスの最大転送サイズ分のデータが格納されると，フラグバッファ内の中からサイズが大きい転送サイズほど優先して参照して，最大転送サイズ分のデータから無効値を含まない，より転送サイズの大きいデータ部分を優先的に順次選択して第２のバスに転送するものである。
特開平９−２１２４４９号公報

上記図８乃至図１１に示したようにブレード内バス（インターロックバス）とブレード間バス（スプリットバス）は上記に説明した仕様を備えるため，ブレード内バスを持ったブレード同士をブレード間バスで接続するシステムでは，ブレード間バスでの連続したデータしか扱えないという制限により，ブレード間バスを使用する際には，ブレード内では可能であったメモリイメージをそのまま転送することを不可とするようアクセスを制限するか，ブレード内バス全体においても連続したデータしか扱わないよう仕様を制限しなければならない。

連続したバイトレーンを使用することのできるアクセスの制限は，システムの自由度を奪うことになる。またブレード内に搭載するデバイスは多彩であり，割安で，かつ動作実績のある汎用デバイスも多く搭載しているため，ブレード内バス全体での仕様を制限することは，使用できる汎用デバイスを限定することにつながるため，開発を行う上で大きなデメリットとなる。

ブレード内バスの仕様を制限しない場合，ブレード内バスにて発生した不連続データをブレード間バスに送信する事象が生じるが，現状の仕様でこれを可能とさせるためには，ブレード間バスに送出する際，分割して複数回の転送動作を実行しなければならず，ブレード間バスの転送効率を落としたシステムとせざるを得ない。

また，上記特許文献１に紹介したブリッジ回路も，分割して転送する方法に属し，分割の際に有効データが連続する最大長のものから優先的に転送することで転送効率を上げるものであり，分割することにより複数回の転送を行う必要があり効率が低下するという問題があり，更にこのブリッジ回路は第１のバスから第２のバスへのデータ転送を行うという一方向の転送だけで，双方向の転送は想定していないという問題がある。

本発明は複数のデバイスがインターロックバスであるブレード内バスで接続されたブレード同士がスプリットバスであるブレード間バスを介して相互にデータを転送するためのバスブリッジにおいて，ブレード内バスの無効データを含むデータをブレード間バスに転送可能とし，その逆方向のデータ転送も可能にするバスブリッジを提供することを目的とする。

図１は本発明の原理構成を示す。図中，１はブレード内に設けられたバスブリッジ，１０はブレード内バス制御部，１１はブレード間バス用変換部，１１ａはブレード間バス３への各バイトのイネーブル（有効，無効）を表す情報を生成するブレード間用バイトイネーブル情報生成手段，１１ｂはバイト長生成手段，１２はブレード間バス制御部，１３はブレード内バス用変換部，１３ａはブレード間バスのイネーブル情報伝達手段（後述する３ａ）の情報をブレード内バス２のバイトイネーブル情報として生成するブレード内用バイトイネーブル情報生成手段である。また，２はブレード内バス，３はブレード間バス，３ａは新たに設けたイネーブル情報伝達手段であり，新たな信号線を設けるか，既存の制御線を時分割で使用してバイトイネーブル情報も伝送させるか，のいずれかにより実現される。なお，ブレード内バス２とブレード間バス３のデータ（制御信号を除く）のバイト幅は同じものとする。

図２はブレード内バスを使用した装置同士がブレード間バスで接続したシステム構成を示す。図中，２，３は上記図１の同じ符号の各部と同じであり，１−１，１−２はバスブリッジ，４−１，４−２はブレード内バス（インターロックバス）の仕様によりバスブリッジ１−１と接続するデバイス，５−１，５−２，５−３，５−４はブレード間バス（スプリットバス）３と接続されたブレード（接続装置ともいう）で５−１，５−２はバスブリッジ１−１，デバイス４−１とバスブリッジ１−２，デバイス４−２を内蔵したブレードであり，この説明ではブレード５−１をアクセス元，ブレード５−２をアクセス先とする。

図２のアクセス元のブレード（接続装置）５−１のデバイス４−１からアクセス先のブレード５−２にアクセスする場合，アクセス元のブレード５−１内のデバイス４−１からブレード内バス２に対して，従来のインターロックバスのフォーマットで，アドレス（先頭データのアドレス），データ（有効データ及び無効データを含む），コマンド（ライトまたはリード），及びバイトイネーブル情報を含むデータを出力すると，バスブリッジ１−１のブレード内バス制御部１０の制御でブレード間バス用変換部１１に入力される。

ブレード間バス用変換部１１ではブレード間用バイトイネーブル情報生成手段１１ａでブレード間バス用のバイトイネーブル信号を生成し，バイト長生成手段１１ｂで受け取ったデータ長（無効データを含むバイト数）を検出して，「バイト長」の信号を生成し，その他のブレード内バス２からのアドレス，データ，コマンド等はそのままブレード間バス用のデータとする。なお，「バイト長」は，後述の図４に示すirdy信号とtrdy信号の長さにより得ることができる。具体的には，irdy信号とtrdy信号がともにアサートされた状態でクロックが立ち上がると，そこで１ワード（４バイト）とカウントする。

ブレード間バス用変換部１１で変換が行われると，ブレード間バス制御部１２の制御によりブレード間バス３へ変換されたデータが出力される。この時，ブレード間用バイトイネーブル情報生成手段１１ａで生成したバイトイネーブル情報は，図１のイネーブル情報伝達手段３ａを介してブレード５−２のバスブリッジ１に入力されている。

アクセス先のブレード５−２（図２）のバスブリッジ１−２では，上記のアクセス元のブレード５−１のバスブリッジ１−１からブレード間バス３（イネーブル情報伝達手段３ａを含む）に出力されたデータがバスブリッジ１−２へ入力され，ブレード間バス制御部１２の制御でブレード内バス用変換部１３で，コマンド，バイト長，アドレス，データとイネーブル情報伝達手段３ａからのバイトイネーブル情報を受け取る。この時，コマンド，アドレスは内容を変えることなく，バイトイネーブル情報はブレード内用バイトイネーブル情報生成手段１３ａによりブレード内バス２のバイトイネーブル情報の形式に変換され，また，ブレード間バス３からのデータは，ブレード間バス３に含まれたバイト長で指定されたバイト長のデータが選択される。ブレード内バス用変換部１３の変換により生成された結果は，ブレード内バス制御部１０の制御によりブレード内バス２に出力され，アクセス先のブレード５−２のデバイス４−２に供給されて，コマンドに従ってライト，リード等の処理が行われる。なお，アクセス先のブレード５−２における処理の結果として得られたデータ（例えば，リードコマンドにより得られた読み出しデータ）は，ブレード５−２からブレード５−１に対してブレード間バス３を介して上記したのと逆のルート（ブレード５−２のバスブリッジ１−２，ブレード間バス３，ブレード５−１のバスブリッジ１−１）を通って転送することかできる。

ブレード間バスにバイトイネーブル情報伝達用の信号線を追加した場合，従来のバスブリッジ（上記図８のバスブリッジ回路５１１）と本発明によるバスブリッジを混載した場合，従来のバスブリッジではバイトイネーブルの情報を送信しないので，バイトイネーブル情報の信号線が故障した場合，故障であるのか従来のバスブリッジからの送信であるのか見分けがつかなくなる。この対策として，バスブリッジにおいて，バイトイネーブル情報を送信できる他の装置のアドレスを登録するレジスタを持つことにより，送受信の相手先のバスブリッジが従来型か本発明によるものかを認識することにより，バイトイネーブル情報を受信できなかった場合に，それが故障による誤った情報であるか判断できるようにする。

また従来型の送信か故障かを見分ける別の手段として，バスブリッジにおいて，バイトイネーブル情報にて無効バイトレーンに指定されたバイトレーンについては意図的にパリティエラー情報を送信する方法が考えられる。これによりバイトイネーブル情報が故障した場合や，受信先がバイトイネーブル情報を受け取れない従来型であった場合には，受信側でパリティエラーを検出するため，誤ったデータを受信させないようにすることが可能となる。

また他のバイトイネーブル情報を付加する手段として，パケットフォーマットにバイトイネーブルのマッピング情報を付加する方法が考えられるが，その方法によれば，バスブリッジの部品交換のみで従来方式からの移行が可能となる。

本発明によれば，ブレード間バスで使用することができなかった無効バイトレーンを含んだデータの転送が，ブレード間バスを越えた先まで可能となるため，ブレード内のみで可能であったメモリアドレスを意識した，メモリイメージでの転送がブレード間でも可能となり，ブレード間での通信を，よりダイレクトに効率よく行うことができるようになる。

また不連続なデータの場合ブレード間バスではデータを分割して送出する方法と比べても，ブレード間バスの帯域を大きく使えるため，ブレード間バスの転送効率を向上させることができる。

図３はバスブリッジの実施例の構成である。図３において，１，２，３は上記図１の同一符号の各部と同じであり，１はバスブリッジ，２はブレード内バス，３はブレード間バスであり，３０はバイトイネーブル情報信号線（図１のイネーブル情報伝達手段３ａに対応）である。また，バスブリッジ１内の１０はブレード内バス制御部であり，ブレード内バス２の各制御信号をバスプロトコルに基づいて制御し，他装置との信号のやりとりを行ったり，バッファ１１１，バッファ１３３の読み取り，書き込みを制御する。１１０〜１１４は図１のブレード間バス用変換部１１に対応し，１１０はブレード内バス受信部，１１１はバッファ，１１２はブレード間用バイトイネーブル情報生成部（図１のブレード間用バイトイネーブル情報生成手段１１ａに対応），１１３はバイト長生成部（図１のバイト長生成手段１１ｂに対応），１１４はブレード間バス送信部，１１５はデータ送信後に送信先装置から送られるステータス情報を受信し，ブレード間バス制御部１２に通知するステータス受信部である。１２はブレード間バス制御部であり，ブレード間バスの制御信号を制御し，他装置との信号のやりとりを行ったり，バッファ１１１，バッファ１３３の読み取り，書き込みを制御する。１３０〜１３４は図１のブレード内バス用変換部１３に対応，１３０はデータ受信後にその受信状態に基づき，送信元装置に対してステータス情報を送るステータス送信部，１３１はブレード間バス受信部，１３２はブレード内用バイトイネーブル情報生成部（図１のブレード内用バイトイネーブル情報生成手段１３ａに対応），１３３はバッファ，１３４はブレード内バス送信部である。

図４はブレード内バスからブレード間バスへのライトアクセス時のタイムチャートである。

図４は，図３のブレード内バス２がＰＣＩバス（インターロックバス），ブレード間バス３がＴＯＸバス（スプリットバス）として，アクセス元装置（図２の５−１）のデバイス４−１からアクセス先装置（図２の５−２）にライトアクセスを行った場合のバスブリッジ（図２の４−１）におけるタイムチャートを示す。この実施例では，バイトイネーブル情報を付加する手段としてバイトイネーブル情報信号線３０を使用し，このバイトイネーブル情報信号線３０にバイトイネーブル情報信号ｓｂｅが出力される。

図４の(1) に示すようにクロック（ＣＬＫ）信号の発生に対し，アクセス元装置（図２の５−１）のブレード内バスでは図４の(2) 〜(7) の各信号線に出力が発生し，図４の(2) のようにフレーム内バスのフレーム信号（frame)がクロック２のタイミングでアサートされるとアクセスが開始する。クロック２のタイミングにブレード内バスの(4) で示すＡ／Ｄ（アドレス／データ）の信号線に最初にアドレス（add)が出力され，その後のクロック３のタイミングでデータ(data)が出力される。また，ブレード内バスの図４の(5) に示すｃ／ｂｅ（コマンド(comand)／バイトイネーブル(byte enable))の信号線にクロック２のタイミングでコマンドを出力し，クロック３のタイミングでデータ上の有効バイトに対応する有効ビットを表示してデータを送出する。

バスブリッジでは，図４の(6) に示すデバイス選択（devsel:device select) の信号線の信号が立下がることで，アクセス先装置（図２の５−２）宛のアクセスとして認識される。図４の(7) は相手側でデータを受け付けたことを表す送信レディ（trdy）の信号線であり，転送完了のタイミングで出力が発生する。

上記図４の(1) 〜(7) の信号が図３のバスブリッジに入力するとブレード内バス制御部１０の制御によりブレード内バス受信部１１０で各信号が受信されてバッファ１１１に格納される。バッファ１１１の各信号はブレード間バス制御部１２の制御により読み出され，その中のバイトイネーブル情報（図４の(5))はブレード間用バイトイネーブル情報生成部１１２に供給され，ブレード間用バイトイネーブル情報が生成され，コマンド，アドレス，データ（バイト長は図４では図示省略されているが，ブレード間バス３のコマンド信号に含まれて転送される）等の各信号が発生し，ブレード間バス送信部１１４からブレード間バス３及びバイトイネーブル情報信号線３０へ図４の(8) 〜(13)に示すように各信号が出力される。

この各信号の動作タイミングについて説明すると，バスブリッジは，図４の(8) のバススタート（sbs)の信号がクロック６のタイミングで発生してアクセス先装置（図２の５−２）宛のアクセスを開始する。この時，図４の(9) のブロック転送モード通知の信号(sbk）も発生し，この信号はバスサイクルが２サイクル以上あることを表す。更に，同じタイミングで図４の(10)のコマンド／アドレス及びデータ（scad:comand/address data：コマンド／アドレス及びデータ）の信号線によりコマンド（バイト長情報を含む），アドレスが発生し，その後のタイミングでデータがアクセス先装置に対して通知される。

また，コマンド／アドレスの信号の発生に同期して，上記したブレード間用バイトイネーブル情報生成部（図３の１１２）で図４の(11)に示すブレード間バイトイネーブル(sbe) の信号が出力される。これによりデータ出力（図４の(10)のscad）のどのバイトレーンが有効であるかの情報が同時に通知される。なお，図４の(12)の信号(sst) はステータス(status)信号であり，(13)の信号(sstvld)はステータス信号の有効なタイミングを表す。

図４のブレード間バスの(8) 〜(13)の各信号に示すアクセスを受け付けるアクセス先装置（図２の５−２）のバスブリッジ（図２の１−２）のブレード内バス２では，図４の(14)〜(19)に示す各信号が発生する。

バスブリッジでこのアクセスを受け取ると，クロック１１（図４の(1) 参照）のタイミングで図４の(14)のフレーム(frame) をアサートして，ブレード内バス２に接続されたアクセス先のデバイス（図２の４−２）に向けてアクセスを開始する。同じタイミングで，図４の(16)に示すＡ／Ｄ（アドレス／データ）線にアドレス，次のサイクルではデータが出力される。またブレード間バス受信部（図３の１３１）で，ブレード間バスのバイトイネーブル情報信号線（図３の３０）から受け取った信号から，ブレード内用バイトイネーブル情報生成部（図３の１３２）でバイトイネーブル情報が生成される。このバイトイネーブル情報は図４の(17)に示すようにブレード内バス２のコマンド/ バイトイネーブル(c/be)の信号線にコマンドの出力の次のタイミングで出力される。なお，コマンド及びバイトイネーブルの信号はブレード間バス受信部（図３の１３１）でブレード間バス３とバイトイネーブル情報信号線（図３の３０）から受け取った信号に基づいて，ブレード内用バイトイネーブル情報生成部（図３の１３２）で生成され，ブレード間バス制御部１２の制御によりバッファ１３３に格納された後，ブレード内バス制御部１０の制御によりブレード内バス送信部１３４からブレード内バス２の各信号線に決められたタイミングで出力される。なお，ブレード内バス２から受け取ったバイトイネーブル情報に基づいてブレード間バスへバイト長情報がバイト長生成部（図３の１１３）から生成され，上記図４の(10)のscad線によりコマンド（com)に含まれて伝達されるが，図３では図示省略されている。

アクセス先ブレード（図２の５−２）のデバイス（図２の４−２）では，上記図４の(14)〜(19)のブレード内バスからのコマンド，アドレス，データ，バイトイネーブル情報を受け取ることにより，有効なデータを全て受け取り，コマンド（リード／ライト等）に従った処理を実行する。

以上の通り，データのほかバイトイネーブル情報もアクセス元装置のデバイス，ブレード内バス，バスブリッジを介してブレード間バスへ出力され，アクセス先装置のバスブリッジ，ブレード内バスを通ってアクセス先のデバイスまで，切れることなく引継がれるため，バイトイネーブル情報の有効ビットが連続しなくても，アクセス先のデバイスまで正確に伝達できる。

図５は本発明によるブレード内バスとブレード間バスのフォーマット変換の例である。図中，Ａはブレード内バスパケットフォーマット，Ｂはバスブリッジ，Ｃはブレード間バスパケットフォーマットである。ブレード内バスパケットのアドレス（図５のａ１）に先頭データのアドレス，データ（図５のａ２）に無効データを含むデータが設定され，コマンド（同ａ３）にライト，リード等を設定し，バイトイネーブル（同ａ４）にイネーブルのビット列（図の例は４バイト分の「１１０１」）が設定される。このフォーマットのパケットがバスブリッジＢに入力すると，上記図３に示す構成によりフォーマットが変換され，図５のＣに示すパケットフォーマットとなる。すなわち，コマンド（図５のｃ１），バイト長（同ｃ２：先頭データからのバイト長であり，図の例は“４”），アドレス（同ｃ３），データ（同ｃ４），バイトイネーブル情報（同ｃ５：バスブリッジで生成）とで構成される。

図６はブレード間バスのバイトイネーブル情報の転送方法の例を示す。バイトイネーブル情報は，図３に示すようにバイトイネーブル情報信号線３０により伝送するようにしてもよいが，図６のようにブレード間バスのパケットフォーマットにバイトイネーブルのマッピング情報を付加することにより転送することができる。すなわち，図６の例は，データ（図６のｃ４）が４×３＝１２バイトであり，コマンド（同ｃ１）に続くバイト長（同ｃ２）として先頭データからのバイト長には無効バイトを含め“１２”が設定される。バイト長の後，アドレス（図６のｃ３），データ（同ｃ４）が４バイト×３が設定され，最後のバイトイネーブル情報として，１２ビットの有効バイト位置を表す情報が設定され，図６の例は，バイナリ表示（Ｂ）が「1011 1111 1011」であり１６進表示（Ｈ）では「ＤＦＢ」となる。このようにブレード間バスパケットの情報としてブレード間バス上にアドレスやデータと異なるタイミングでバイトイネーブルのパターンを発生することにより，既存のブレード間バスの信号線をそのまま使用できることになるため，バスブリッジの部品交換のみで従来方式からの移行が可能となる。

図７は新・旧のバスブリッジが混在している場合の処理フローである。

図３に示す本発明によるバスブリッジを新型バスブリッジとすると，この新型バスブリッジを備えたブレードと従来の旧型のバスブリッジ（図８のバスブリッジ回路５１１等）とがブレード間バスに混在する場合，旧型のバスブリッジからブレード間バスにバイトイネーブル情報が出力されないため，このブレード間バスの信号を新型バスブリッジで受信すると誤動作する可能性がある。そのような誤動作を防止して，相手に対応してエラーとならないで適切に処理を行うために，図３に示すバスブリッジ１の中のブレード間バス受信部１３１にアドレス情報登録レジスタ１３０ａを設け，ここに新型バスブリッジを備えたブレードのアドレスを登録し，更に全て有効としたバイトイネーブル情報（全ビットが“１”）を設定したレジスタ１３０ｂを設ける。また，図７内の１３２はブレード内用バイトイネーブル情報生成部（図３），１３３はバッファである。

図７において，ブリッジ間バスより受信のアドレス情報（図７の３１）はバッファ１３３へ供給されると共に，アドレス情報登録レジスタ１３０ａに登録された各アドレスと比較して一致するものがあるか検索する（図７のＳ１）。この検索結果は，ステップＳ２に入力され，検索で一致するアドレスがあった場合，ブリッジ間バスより受信のバイトイネーブル情報（図７の３２）を選択し，一致するアドレスがなかった場合は全て有効としたバイトイネーブル情報（図７の１３０ｂ）を選択する（図７のＳ２）。選択された結果はブレード内用バイトイネーブル情報生成部１３２に入力されて，ブレード内バスのイネーブル情報に変換され，その内容がバッファ１３３に格納される。バッファ１３３にはブレード間バスからの他の情報（コマンド，データ等）も格納されるが，図示省略されている。

（付記１） インターロックバスであるブレード内バスに接続したデバイスを備えたブレード同士をスプリットバスであるブレード間バスを介して接続するためにブレード内に設けたバスブリッジにおいて，前記ブレード間バスにイネーブル情報伝達手段を設け，前記ブレード内バスの信号が入力され，ブレード内バスのバイトイネーブル情報からブレード間バスのイネーブル情報を生成して前記イネーブル情報伝達手段へ出力するバイトイネーブル情報生成手段を備えたブレード間バス用変換部と，前記ブレード間バスからの信号入力に対し，前記イネーブル情報伝達手段からの情報に基づいてブレード内バスのバイトイネーブル情報を生成するバイトイネーブル情報生成手段を備えたブレード内バス用変換部とを備え，前記ブレード内バス上のデータにおいて有効バイトが連続していない場合でも，ブレード間バスを経由し，ブレード間バスに接続された他ブレードのブレード内バスにデータを伝達することを特徴とするバスブリッジ。

（付記２） 付記１において，前記イネーブル情報伝達手段として，前記ブレード間バスにバイトイネーブル情報を伝達するための信号線を設けることを特徴とするバスブリッジ。

（付記３） 付記１において，前記イネーブル情報伝達手段として，ブレード間バスへのパケットフォーマットにバイトイネーブルのマッピング情報を付加することにより伝達することを特徴とするバスブリッジ。

（付記４） 付記１において，前記ブレード間バス用変換部は，ブレード内バスからのデータに基づいてブレード間バスへ出力されるデータのバイト長を生成するバイト長生成手段を備え，前記ブレード内バス用変換部は，前記ブレード間バスのバイト長の情報からブレード内バスにデータを出力する手段を備える，ことを特徴とするバスブリッジ。

（付記５） 付記１において，前記ブレード内バス上の信号は，アドレス，コマンド，データ，及びバイトイネーブル情報とで構成し，前記ブレード間バス上の信号は，コマンド，バイト長，アドレス，データ及び前記イネーブル情報伝達手段を構成する信号線上のバイトイネーブル情報とで構成することを特徴とするバスブリッジ。

（付記６） 付記１において，前記ブレード内バス用変換部に，前記ブレード間バスへの前記イネーブル情報を送信できる他ブレードのアドレスを登録するアドレス登録レジスタを設け，ブレード間バスからのアドレス情報を受信すると前記アドレス登録レジスタを検索し，一致が検出されると前記ブレード間バスより受信したバイトイネーブル情報を選択し，一致が検出されないと全て有効としたバイトイネーブル情報を選択して，ブレード内用バイトイネーブル情報を生成することを特徴とするバスブリッジ。

本発明の原理構成を示す図である。 ブレード内バスを使用した装置同士がブレード間バスで接続したシステム構成を示す図である。 バスブリッジの実施例の構成を示す図である。 ブレード内バスからブレード間バスへのライトアクセス時のタイムチャートを示す図である。 本発明によるブレード内バスとブレード間バスのフォーマット変換の例を示す図である。 ブレード間バスのバイトイネーブル情報を転送方法の例を示す図である。 新・旧のバスブリッジが混在している場合の処理フローを示す図である。 本発明が対象とする電子装置の構成例を示す図である。 ブレード内バスのデータと有効データの関係を示す図である。 バスブリッジによる連続データのフォーマット変換の例を示す図である。 バスブリッジによる不連続データのフォーマット変換の例を示す図である。

符号の説明

１ バスブリッジ
１０ ブレード内バス制御部
１１ ブレード間バス用変換部
１１ａ ブレード間用バイトイネーブル情報生成手段
１１ｂ バイト長生成手段
１２ ブレード間バス制御部
１３ ブレード内バス用変換部
１３ａ ブレード内用バイトイネーブル情報生成手段
２ ブレード内バス
３ ブレード間バス
３ａ イネーブル情報伝達手段

Claims (4)

1. インターロックバスであるブレード内バスに接続したデバイスを備えたブレード同士をスプリットバスであるブレード間バスを介して接続するためにブレード内に設けたバスブリッジにおいて，
   前記ブレード間バスにイネーブル情報伝達手段を設け，
   前記ブレード内バスの信号が入力され，ブレード内バスのバイトイネーブル情報からブレード間バスのイネーブル情報を生成して前記イネーブル情報伝達手段へ出力するバイトイネーブル情報生成手段を備えたブレード間バス用変換部と，
   前記ブレード間バスからの信号入力に対し，前記イネーブル情報伝達手段からの情報に基づいてブレード内バスのバイトイネーブル情報を生成するバイトイネーブル情報生成手段を備えたブレード内バス用変換部とを備え，
   前記ブレード内バス上のデータにおいて有効バイトが連続していない場合でも，ブレード間バスを経由し，ブレード間バスに接続された他ブレードのブレード内バスにデータを伝達することを特徴とするバスブリッジ。
2. 請求項１において，
   前記イネーブル情報伝達手段として，ブレード間バスへのパケットフォーマットにバイトイネーブルのマッピング情報を付加することにより伝達することを特徴とするバスブリッジ。
3. 請求項１において，
   前記ブレード間バス用変換部は，ブレード内バスからのデータに基づいてブレード間バスへ出力されるデータのバイト長を生成するバイト長生成手段を備え，
   前記ブレード内バス用変換部は，前記ブレード間バスのバイト長の情報からブレード内バスにデータを出力する手段を備える，
   ことを特徴とするバスブリッジ。
4. 請求項１において，
   前記ブレード内バス用変換部に，前記ブレード間バスへの前記イネーブル情報を送信できる他ブレードのアドレスを登録するアドレス登録レジスタを設け，
   ブレード間バスからのアドレス情報を受信すると前記アドレス登録レジスタを検索し，一致が検出されると前記ブレード間バスより受信したバイトイネーブル情報を選択し，一致が検出されないと全て有効としたバイトイネーブル情報を選択して，ブレード内用バイトイネーブル情報を生成することを特徴とするバスブリッジ。

Images