JPH05233538A - シリアルデータ転送装置 - Google Patents

Abstract

(57)【要約】 【目的】 データ転送のスループットを向上させる。 【構成】 他のすべてのシリアルデータ転送装置に共通
に接続される単一の通信回線２０は、当該通信回線２０
に接続された接地抵抗４により、使用中でないときにロ
ウレベルに維持される。また、カウンタ７は、当該通信
回線２０が所定時間に亘ってロウレベルに維持されたか
否かを判定する。そして、オア回路１８は、通信回線２
０へのデータの送信を、当該カウンタ７による判定結果
を待って行なう。これにより、通信回線２０上でのデー
タの衝突が防止される。一方、比較回路３３は、通信回
線２０上のデータと当該シリアルデータ転送装置から通
信回線２０に向けて送信されるデータとを比較する。こ
れにより、データの送信異常が検出される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーティラインで接続
されたＣＳＭＡアクセス方式によってシリアルデータを
送受信するシリアルデータ転送装置であって、特に、シ
リアル送信データを回線に非同期に制御する送信制御手
段を備えたものに関するものである。

【０００２】

【従来の技術】図２は、パーティラインに接続されたデ
ータ通信システムの説明図である。図示の例では、１本
の通信回線２０に複数の転送装置２１〜２４を分岐して
接続している。これらの転送装置２１〜２４は、それぞ
れＣＰＵと、当該ＣＰＵに接続された送受信コントロー
ラとを備えている。また、これらの転送装置２１〜２４
は、それぞれ送受信コントローラと通信回線２０との間
に、送信ドライバ回路及び受信レシーバ回路を備えてい
る。これにより、各転送装置２１〜２４は、通信回線２
０を介して他の転送装置２１〜２４とデータ授受するこ
とができる。

【０００３】また、このデータ通信システムでは、１本
の通信回線２０の回線の状態を監視してＣＳＭＡアクセ
ス方式でデータ通信を行なっている。このＣＳＭＡ(Car
rierSense Multiple Access) アクセス方式により、１
本の通信回線２０に接続されている転送装置２１〜２４
間でのデータ授受のための送受信が可能となる。

【０００４】図３は、転送装置間のデータ伝送の説明図
である。即ち、この図は、転送装置間のデータ授受にお
けるデータ伝送の流れを示す。例えば、転送装置２１か
ら転送装置２２へデータパケットであるフレーム(1)送
信を行なう。一方、転送装置２２では、フレーム(1) 送
信パケットを誤りなく受信できたので、正常受信受付で
あることを示すＡＣＫ応答パケットを転送装置２１に送
信する。

【０００５】即ち、データパケットを受信した転送装置
２２では、正常受信時はＡＣＫ応答パケットを送出先転
送装置２１に送出する。一方、エラーありの異常受信時
はＮＡＣＫ応答パケットを送出先転送装置２１に送出す
る。そして、これらの応答パケットのいずれかを受け取
ることにより、送出先転送装置２１は次のデータパケッ
トを送出することができるようになる。転送装置２２に
対し、転送装置２１と転送装置２３とからデータパケッ
ト送出要求が同時に発生したとする。このようなとき
は、２つの転送装置２１及び２３が共に通信回線２０が
使用されていないと認識する場合がある。この場合、転
送装置２１からはフレーム(2) のパケット送信を行なう
とともに、転送装置２３からはフレーム(a) のパケット
送信を行なう。即ち、通信回線２０を介して転送装置２
２へ２か所からパケットを送出する。

【０００６】すると、通信回線２０上で２つの転送装置
２１、２３からの同時通信が発生したため（図では回線
衝突を示す）、転送装置２２では送られたパケットを自
局当てのパケットと認識できない。このため、送出先転
送装置２１、２３への応答パケット送出不可状態（図で
は無応答を示す）又は転送装置２２で自局アドレス電文
であると認識可能となるアドレス部以降での回線衝突で
あったのなら、エラーありのデータパケットとして認知
することとなる。従って、ＮＡＣＫ応答パケットを相手
局へ送出することとなる。

【０００７】一方、各々の転送装置２１、２３では、上
述した２局以上の転送装置による同時送出による相手局
からの無応答に対処するため、データパケットを送出し
た後、応答パケット待ちのタイマを起動させる。そし
て、そのタイマのタイムアップをもって再試行となるデ
ータパケットの再送信を行なう。次に、転送装置２１〜
２４間で授受する伝送フレームの構造について図４を用
いて説明する。

【０００８】図４は、伝送フレームのフォーマットの説
明図である。図示のように、伝送フレームの基本的構造
は、図２及び図３に示す例におけるパーティライン方式
のネットワークにおいても、他のネットワークや伝送シ
ステムと同様である。即ち、伝送フレームのフォーマッ
トは、フラグシーケンスＦ、宛先アドレスＡ、コントロ
ールフィールドＣ、データ本体フィールドＩ、フレーム
チェックシーケンスＦＣＳ及びフラグシーケンスＦとか
ら成る。フラグシーケンスＦは、フレームの先頭を表わ
す。宛先アドレスＡは、送信先を指示する。コントロー
ルフィールドＣは、当該フレームの種類を指示する。デ
ータ本体フィールドＩは、送信されるデータの本体であ
る。

【０００９】フレームチェックシーケンスＦＣＳは、当
該フレームのチェックに供するデータである。フラグシ
ーケンスＦは、フレームの終了を表わす。前述のデータ
パケット（伝送フレーム）は、宛先アドレスＡ部に示す
データ値を用いて転送装置間での局別判定を行ない、宛
先となる転送装置までデータパケットが到達することに
よりデータの授受を行なっている。尚、先頭及び終了の
フラグシーケンスＦは、少なくとも１個あればよく、１
個以上の数であれば、その個数はいくつでもよい。

【００１０】図５及び図６は、従来の送信コントロール
手順を説明するフローチャートである。この図は、前述
した従来のシリアルデータ転送装置における送信コント
ロール手順を示す。

【００１１】まず、ステップＳ２１、Ｓ２２では、通信
回線２０がアイドル（空き状態）か否かを判定するため
の処理を行なう。即ち、フレーム送信実行時は必ず、通
信回線２０の状態を監視して（ステップＳ２１）、どの
転送装置も通信回線２０を使用してのデータ伝送を行な
っていないことを確認する必要がある（ステップＳ２
２）。つまり、ステップＳ２２は、ステップＳ２１で検
出した結果の状態の判定であり、前述した通信回線２０
をどの転送装置も使用していなければ、回線空きと判定
し、ステップＳ２３へ移行する。ステップＳ２３では、
転送装置全体の制御を司るＣＰＵ等の上位制御部からの
Ｉ／Ｏ命令で通信制御用ＬＳＩに対し、送信開始コマン
ドの発行（ＲＴＳＯＮ）を行ない、ステップＳ２４で図
４で説明したフォーマットのデータパケットを送出す
る。そして、ステップＳ２５では、そのデータパケット
の送出完了の判定を行なっている。

【００１２】ステップＳ２６では、ステップＳ２５の判
定による送信完了の結果、ステップＳ２３で発行した送
信開始コマンドを終了させる。これにより、ＲＴＳＯＮ
からＲＴＳＯＦＦへと移行させる処理が行なわれる。ス
テップＳ２７では、前述したように、通信回線２０にお
ける回線衝突に対処するため、相手側転送装置からの応
答パケット（フレーム）が受信されない間の時間を監視
するためのタイマをスタートさせている。この後、図６
の受信待ち処理へ移行する。

【００１３】図６において、ステップＳ３１、Ｓ３２で
は、図５のステップＳ２４で発行したフレーム送信にお
ける相手局転送装置からの応答パケット受信及び回線衝
突等における相手局転送装置からの認識不可パケットに
おける無応答に対する時間監視を行なっている。無応答
でのステップＳ３２のタイムアップが肯定なら、ステッ
プＳ２４で発行したフレーム送信においては送信ミスが
生じたと見なし、送出元転送装置では再度同一フレーム
の送信を行なう。このため、ステップＳ３３へ移行する
こととなる。

【００１４】一方、フレーム送信した先の相手局から正
常受信した旨のステップＳ３４のＡＣＫ応答パケットを
受信したことにより、ステップＳ３５へ移行する。そし
て、ステップＳ２７で発行した応答待ちタイマをストッ
プさせ、次のステップＳ３６の電文送出処理へ移行す
る。また、ステップＳ３７は、フレーム送出先の相手局
から送られたパケット中のデータ本体に誤りがあり、Ｎ
ＡＣＫ応答があった場合の処理である。これは、前述の
図４で説明した宛先アドレスまでは正しく認知したが、
回線衝突によるデータ化け等に伴ない、それ以降のデー
タ本体に誤りが生じ、エラーありの旨の異常受信を相手
局から送出されたときのＮＡＣＫ応答に対する処理であ
る。この処理においては、ＮＡＣＫ応答の受信により、
無応答時と同様に、ステップＳ３３へ移行することとな
る。そして、ステップＳ３３で、フレーム送出ミスとし
て再度同一のフレームデータを送信する処理を行なう。

【００１５】

【発明が解決しようとする課題】しかしながら、上述し
た従来の技術には、次のような問題があった。即ち、従
来のシリアルデータ転送装置では、共通の伝送路である
通信回線２０をどの転送装置も使用していないと認識し
てから、実際にフレーム送出されるまでの遅延時間等に
起因する回線衝突の発生及び回線衝突の判定のためのタ
イマ起動及びその処理に負うＣＰＵ負荷、更に再送信で
の通信回線占有時間、及び起動タイマによる再送信試行
の送信衝突回避の防止ができない等の問題点があった。

【００１６】本発明は、以上の点に着目してなされたも
ので、スループットの優れたシリアルデータ転送装置を
提供することと、回線占有時間の低減を図った伝送効率
のよい通信システムを実現できるシリアルデータ転送装
置を提供することを目的とするものである。

【００１７】

【課題を解決するための手段】本発明のシリアルデータ
転送装置は、単一の通信回線を介してデータの送受信を
するシリアルデータ転送装置において、前記単一の通信
回線が使用中でないときに、当該通信回線を所定のレベ
ルに維持するインピーダンス回路と、当該通信回線が所
定時間に亘って前記所定のレベルに維持されたか否かを
判定する判定回路と、前記通信回線へのデータの送信
を、当該判定回路による判定結果を待って行なう待ち合
わせ回路とを備えたことを特徴とするものである。ま
た、前記通信回線上のデータと前記通信回線に向けて送
信されるデータとを比較する比較回路を備えたことを付
加的な特徴とするものである。

【００１８】

【作用】本発明のシリアルデータ転送装置においては、
当該シリアルデータ転送装置及び他のすべてのシリアル
データ転送装置が単一の通信回線によって共通に接続さ
れている。この通信回線は、当該通信回線に接続された
インピーダンス回路により、使用中でないときに所定の
レベルに維持される。また、判定回路は、当該通信回線
が所定時間に亘って前記所定のレベルに維持されたか否
かを判定する。そして、待ち合わせ回路は、前記通信回
線へのデータの送信を、当該判定回路による判定結果を
待って行なう。これにより、通信回線上でのデータの衝
突が防止される。一方、比較回路は、前記通信回線上の
データと当該シリアルデータ転送装置から前記通信回線
に向けて送信されるデータとを比較する。これにより、
データの送信異常が検出される。

【００１９】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。図１は、本発明のシリアルデータ転送装置
の一実施例のブロック図である。この図は、シリアルデ
ータ転送装置の送信系を示すものである。図示の装置
は、インピーダンス回路を構成する抵抗４と、判定回路
を構成するカウンタ７と、待ち合わせ回路を構成するオ
ア回路１８とを備えている。即ち、抵抗４は、システム
バス１を使用中でない状態においてロウレベルに維持す
る。そして、カウンタ７は、システムバス１がロウレベ
ルに維持される時間をカウントする。このカウンタ７
は、所定時間のカウントを終了すると、オア回路１８か
ら成るオアゲートを開いて転送要求信号を通す。これに
より、システムバス１が使用中でないことを確認した
後、データ転送が行なわれる。これらの構成のみによっ
ても、システムバス１上でのデータの衝突の防止は可能
であるが、図示の装置では、更に確実なデータ転送を実
現するため、次の回路を付加している。即ち、図示の装
置は、比較回路３３を備えている。この比較回路３３
は、システムバス１上のデータと、転送のために送出さ
れるデータとを比較する。これにより、データの送信異
常が検出される。以下、各部の詳細について説明する。

【００２０】システムバス１は、上位制御部であるＣＰ
Ｕ３１に接続されている。このシステムバス１には通信
用ＬＳＩ２が接続されている。通信用ＬＳＩ２は、シス
テムバス１からのパラレルデータを内蔵の送信ホールド
レジスタ３０に保持した後、シリアルデータに変換す
る。そして、図４の伝送フレームのデータパケットを送
信データとして出力端子ＴＸＤから出力する。送信ドラ
イバ３は、その制御端子３ａがロウレベルのときオン状
態となり、通信用ＬＳＩ２のＴＸＤ端子からの送信デー
タを極性反転して通信回線２０に送出する。一方、その
制御端子３ａがハイレベルのとき、送信ドライバ３はオ
フ状態となり、その出力をハイインピーダンス状態とす
る。抵抗４は、送信ドライバ３の出力がハイインピーダ
ンス状態のとき、通信回線２０をロウレベルに保持する
インピーダンス回路である。この抵抗４は、更に前述の
パーティライン方式での通信形態における最遠端の２つ
の転送装置に接続されている終端抵抗でもある。本実施
例では、ロウレベルのとき、通信回線２０上をマーク極
性“１”とする。水晶発振器５は、一定周期のクロック
信号を出力する。

【００２１】分周回路６は、水晶発振器５の出力を分周
して通信速度を設定する。この分周クロックは、通信用
ＬＳＩ２に送信クロックＴＸＣとして供給されるととも
に、カウンタ７及びフリップフロップ８、９のクロック
として供給される。この場合、フリップフロップ８、９
へは、インバータ回路１６を介して供給される。デコー
ダ１０は、システムバス１からの送信開始終了コマンド
の指示等の命令をデコードする回路であり、そのデコー
ド結果は通信用ＬＳＩ２に通知される。

【００２２】カウンタ７は、そのイネーブル端子ＥＮ
１、ＥＮ２がハイレベルのとき、カウントアップされ
る。イネーブル端子ＥＮ２は、カウンタ７の設定値（１
６）をロードする信号を入力する端子である。このイネ
ーブル端子ＥＮ２には、アンド回路１１の出力が接続さ
れる。アンド回路１１の一方の入力には、ＣＰＵ３１か
ら指示された送信開始コマンドオン（ハイレベル）又は
送信終了コマンドオフ（ロウレベル）となる通信用ＬＳ
Ｉ２の出力ＲＴＳが接続されている。アンド回路１１の
他方の入力には、受信レシーバ１２の出力が接続されて
いる。これにより、通信回線２０からのデータが受信レ
シーバ１２で受けられ、極性反転されて、アンド回路１
１に入力される。

【００２３】また、受信レシーバ１２の出力は、通信用
ＬＳＩ２の受信データ端子ＲＸＤにも接続されている。
これにより、通信用ＬＳＩ２が受信イネーブルとなった
時、通信回線２０上に流れるデータの受信を行なってい
る。そして、カウンタ７の設定値としては、通信回線２
０に接続されている転送装置のすべてが通信回線２０を
占有していない状態、即ちアイドル状態を認識すること
が可能な、例えば、１６ビット長時間が設定されてい
る。カウンタ７のイネーブル端子ＥＮ１には、前述した
タイマ値１６ビット長時間がカウントアップされたと
き、アクティブロウとなるＣａ信号が接続されている。
即ち、カウントアップするまでは、カウンタ７のコント
ロール端子であるＥＮ１端子はイネーブルでＥＮ２端子
がハイレベルとなるのを待っている。

【００２４】また、イネーブル端子ＥＮ１がロウレベル
となると、カウンタ７は出力端子Ｃａをロウレベルに保
持し、送信ドライバ３ａをオンとし、更にカウント状態
も停止とさせる。

【００２５】本発明の転送装置により、送信開始コマン
ドオン（ＲＴＳオン）とし、他の転送装置にデータパケ
ットの送出を行なった際は、すべての転送装置が通信回
線２０を介してのデータ送信を行なっていない状態な
ら、終端抵抗４からのロウレベルが受信レシーバ１２に
入力される。従って、アンド回路１１の出力はハイレベ
ルとなり、カウンタ７は通信回線２０をアイドル状態と
見なし、カウントアップを行なう。そして、当該アイド
ル状態が１６ビット長時間保持されたなら、カウンタ７
の出力Ｃａがロウレベルとなる。この結果、通信用ＬＳ
Ｉ２からの送信データＴＸＤが通信回線２０に送出され
ることになる。

【００２６】また、逆に、いずれかの転送装置が送信中
なら、通信回線２０には、終端抵抗４で保持されるロウ
レベル以外のハイレベル変化のデータが送出される。従
って、アンド回路１１の出力はロウレベルとなり、カウ
ンタ７はカウントアップ動作を停止する。この結果、他
の転送装置のデータ伝送が終了するまで、送信ドライバ
３ａはアクティブとされない。

【００２７】尚、カウンタ７の設定値をロードする信号
としてはアンド回路１１の出力が接続されている。この
ため、カウント途中となっても、再び設定値がカウンタ
７にロードされることになるので、転送装置の持つ通信
回線２０のアイドル状態の判断誤りは発生しない。比較
回路３３は、フリップフロップ８、９と、エクスクルー
シブオア回路１３と、Ｊ−Ｋフリップフロップ１４とか
ら成る。即ち、フリップフロップ８の入力には、受信レ
シーバ１２の出力が接続されている。一方、フリップフ
ロップ９の入力には、通信用ＬＳＩ２の出力端子ＴＸＤ
が接続されている。そして、これらのフリップフロップ
８、９の出力がエクスクルーシブオア（ＥＸＯＲ）回路
１３に接続されている。ＥＸＯＲ回路１３の出力は、Ｊ
−Ｋフリップフロップ１４に接続され、その出力は、Ｃ
ＰＵ３１によって読込み可能であるＣＰＵリード回路１
５に接続されている。これにより、ＣＰＵ３１は、シス
テムバス１を介して読み込むことができる。

【００２８】このように、フリップフロップ８、９及び
ＥＸＯＲ回路１３は、通信用ＬＳＩ２から送出される送
信データＴＸＤと、自装置又は他装置から通信回線２０
上に送出されるデータを自装置により受信した結果とを
比較する回路である。つまり、この回路により、通信用
ＬＳＩ２のＴＸＤ端子から“１”のデータが送出され、
他装置のすべてが通信回線２０を使用していない時は受
信レシーバ１２の出力も“１”となる。従って、ＥＸＯ
Ｒ回路１３の入力は共に“１”となり、この結果、ＥＸ
ＯＲ回路１３の出力は“０”となる。また、通信用ＬＳ
Ｉ２のＴＸＤ端子から“０”のデータが送出された際は
ＥＸＯＲ回路１３の入力は共に“０”となる。この結
果、ＥＸＯＲ回路１３の出力は、やはり“０”となる。

【００２９】もし、通信用ＬＳＩ２からのデータ送出
時、他装置から通信回線２０へのデータ送信が発生した
のなら、ＥＸＯＲ回路１３の入力は“０”と“１”又は
“１”と“０”となる。従って、ＥＸＯＲ回路１３の出
力は“１”となり、この結果、フリップフロップ１４は
セットされることになる。従って、ＣＰＵ３１は、送信
完了時、ＣＰＵリード回路１５を介してフリップフロッ
プ１４の状態を読み込むことにより、回線衝突が発生し
たかの判定ができる。また、カウンタ７の出力Ｃａは、
前述した回路以外にインバータ１７の入力と、オア回路
１８の入力とにも接続されている。インバータ回路１７
の出力は、フリップフロップ８、９のクリア端子に接続
されている。従って、カウンタ７の出力Ｃａがオフ（ハ
イレベル）の時はフリップフロップ８、９はリセットさ
れ、送信データの比較は行なわれない。

【００３０】一方、オア回路１８の他方の入力には、通
信用ＬＳＩ２の出力ＤＲＱ０端子が接続されており、オ
ア回路１８の出力は、ＤＲＥＱ信号としてシステムバス
１に接続されている。ＤＲＱ０信号及びＤＲＥＱ信号
は、メモリ３２上に格納されている送信データを通信用
ＬＳＩ２に転送要求するための信号である。カウンタ７
の出力Ｃａがオンとなることによりオア回路１８のＤＲ
ＥＱ信号がアクティブとなる。これにより、送信データ
の転送要求を行なう。

【００３１】送信データの転送の詳細については、本発
明の説明と直接関係ないので、ここでは省略する。送信
データの転送の際は、図４に示すフレームフォーマット
のアドレスＡからデータ本体Ｉの最終データまでが転送
対象となる。一方、フラグシーケンスＦ及びフラグチェ
ックシーケンスＦＣＳについてはメモリ転送は行なわな
い。これらは、通信用ＬＳＩ２により、生成され、送出
される。

【００３２】図７は、本発明における送信コントロール
手順を説明するフローチャートである。このフローチャ
ートは、メモリ３２に格納され、ＣＰＵ３１で実行され
るプログラムにおける処理手順を示す。まず、ステップ
Ｓ４１では、通信用ＬＳＩ２へ送信開始コマンドを発行
する。これにより、通信用ＬＳＩ２の出力であるＲＴＳ
端子がロウレベルからハイレベルとなる。次に、ステッ
プＳ４２、Ｓ４３でフレームの送信及び送信完了を待
つ。そして、ステップＳ４４で前述したＪ−Ｋフリップ
フロップ１４に記憶された、通信回線２０の状態をＣＰ
Ｕリード回路１５を介して読み込む。その結果が“０”
なら、回線衝突もなく、相手転送装置に対してもデータ
が正常に送信できたと判断することができる。逆に、そ
の結果が“１”なら、相手転送装置も受信エラーを起こ
したと判断し、ステップＳ４６において同一フレーム番
号の再送信処理を行なう。

【００３３】即ち、本発明を用いることにより、図３、
図５、図６で説明した回線衝突における時間監視手順の
削除及び時間監視タイムアップ判定での再送信の二重衝
突防止、更に回線アイドルかの判断処理、フレーム送出
における応答待ちタイマ処理等を省くことが可能とな
る。従って、ＣＰＵ３１の負荷低減に加えて通信回線２
０が空いたら、即、非同期送信可能となる。この結果、
通信回線２０の占有率も小さくなり、伝送効率の良いネ
ットワークの構築が可能となる。図８、図９、図１０、
図１１、図１２及び図１３は、それぞれ本実施例の動作
を説明するタイムチャートである。

【００３４】図８及び図９は、それぞれ、回線衝突もな
く、フレーム送信を正常に実行した時のタイムチャート
を示す。ここに、図９は、図８の続きである。分周回路
６から通信用ＬＳＩ２に送信クロックＴＸＣが供給され
る（図８(a)、図９(a))。通信回線２０上には、他の装置
からの送信データはない（図８(b)、図図９(b))。従っ
て、ＲＴＳオン後（図８(c))、カウンタ７により１６ビ
ット長時間カウントした後（図８(d))、送信ドライバ３
ａをオンにする（図８(e))。通信用ＬＳＩ２は、送信要
求ＤＲＱＯをロウレベルにし続けるが（図８(f))、カウ
ンタ７の出力Ｃａがロウレベルとなるまでは、オア回路
１８によりＤＲＥＱはハイレベルに維持される（図８
(g))。そして、カウンタ７の出力Ｃａがロウレベルとな
ったとき、ＣＰＵ３１によりＩＯＷ信号が出力され、送
信ドライバ３を介して通信回線２０にデータが送られる
（図８(h)、図９(h))。送信が正常に行なわれている間
は、フリップフロップ８、９に入力されるデータが等し
くなり（図８(i)、(j)、図９(i)、(j))、フリップフロップ
１４の出力はロウレベルに維持される（図８(k)、図９
(k))。ＲＴＳオフ後（図８(c))、このフリップフロップ
１４の状態データ“０”がＣＰＵリード回路１５を介し
てＣＰＵ３１により読み込まれ、送信ステータスリード
が行なわれる。

【００３５】図１０及び図１１は、それぞれ、送信開始
時回線衝突を検知した時の動作タイムチャートを示す。
ここに、図１１は、図１０の続きである。分周回路６か
ら通信用ＬＳＩ２に送信クロックＴＸＣが供給される
（図１０(a)、図１１(a))。通信回線２０上では、他の装
置がデータ“０”を送信したにもかかわらず、回線衝突
のため、極性反転が起こらず、通信回線２０上での
“０”のデータビットが現われる（図１０(b)、時点Ｔ
１）。一方、当該転送装置は、送信データＴＸＤ（図１
０(c)、図１１(c))の送信開始を、ＲＴＳオン（図１０
(d))により試みるが、他の転送装置がデータ伝送を行な
っているので、ドライバイネーブルオンとならず、待た
される（図１０(e)、図１１(e))。その後、他の転送装置
は、送信を完了したとする（図１１(b)、時点Ｔ２）。こ
れにより、当該転送装置は、ドライバイネーブルオンと
なり、データ送信を開始する（図１１(e)、時点Ｔ３）。

【００３６】図１２は、送信実行中に回線衝突が発生
し、転送装置でフリップフロップ１４を用いて読むこと
により異常と判断した時の動作タイミングを示す。分周
回路６から通信用ＬＳＩ２に送信クロックＴＸＣが供給
される（図１２(a))。通信回線２０上では、当該転送装
置がデータ“０”を送信したにもかかわらず（図１２
(c)、時点Ｔ１）、他の装置との回線衝突のため、通信回
線２０上では極性反転が起こらず、“０”のデータビッ
トが現われる（図１２(b)、時点Ｔ１）。このとき、フリ
ップフロップ８、９に入力されるデータが等しくなくな
り（図１２、(d)、(e)) 、ＥＸＯＲ回路１３の出力がハイ
レベルにされ（図１２(f))、フリップフロップ１４の出
力はハイレベルにされる（図１２(g))。これがＣＰＵリ
ード回路１５を介してＣＰＵ３１により検出される。

【００３７】図１３は、回線衝突のみでなく、通信回線
の状態を送信時も監視している結果、通信回線の断線を
検知した時の動作タイミングを示す。分周回路６から通
信用ＬＳＩ２に送信クロックＴＸＣが供給される（図１
３(a))。通信回線２０上では、当該転送装置がデータ
“１”を送信したにもかかわらず（図１３(c)、時点Ｔ
１）、通信回線２０の切断のため、通信回線２０上では
極性反転が起こらず、“１”のデータビットが現われる
（図１３(b)、時点Ｔ１）。このとき、フリップフロップ
８、９に入力されるデータが等しくなくなり（図１３、
(d)、(e)) 、ＥＸＯＲ回路１３の出力がハイレベルにさ
れ（図１３(f))、フリップフロップ１４の出力はハイレ
ベルにされる（図１３(g))。これがＣＰＵリード回路１
５を介してＣＰＵ３１により検出される。

【００３８】

【発明の効果】以上説明したように、本発明のシリアル
データ転送装置によれば、通信回線が使用中か否かを判
定してからデータ送信を行なうとともに、通信回線上の
データと送信データとを比較するようにしたので、送信
開始時の回線使用の有無に拘らず、送信開始処理をする
ことができ、また、データ送出による応答確認等のパケ
ット送信及び判断手順も不要となり、スループットの優
れたシリアルデータ転送装置、及び伝送効率の良いネッ
トワークの構築をすることができる。

【図面の簡単な説明】

【図１】本発明のシリアルデータ転送装置の一実施例の
ブロック図である。

【図２】パーティラインに接続されたデータ通信システ
ムの説明図である。

【図３】転送装置間のデータ伝送の説明図である。

【図４】伝送フレームのフォーマットの説明図である。

【図５】従来の送信コントロール手順を説明するフロー
チャートである。

【図６】従来の送信コントロール手順を説明するフロー
チャートである。

【図７】本発明における送信コントロール手順を説明す
るフローチャートである。

【図８】本実施例の動作を説明するタイムチャートであ
る。

【図９】本実施例の動作を説明するタイムチャートであ
る。

【図１０】本実施例の動作を説明するタイムチャートで
ある。

【図１１】本実施例の動作を説明するタイムチャートで
ある。

【図１２】本実施例の動作を説明するタイムチャートで
ある。

【図１３】本実施例の動作を説明するタイムチャートで
ある。

【符号の説明】

１ システムバス ２ 通信用ＬＳＩ ３ 送信ドライバ ４ 抵抗（インピーダンス回路） ５ 水晶発振器 ６ 分周回路 ７ カウンタ（判定回路） ８、９、１４ フリップフロップ １０ デコーダ １１ アンド回路 １２ 受信レシーバ １５ ＣＰＵリード回路 １６、１７ ナット回路 １８ オア回路（待ち合わせ回路） ３０ 送信ホールドレジスタ ３１ ＣＰＵ ３２ メモリ ３３ 比較回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 単一の通信回線を介してデータの送受信
   をするシリアルデータ転送装置において、 前記単一の通信回線が使用中でないときに、当該通信回
   線を所定のレベルに維持するインピーダンス回路と、 当該通信回線が所定時間に亘って前記所定のレベルに維
   持されたか否かを判定する判定回路と、 前記通信回線へのデータの送信を、当該判定回路による
   判定結果を待って行なう待ち合わせ回路とを備えたこと
   を特徴とするシリアルデータ転送装置。
2. 【請求項２】 前記通信回線上のデータと前記通信回線
   に向けて送信されるデータとを比較する比較回路を備え
   たことを特徴とする請求項１記載のシリアルデータ転送
   装置。