JP3429510B2

JP3429510B2 - パケット通信装置

Info

Publication number: JP3429510B2
Application number: JP31623391A
Authority: JP
Inventors: 明彦谷口; 慎司若狭
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-11-29
Filing date: 1991-11-29
Publication date: 2003-07-22
Anticipated expiration: 2018-07-22
Also published as: JPH05153161A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パケット交換機を介し
て接続される複数の分散処理プロセッサを備えたパケッ
ト通信システム（パケット通信装置）に関し、更に、こ
のようなシステムにおける各プロセッサ、および、該プ
ロセッサに付設されるアダプタモジュールに関する。分
散型情報処理システムにおいては、システム内の複数の
プロセッサ間で情報の遣り取りが行われるが、このと
き、プロセッサ間で情報が確実に相手に転送されたか否
かを確認することが必要である。この確認は、なるべく
プロセッサに負担を掛けないように行われることが望ま
しい。

【０００２】

【従来の技術】図６は、本発明が適用される分散型情報
処理システムの１例として、パケット交換システムの構
成を示すものである。図６において、４２はパケット交
換スイッチ、３１，３４，３７，および，４０は、分散
型処理を行うプロセッサ、３２は入出力装置（例えば、
磁気ディスク装置）、３５，３８，および，４１は、そ
れぞれ複数の回線を収容し、接続するプロセッサの制御
の下に各回線の通信データを交換機との間で遣り取りす
る通信多重装置である。そして、３０，３３，３６，お
よび，３９は、各プロセッサにおいてパケット交換機４
２との間に設けられ、プロセッサ間通信のパケットの生
成・分解、および、送受信の機能を有するプロセッサ間
通信アダプタモジュールである。

【０００３】上記の分散処理において、プロセッサ３１
は、この交換システムの全体を制御するマネージメント
プロセッサであり、また、他のプロセッサ３４，３７，
および，４０は、それぞれが接続する通信多重装置が収
容する回線の通信を制御するラインプロセッサである。
パケット交換スイッチ４２は、上記の各通信多重装置が
収容する回線間のパケット交換を行うと共に、自システ
ム内の上記のプロセッサ３１，３４，３７，および，４
０間で行われるパケット通信のための交換機能をも有す
る。

【０００４】上記のようなシステムにおいては、従来、
プロセッサ間のデータの転送に対する正常性の確認は、
各プロセッサと対応するアダプタモジュール間、アダプ
タモジュール内、アダプタモジュールとパケット交換ス
イッチの間のみで可能である。したがって、例えば、プ
ロセッサからのデータがアダプタモジュールを通って交
換スイッチ４２まで正常に転送されると、送信元のプロ
セッサは、そのデータが正常に転送されたものと認識し
て次の処理に移る。

【０００５】

【発明が解決しようとする課題】しかしながら、もし、
交換スイッチから宛先のプロセッサのアダプタモジュー
ルまでの間で転送に失敗したとすると、送信側プロセッ
サは、データの送信が正常に終了したものと認識してい
るので、データの喪失の危険がある。これを回避するた
めには、送受信両側のプロセッサにおけるソフトウエア
によって、送信するデータにシーケンス番号を付し、送
受信両側のプロセッサにおいて、このシーケンス番号を
管理して、障害等によって、このシーケンス番号が途絶
えたときには、受信側から送信側へ再送要求を送信する
と言うことも考えられるが、このような方法によれば、
高速な分散処理が要求される各プロセッサの上位ソフト
ウエアに通信制御機能を介在させるためにプロセッサの
負担が大きくなって、全体の処理時間が増大するという
問題がある。

【０００６】本発明は、相手先へのデータの正常な到達
の確認ができ、上位ソフトウエアへの負担が軽減できる
プロセッサ間通信システムを提供することを目的とす
る。

【０００７】

【課題を解決するための手段】パケット交換スイッチを
介して接続される複数のプロセッサ間におけるパケット
通信システムであって、各プロセッサは、各々、アダプ
タモジュールを介して前記交換スイッチ手段と接続する
システムにおける、各アダプタモジュールが具備する構
成を示すものである。

【０００８】図１に示されているように、各アダプタモ
ジュールは、各々、前記交換スイッチ手段を介して他の
プロセッサから送信されたパケットを受信する受信手段
２と、前記受信したパケットが含む、該パケットを送信
したプロセッサのアドレスを宛先表示として、また、自
プロセッサのアドレスを送信元表示として含む応答パケ
ットを作成する応答パケット作成手段３と、前記応答パ
ケットを前記交換スイッチ手段に対して送信する送信手
段１とを有する。

【０００９】上記の応答パケット作成手段３は、前記応
答パケットに、前記受信したパケットの受信状態を示す
情報を含めることができる。また、上記の応答パケット
作成手段３は、前記応答パケットに、自アダプタモジュ
ールの受信状態を示す情報を含めることができる。

【００１０】

【作用】本発明によれば、各プロセッサ、或るいは、各
プロセッサに付設されるアダプタモジュールは、システ
ム内の他のプロセッサからパケットを受信する毎に、該
パケットが含む該パケットの送信元アドレスを宛先アド
レスとし、自プロセッサを送信元アドレスとする応答パ
ケットを作成して、交換スイッチ手段を介して、上記の
受信したパケットを送信した他のプロセッサに返送する
ので、該システム内にて、他のプロセッサにデータを転
送したプロセッサは、この応答パケットを受信すること
により、送信したデータが相手先のプロセッサに到達し
たか否かを確認することができる。

【００１１】更に、上記の応答パケットに、前記受信し
たパケットの受信状態を示す情報を含めることによっ
て、送信元のプロセッサは、該パケットの受信状態を知
ることができ、また、上記の応答パケットに、自アダプ
タモジュールの受信状態を示す情報を含めることによっ
て、送信元のプロセッサは、相手先のプロセッサ、或る
いは、アダプタモジュールにおける受信状態（例えば、
受信規制中等）を知ることができる。

【００１２】

【実施例】以下添付図面を用いて本発明の実施例を詳細
に説明する。図２は、本発明の実施例におけるプロセッ
サ間通信アダプタモジュールの構成を示す図である。図
２において、１１はアダプタ制御部、１２は送信データ
ＲＡＭ、１３は送信ヘッダメモリ、１４はコミュニケー
ションバスコントローラ、１５は当該アダプタモジュー
ルに接続するプロセッサ、１６は送信部、１７は応答ヘ
ッダ作成部、１８は受信部、１９は受信データＲＡＭ、
２０は受信ヘッダメモリ、そして、２１は交換スイッチ
である。

【００１３】コミュニケーションバスコントローラ１４
は、プロセッサとの接続部に設けられ、プロセッサから
の送信データをＤＭＡ機能によって送信データＲＡＭ１
２に書き込み、受信データＲＡＭ１９内のデータをＤＭ
Ａ機能によってプロセッサへ転送し、更に、プロセッサ
からのコマンドをアダプタ制御部１１へ伝達する。送信
データＲＡＭ１２および受信データＲＡＭ１９は、それ
ぞれ、上記のように、送信すべきデータ、および、受信
したデータを一時保持するメモリである。

【００１４】送信ヘッダメモリ１３および受信ヘッダメ
モリ２０は、それぞれ例えば、ＦＩＦＯメモリからな
り、送信すべきパケットに付加するヘッダ、受信したパ
ケットに含まれていたヘッダを、それぞれ、一時保持す
る。送信すべきパケットに付加するヘッダは、プロセッ
サ１５からのコマンドに基づいてアダプタ制御部１１が
作成して送信ヘッダメモリ１３に書き込む。

【００１５】なお、このシステムにおいて転送される通
常のパケットは、図３に示されているようなフォーマッ
トを有する。受信部１８は、交換スイッチ２１からパケ
ットを受信し、このパケットのうち、ヘッダは受信ヘッ
ダメモリ２０および応答ヘッダ作成部１７に、データ部
分は受信データＲＡＭ１９に、それぞれ書き込む。ま
た、例えば、パリティチェック等の受信データの正常性
のチェック機能を有し、受信データが正常か否かの情
報、パケット異常時の要因（ハードエラー、メモリ要領
不足等）をも応答ヘッダ作成部１７に転送する。尚、受
信部１８は、アダプタ制御部１１より、受信規制コマン
ドを受信すると、受信規制中であることを示す情報を応
答ヘッダ作成部１７に転送し、受信したヘッダやデータ
は、受信ヘッダメモリ２０および受信データＲＡＭ１９
には書き込まない。受信部１８は更に、パケットを受信
する毎にパケットを受信したことを示す信号を、アダプ
タ制御部１１、応答ヘッダ作成部１７、および、送信部
１６に送信する。

【００１６】応答パケットは、図４に示されているよう
なフォーマットを有し、応答ヘッダ作成部１７は、図４
に示されているような情報を保持する領域を有する、例
えば、レジスタからなり、上記の受信部１８は、交換ス
イッチ２１から受信したパケットのヘッダのうち、送信
元アドレスを応答パケットの送信先アドレスＤＡの領域
に書き込み、上記の受信データが正常か否かの情報、お
よび、パケット異常時の要因（ハードエラー、メモリ要
領不足等）等は、図４のフォーマットのOptionの領域に
書き込む。図４のフォーマットの送信元アドレスＳＡの
領域には当該プロセッサのアドレスが、そして、図４の
フォーマットのOptionの領域には、このパケットが応答
パケットであることを示す情報が、それぞれ固定的に書
き込まれている。

【００１７】上記の受信部１８からパケット受信時に送
信される信号は、応答ヘッダ作成部１７のレジスタへの
書き込みをイネーブルにすると共に、送信部１６に対し
ては、応答ヘッダ作成部１７の内容を読み出して交換ス
イッチ２１へ送信する動作を起動する。送信部１６は、
アダプタ制御部１１から送信コマンドを受信すると、送
信ヘッダメモリ１３の内容および送信データＲＡＭ１２
の内容を順に読み出して交換スイッチ２１へ送信する。
送信が完了すると、送信結果を確認し、アダプタ制御１
１に対して送信の完了を通知する。アダプタ制御部１１
は、これを更にプロセッサ１５に通知する。

【００１８】送信部１６は、また、上記の受信部１８か
らパケット受信時に送信される信号を受信すると、応答
パケット作成部１７に書き込まれた内容を読み出して送
信する。更に、図示しないが、上記の送信部１６はタイ
マ機能を具備しており、各パケットを送信した後、所定
の時間内に応答パケットを受信しなかったとき、すなわ
ち、所定の時間内に上記の受信部１８からパケット受信
時に送信される信号を受信しなかったときには、「応答
なし」の状態をアダプタ制御部１１、および、コミュニ
ケーションバスコントローラ１４を介してプロセッサ１
４に報告する。

【００１９】アダプタ制御部１１は、コミュニケーショ
ンバスコントローラ１４を介してプロセッサ１５から受
信したコマンドに従って、マイクロプログラム制御によ
り、図２のアダプタモジュール全体を制御する。特に、
プロセッサ１５より受信コマンドを受信すると、受信デ
ータＲＡＭ１９の内容を読み出して、コミュニケーショ
ンバスコントローラ１４のＤＭＡ機能を起動して、この
データをプロセッサ１５に転送する。データ転送が終了
すると、転送結果を確認してプロセッサに対して受信コ
マンドの終了を通知する。

【００２０】以上の構成によれば、データ転送の相手先
から、「正常受信」であることを示す応答パケットを受
信すれば、送信元のプロセッサにおいては、少なくと
も、相手先のアダプタモジュールの受信データＲＡＭ内
には送信したデータが到達したことを確認することがで
きる。したがって、プロセッサ間通信におけるデータの
紛失といった事態は発生しない。

【００２１】また、受信側のプロセッサにおける障害あ
るいは処理の遅滞等によって、受信規制を行う場合は、
プロセッサ１５は、受信規制のコマンドをアダプタ制御
部１１に与える。これに応じてアダプタ制御部１１は上
記のコマンドを受信部１８に与え、更に、受信データＲ
ＡＭ１９および受信ヘッダメモリ２０を書き込み禁止に
する。これにより、他のプロセッサからのパケットは、
受信部１８には受信されても受信データＲＡＭ１９およ
び受信ヘッダメモリ２０には書き込まれない。すなわ
ち、廃棄される。そして、対応する応答パケットにおけ
る前記Optionの領域に、受信規制中であることを表示し
て送信元のプロセッサに返送する。これにより、送信元
のプロセッサは、相手先プロセッサが受信規制中である
ために、送信したデータが廃棄されたことを知ることが
できる。従来、受信規制を行うためには、交換スイッチ
２１から受信側のアダプタモジュール自体にパケットが
送信されないように交換スイッチ２１側で複雑な制御が
必要であったが、本実施例によれば、交換スイッチ２１
は、このような制御は一切不要である。

【００２２】更に、図６の交換システム等においては、
前記マネージメントプロセッサ３０は、システム起動時
等に、Ｉ／Ｏ装置３２に格納した他のプロセッサ３４，
３７，および，４０に共通の初期プログラムを読み出し
て、交換スイッチ４２の同報機能を利用して、同時に他
のプロセッサ全てに送信してロードさせる初期プログラ
ムローディング（ＩＰＬ）を行うことが要求される。こ
の場合のパケットは、図５に示されているように、送信
先アドレスの代わりに同報コードＢＣＣを含んでいる。
この場合、この同報パケットを受信したアダプタモジュ
ールにおいては、応答パケットのOption欄に、受信動作
が正常終了か否か、ＩＰＬ同報パケットに対する応答で
あるか否か等の情報（フラグ）を表示して、送信元に返
送する。図２のアダプタ制御部１１は、送信部１６から
の送信完了の通知の後、上記の受信部１８からパケット
受信時に送信される信号を受信する毎に、受信ヘッダメ
モリ２０を監視して、受信したパケットがＩＰＬ同報パ
ケットに対する応答パケットであるか否かを監視し、Ｉ
ＰＬ同報パケットに対する応答パケットであるならば、
その送信元アドレスＳＡを読み取って、全てのプロセッ
サからの応答パケットを受信したか否かを確認する。も
し、所定の時間内に全てのプロセッサからの応答パケッ
トを受信したならば、「正常終了」を、そうでなけれ
ば、「応答なし」状態を、その応答の無いプロセッサの
アドレスの情報と共にプロセッサ１５に通知する。こう
して、本実施例によれば、短時間で確実に同報通信機能
によって初期プログラムローディングを実行することが
できる。

【００２３】尚、以上の構成におけるパケット交換の技
術については、例えば、本出願人よる特開平２─１３７
５４３号、特開平２─１５８２４３号、特開平３─７９
１４０号、特願平１─３１５５８７号、特願平２─００
４７９０号、および、特願平１─３１５５８８号等に開
示されている。

【００２４】

【発明の効果】以上説明したように、本発明によれば、
相手先へのデータの正常な到達の確認ができ、上位ソフ
トウエアへの負担が軽減できるという効果がある。

【図面の簡単な説明】

【図１】本発明の基本構成を示す図である。

【図２】本発明の実施例におけるプロセッサ間通信アダ
プタモジュールの構成を示す図である。

【図３】通常パケットのフォーマットを示す図である。

【図４】応答パケットのフォーマットを示す図である。

【図５】同報ＩＰＬ用パケットのフォーマットを示す図
である。

【図６】本発明を適用する交換システムの構成を示す図
である。

【符号の説明】

１１…アダプタ制御部１２…送信データＲＡＭ１３…送信ヘッダメモリ１４…コミュニケーションバスコントローラ１５…当該アダプタモジュールに接続するプロセッサ１６…送信部１７…応答ヘッダ作成部１８…受信部１９…受信データＲＡＭ２０…受信ヘッダメモリ２１…交換スイッチ３０，３３，３６，３９…プロセッサ間通信アダプタモ
ジュール３１，３４，３７，４０…分散型処理を行うプロセッサ３２…入出力装置（例えば、磁気ディスク装置）３５，３８，４１…通信多重装置４２…パケット交換スイッチ

Claims

(57)【特許請求の範囲】

【請求項１】パケット交換機能を有する交換スイッチ
手段を介して接続される複数の分散処理プロセッサを備
えたパケット通信装置において、前記プロセッサは、各々、アダプタモジュールを介して
前記交換スイッチ手段と接続し、該アダプタモジュール
は、前記交換スイッチ手段を介して他のプロセッサから送信
されたパケットを受信する受信手段と、前記受信したパケットが含む、該パケットを送信したプ
ロセッサのアドレスを宛先表示として、また、自プロセ
ッサのアドレスを送信元表示として含む正常受信を確認
するための応答パケットを作成する応答パケット作成手
段と、前記他のプロセッサからパケットを受信する毎に、前記
応答パケットを前記交換スイッチ手段に対して送信する
送信手段とを有することを特徴とするパケット通信装
置。
【請求項２】前記応答パケット作成手段は、前記応答
パケットに、前記受信したパケットの受信状態を示す情
報を含める請求項１記載の装置。
【請求項３】前記応答パケット作成手段は、前記応答
パケットに、自アダプタモジュールの受信状態を示す情
報を含める請求項１記載の装置。
【請求項４】請求項１〜３の何れかに記載のアダプタ
モジュール。
【請求項５】前記送信手段は、他の複数のプロセッサ
に対する同報通信パケットを送信する機能を有し、前記応答パケット作成手段は、前記同報通信パケットを
受信すると、前記応答パケットに、前記同報通信パケッ
トを受信したことを示す情報を含める請求項１記載の装
置。
【請求項６】前記アダプタモジュールは、前記同報通
信パケットの送信の後、所定の時間内に前記同報通信パ
ケットを送信した全てのプロセッサからの前記同報通信
パケットを受信したことを示す情報を含めた応答パケッ
トを受信したか否かを確認し、対応するプロセッサに報
告する請求項５記載の装置。