JP2009064107A

JP2009064107A - ハードウェア監視ユニット

Info

Publication number: JP2009064107A
Application number: JP2007229436A
Authority: JP
Inventors: Hiroaki Kato; 寛明加藤
Original assignee: Toshiba TEC Corp
Current assignee: Toshiba TEC Corp
Priority date: 2007-09-04
Filing date: 2007-09-04
Publication date: 2009-03-26
Anticipated expiration: 2027-09-04
Also published as: JP5053002B2

Abstract

【課題】ハードウェアが現時点でどのような状態にあるかを容易かつ適切に把握することができ、これによりハードウェアの不具合の原因を容易に特定することができて、ハードウェアの復旧に要する時間の短縮が図れるハードウェア監視ユニットを提供する。
【解決手段】各デバイスに順にアクセスして各デバイスからデータを読出し、このデータの読出し状況および同読出しデータの内容に応じて各デバイスの状態を判定する。
【選択図】図１

Description

この発明は、電子レジスタ、ＰＯＳターミナル、パーソナルコンピュータ等の各種電子機器などに用いられるハードウェア監視ユニットに関する。

電子レジスタ、ＰＯＳターミナル、パーソナルコンピュータ等の電子機器は、制御部およびその制御部に接続された機器など複数のデバイスにより構成されている。これらデバイスのハードウェアに不具合たとえば動作停止が生じた場合、その動作停止が何かを待っている待機の状態なのか、それともロックなのか、ユーザや保守員はすぐに判別できない。すなわち、ハードウェアの不具合の原因を特定することは難しく、復旧に長い時間がかかってしまう。

なお、ハードウェアの不具合に対処する機能を備えたシステムとして、ハードウェアの障害発生の兆候を自システム内で検知することのできる計算機システムが知られている（例えば特許文献１）。
特開２００５―１１５７５１号公報

上記の計算機システムの場合、ハードウェアの障害発生の兆候を前もって検知するだけで、ハードウェアが現時点でどのような状態にあるかを把握することはできない。

この発明は、上記の事情を考慮したもので、その目的は、ハードウェアが現時点でどのような状態にあるかを容易かつ適切に把握することができ、これによりハードウェアの不具合の原因を容易に特定することができて、ハードウェアの復旧に要する時間の短縮が図れるハードウェア監視ユニットを提供することにある。

請求項１に係る発明のハードウェア監視ユニットは、複数のデバイスを有するものにおいて、各デバイスにアクセスして各デバイスからデータを読出す読出手段と、この読出手段によるデータの読出し状況および同読出しデータの内容に応じて各デバイスの状態を判定する判定手段と、を備える。

この発明のハードウェア監視ユニットによれば、ハードウェアが現時点でどのような状態にあるかを容易かつ適切に把握することができる。これにより、ハードウェアの不具合の原因を容易に特定することができて、ハードウェアの復旧に要する時間の短縮が図れる。

以下、この発明の一実施形態について、電子レジスタ、ＰＯＳターミナル、パーソナルコンピュータ等の電子機器への適用を例に図面を参照して説明する。
図１に示すように、制御部であるところのＣＰＵ１にＩ／Ｏ（入出力）コントローラ２が接続され、そのＩ／Ｏコントローラ２にスーパー入出力インターフェース２１、メモリ２２、ＵＳＢインターフェース２３ａ，２３ｂ，２３ｃ、ＶＧＡ（Video Graphics Array）２４、ＬＡＮ（Local Area Network）インターフェース２５、ＰＣＩ（Peripheral Components Interconnect）入出力インターフェース２６などが接続されている。

Ｉ／Ｏコントローラ２には、ＣＰＵバス３に接続されたＬＰＣ（Low Pin Count）バスコントローラ４、メモリコントローラ５、ＵＳＢバスコントローラ６、およびＰＣＩバスコントローラ７が含まれている。このうち、ＬＰＣバスコントローラ４にＬＰＣバス１１を介して上記スーパー入出力インターフェース２１が接続され、メモリコントローラ５にメモリバス１２を介して上記メモリ２２が接続され、ＵＳＢバスコントローラ６にＵＳＢバス１３を介して上記ＵＳＢインターフェース２３ａ，２３ｂ，２３ｃが接続され、ＰＣＩバスコントローラ７にＰＣＩバス１４を介して上記ＶＧＡ２４、ＬＡＮインターフェース２５、ＰＣＩ入出力インターフェース２６が接続されている。

そして、Ｉ／Ｏコントローラ２内のＣＰＵバス３にハードウェア監視ユニット３０が接続される。ハードウェア監視ユニット３０は、ＣＰＵ１およびそのＣＰＵ１に接続された各デバイスなどのハードウェアをＣＰＵバス３を通して監視するもので、図２に示すように、ＣＰＵ３１、制御用プログラムや各デバイスのアドレスなどが記憶されたメモリ３２、監視対象のデバイスから読出されるデータを解読するデコードブロック３３などを有するとともに、液晶表示器４０を付属して備える。とくに、ＣＰＵ３１は、ハードウェア監視機能として次の（１）〜（４）の手段を有する。

（１）ＣＰＵ１を含む各デバイスにアクセスして各デバイスからデータを読出す読出手段。読出されたデータはデコードブロック３３で解読される。

（２）上記読出手段によるデータの読出し状況および同読出しデータの内容（デコードブロック３３の解読結果）に応じて各デバイスの状態を判定する判定手段。

（３）上記判定手段の判定結果を液晶表示器４０の文字表示や画像表示により報知する報知手段。

（４）上記読出手段によるアクセス先のアドレスおよび読出しデータをアクセス履歴データとしてメモリ３２に記憶する記憶手段。

つぎに、ハードウェア監視ユニット３０の作用について、図３のフローチャートを参照しながら説明する。
ハードウェア監視ユニット３０は、メモリ３２に記憶されているアドレスに基づき、ＣＰＵ１を含む各デバイスに順にアクセスして、各デバイスから所定のデータを読出す（ステップ１０１）。読出されたデータは、ハードウェア監視ユニット３０のデコードブロック３３で解読される。

そして、ハードウェア監視ユニット３０は、各デバイスからのデータの読出し状況および同読出しデータの内容（つまりデコードブロック３３の解読結果）に応じて、各デバイスの状態を判定する（ステップ１０２）。

例えば、ＣＰＵ１に対するアクセスの実行に際し、ＣＰＵ１からデータが読出された場合には、ＣＰＵ１が動作していると判定される。また、読出されたデータの内容に基づき、ＣＰＵ１がどのような動作状態（待機など）にあるかが判定される。ただし、ＣＰＵ１に対するアクセスにもかかわらずＣＰＵ１からデータが読出されない場合は、ＣＰＵ１が動作停止（いわゆるロック）の状態または異常であると判定される。また、アクセスによってＣＰＵ１からデータが読出されたとしても、読出されたデータがＣＰＵ１に固有のものでない場合や何らかの不具合を含んでいる場合は、ＣＰＵ１が異常であると判定される。

また、メモリ２２に対するアクセスの実行に際し、メモリ２２からデータが読出された場合には、メモリ２２が動作していると判定される。また、読出されたデータの内容に基づき、メモリ２２がどのような動作状態にあるかが判定される。ただし、メモリ２２に対するアクセスにもかかわらずメモリ２２からデータが読出されない場合は、メモリ２２が動作停止の状態または異常であると判定される。また、アクセスによってメモリ２２からデータが読出されたとしても、読出されたデータがメモリ２２に固有のものでない場合や何らかの不具合を含んでいる場合は、メモリ２２が異常であると判定される。

さらに、ＶＧＡ２４に対するアクセスの実行に際し、ＶＧＡ２４からデータが読出された場合には、ＶＧＡ２４が動作していると判定される。また、読出されたデータの内容に基づき、ＶＧＡ２４がどのような動作状態にあるかが判定される。ただし、ＶＧＡ２４に対するアクセスにもかかわらずＶＧＡ２４からデータが読出されない場合は、ＶＧＡ２４が動作停止の状態または異常であると判定される。また、アクセスによってＶＧＡ２４からデータが読出されたとしても、読出されたデータがＶＧＡ２４に固有のものでない場合や何らかの不具合を含んでいる場合は、ＶＧＡ２４が異常であると判定される。

他のＬＰＣバスコントローラ４、メモリコントローラ５、ＵＳＢバスコントローラ６、ＰＣＩバスコントローラ７、スーパー入出力インターフェース２１、ＵＳＢインターフェース２３ａ，２３ｂ，２３ｃ、ＬＡＮインターフェース２５、ＰＣＩ入出力インターフェース２６に対しても、同様のアクセスおよび判定が実行される。

また、ハードウェア監視ユニット３０は、上記判定結果を液晶表示器４０の文字表示や画像表示により報知するとともに（ステップ１０３）、上記アクセス先のアドレスおよび読出しデータをアクセス履歴データとしてメモリ３２に記憶する（ステップ１０４）。

以上のように、各デバイスに順にアクセスして各デバイスからデータを読出し、このデータの読出し状況および同読出しデータの内容に応じて各デバイスの状態を判定し、その判定結果を液晶表示器４０で報知することにより、各デバイスのハードウェアが現時点でどのような状態にあるかをユーザや保守員が容易かつ適切に把握することができる。これにより、ハードウェアの不具合の原因を容易に特定することができて、ハードウェアの復旧に要する時間の短縮が図れる。

しかも、メモリ３２に保存したアクセス履歴データを用いてハードウェアの状態を時系列的に解析することが可能である。

なお、上記実施形態では、ハードウェア監視ユニット３０がＣＰＵバス３に接続される場合を例に説明したが、図４に示すように、ハードウェア監視ユニット３０がＬＰＣバス１１およびＰＣＩバス１４に接続される構成としてもよい。この場合、ＬＰＣバス１１およびＰＣＩバス１４に接続されているローカルなデバイスが監視の対象となる。
その他、この発明は上記各実施形態に限定されるものではなく、要旨を変えない範囲で種々変形実施可能である。

一実施形態およびそれに関わる電子機器の制御回路を示すブロック図。一実施形態の具体的な構成を示すブロック図。一実施形態の作用を説明するためのフローチャート。一実施形態の接続先の変形例を示すブロック図。

符号の説明

１…ＣＰＵ（制御部）、２…Ｉ／Ｏコントローラ、３…ＣＰＵバス、４…ＬＰＣバスコントローラ、５…メモリコントローラ、６…ＵＳＢバスコントローラ、７…ＰＣＩバスコントローラ、２１…スーパー入出力インターフェース、２２…メモリ、２３ａ，２３ｂ，２３ｃ…ＵＳＢインターフェース、２４…ＶＧＡ、２５…ＬＡＮインターフェース、２６…ＰＣＩ入出力インターフェース、３０…ハードウェア監視ユニット、３１…ＣＰＵ、３２…メモリ、３３…デコードブロック、４０…液晶表示器

Claims

複数のデバイスを有するものにおいて、
前記各デバイスにアクセスして各デバイスからデータを読出す読出手段と、
前記読出手段によるデータの読出し状況および同読出しデータの内容に応じて前記各デバイスの状態を判定する判定手段と、
を備えることを特徴とするハードウェア監視ユニット。
前記判定手段の判定結果を報知する報知手段、をさらに備えることを特徴とする請求項１に記載のハードウェア監視ユニット。
前記読出手段によるアクセス先のアドレスおよび読出しデータをアクセス履歴データとして記憶する記憶手段、をさらに備えることを特徴とする請求項１または請求項２に記載のハードウェア監視ユニット。