CN111400210B - 一种集中式MACsec包处理芯片的中断处理方法及装置 - Google Patents

一种集中式MACsec包处理芯片的中断处理方法及装置 Download PDF

Info

Publication number
CN111400210B
CN111400210B CN202010162282.0A CN202010162282A CN111400210B CN 111400210 B CN111400210 B CN 111400210B CN 202010162282 A CN202010162282 A CN 202010162282A CN 111400210 B CN111400210 B CN 111400210B
Authority
CN
China
Prior art keywords
interrupt
chip
upper computer
state table
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010162282.0A
Other languages
English (en)
Other versions
CN111400210A (zh
Inventor
龚海东
方沛昱
裴园
龚源泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Centec Communications Co Ltd
Original Assignee
Suzhou Centec Communications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Centec Communications Co Ltd filed Critical Suzhou Centec Communications Co Ltd
Priority to CN202010162282.0A priority Critical patent/CN111400210B/zh
Publication of CN111400210A publication Critical patent/CN111400210A/zh
Application granted granted Critical
Publication of CN111400210B publication Critical patent/CN111400210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/16—Implementing security features at a particular protocol layer
    • H04L63/162—Implementing security features at a particular protocol layer at the data link layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/18—Network architectures or network communication protocols for network security using different networks or channels, e.g. using out of band channels

Abstract

本发明揭示了一种集中式MACsec包处理芯片的中断处理方法及装置，方法包括芯片中配置若干个中断状态表，每个中断状态表对应一安全通道，芯片根据每个中断状态表中中断类型字段产生相应中断并上报，进一步判断是否存在已上报且未被清零的中断，若是，安全通道在产生新的不同类型中断时，芯片更新对应中断状态表并上报和/或者安全通道产生相同类型中断时不重复上报。本发明能够对各个安全通道在收发方向上产生的不同类型中断进行正常上报，且不丢失不同类型的中断。

Description

一种集中式MACsec包处理芯片的中断处理方法及装置
技术领域
本发明涉及一种网络通信技术领域，尤其是涉及一种集中式MACsec包处理芯片的中断处理方法及装置。
背景技术
MACsec(Media Access Control Security，MAC安全)定义了基于IEEE 802局域网络的数据安全通信的方法，MACsec可为用户提供安全的MAC层数据发送和接收服务，包括用户数据加密、数据帧完整性检查及数据源真实性校验。在MACsec架构中，SC(SecureChannel，安全通道)是CA(secure Connectivity Association，安全连接关联)参与者之间用于传输MAC安全数据的安全通道，每个SC可提供单向点到点或点到多点的通信，如对于点对点的两台设备A和设备B，A到B单向数据转发链路可认为一个SC(a)，B到A单向数据转发链路可认为另外一个SC(b)。一个安全通道中可包含多个SA(Secure Association，安全关联)，每一个SA拥有一个不同的密钥。
目前，以太网MACsec方案通常基于端口PHY实现，当PHY上产生MACsec相关中断时，每个PHY作为独立器件向CPU进行中断上报。由于CPU处理中断需要时间，且每个SC可能使用独立的软件状态机，此时每个SC上的中断信号可能需要等待CPU处理，而且有不同类型中断的积累，CPU收到中断后进一步处理相应SC中的中断，并在处理完后清除中断信号。从CPU读取中断到处理完毕这段时间内，同一个SC上可能有新的不同类型中断上报，而此时CPU还没处理完之前上报的中断，等处理完后清除中断信号，期间新的不同类型的中断就会丢失。
发明内容
本发明的目的在于克服现有技术的缺陷，提供一种能够正常上报中断且不丢失中断的集中式MACsec包处理芯片的中断处理方法及装置。
为实现上述目的，本发明提出如下技术方案：一种集中式MACsec包处理芯片的中断处理方法，包括如下步骤：
S100，芯片中配置若干个中断状态表，每个所述中断状态表对应一安全通道，且所述中断状态表包括标示不同中断类型的中断类型字段；
S200，芯片根据每个中断状态表中中断类型字段产生相应中断并上报至芯片的上位机；
S300，判断是否存在已上报且未被清零的中断，若是，安全通道在产生新的不同类型中断时，芯片更新对应中断状态表中中断类型字段并上报中断至芯片的上位机，和/或安全通道在产生相同类型中断时，芯片不重复上报中断至芯片的上位机。
优选地，在步骤S200中，芯片在任意一个安全通道对应的中断状态表中存在非全零的中断类型字段时将相应的中断上报至芯片的上位机。
优选地，芯片还判断所有安全通道对应的中断状态表条目中中断类型字段是否全为零，仅在全为零时清除中断信号有效。
本发明还揭示了一种集中式MACsec包处理芯片的中断处理装置，包括
配置模块，用于在芯片中配置若干个中断状态表，每个所述中断状态表对应一安全通道，且所述中断状态表包括标示不同中断类型的中断类型字段；
中断上报模块，用于根据每个中断状态表中中断类型字段产生相应中断并上报至芯片的上位机；
判断模块，用于判断是否存在已上报且未被清零的中断；
中断处理模块，用于在判断模块判断存在已上报且未被清零的中断时，安全通道在产生新的不同类型中断时，更新对应中断状态表中中断类型字段并上报中断至芯片的上位机，和/或安全通道在产生相同类型中断时，芯片不重复上报中断类型至芯片的上位机；
优选地，所述中断上报模块在任意一个安全通道对应的中断状态表中存在非全零的中断类型字段时将相应的中断上报至芯片的上位机。
优选地，接收中断清除信号后，所述中断处理模块判断所有安全通道对应的中断状态表条目中中断类型字段是否全为零，仅在全为零时清除中断信号有效。
本发明的有益效果是：
本发明能够对各个安全通道在收发方向上产生的不同类型中断进行正常上报，且不丢失不同类型的中断。
附图说明
图1是本发明的方法流程图示意图；
图2是本发明的结构框图示意图。
具体实施方式
下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完整的描述。
如图1所示，为本发明所揭示的一种集中式MACsec包处理芯片的中断处理方法，包括如下步骤：
S100，芯片中配置若干个中断状态表，每个所述中断状态表对应一安全通道，且所述中断状态表包括标示不同中断类型的中断类型字段；
具体地，集中式MACsec包处理芯片通常可采用ASIC(Application SpecificIntegrated Circuit，专用集成电路)、FPGA(Field-Programmable Gate Array，现场可编程门阵列)、NP(Network Processor，网络处理器)等芯片，其在数据处理过程中，通过安全通道(SC，Secure Channel)传输MAC安全数据，每个安全通道可提供单向点到点或点到多点的通信。
为实现芯片上报所有不同类型的中断且不丢失中断，需在芯片内配置若干个中断状态表，每个中断状态表对应一安全通道，中断状态表用于记录对应安全通道内出现的中断类型，实施时，可根据实际需求在芯片内设置若干个索引(Index)为安全通道编号的中断状态表，便于芯片的上位机，如CPU，通过索引号(Index)获取相对应的中断状态表。
进一步地，每个中断状态表包括若干个条目，每个条目具有标示不同中断类型的中断类型字段，中断类型字段的位宽根据上报的总中断类型数量进行设置，如当有3个中断类型时，中断类型字段的位宽为3。
本实施例中，每个中断状态表支持芯片的上位机按条目进行读取操作和清零操作。
S200，芯片根据每个中断状态表中中断类型字段产生相应中断并上报至芯片的上位机；
具体地，中断状态表中中断类型字段非全零时表示记录一中断类型，如中断类型字段为0001时，记录一个中断，当为0010时，记录另一个中断。芯片获取每个中断状态表中是否存在非全零的中断类型字段，当任意一个安全通道对应的中断状态表中存在非全零的中断类型字段时，芯片将相应类型的中断上报至芯片的上位机。
S300，判断是否存在已上报且未被清零的中断，若是，安全通道在产生新的不同类型中断时，芯片更新对应中断状态表中中断类型字段并上报中断至芯片的上位机，和/或安全通道在产生相同类型中断时，芯片不重复上报中断至芯片的上位机；
具体地，芯片将相应中断类型上报至芯片的上位机后，芯片的上位机对该中断类型进行相应的处理，当存在已上报且芯片的上位机未处理的中断时，此时若安全通道产生一个新的中断类型，则芯片进一步对该安全通道对应的中断状态表中中断类型字段进行更新，以记录相应的中断类型，即在该安全通道对应的中断状态表中对中断类型字段设置相应的值，最后将该中断上报至芯片的上位机；
若此时安全通道产生相同类型的中断时，芯片不上报该同种类的中断至芯片的上位机，以减轻芯片上位机的负担。
进一步地，芯片的上位机通过中断状态表提供的接口进行读操作处理，并在读操作完成时通过芯片将中断状态表中中断类型字段置零处理，芯片的上位机进一步清除中断信号。
芯片的上位机处理中断时，通过中断状态表提供的接口对每个中断状态表进行读操作处理，当读操作完成时通过芯片将中断状态表中中断类型字段置零，也即芯片的上位机对中断类型字段记录的中断处理后，通过芯片将中断类型字段进行置零处理，以使该条目可记录新的中断。
当芯片的上位机处理完中断后，芯片的上位机进一步进行清除中断信号处理。芯片的上位机在清除中断信号时首选芯片判断所有安全通道对应的中断状态表中中断类型字段是否为全零，若为全零，则清除中断信号生效，也即芯片的上位机成功清除中断，否则，视为已处理完该轮中断，对于某个中断状态表中中断类型字段未成功置零，则芯片的上位机将该中断类型字段对应的中断视为下一轮上报的中断。
如图2所示，本发明还揭示了一种集中式MACsec包处理芯片的中断处理装置，包括配置模块、中断上报模块、判断模块和中断处理模块，其中，配置模块用于在芯片中配置若干个中断状态表，每个所述中断状态表对应一安全通道，且所述中断状态表包括表示不同中断类型的中断类型字段；中断上报模块用于根据每个中断状态表中中断类型字段产生相应中断并上报至芯片的上位机；判断模块用于判断是否存在已上报且未被清零的中断；中断处理模块用于在判断模块判断存在已上报且未被清零的中断时更新对应中断状态表中中断类型字段并上报中断至芯片的上位机，和/或安全通道产生相同类型中断时，芯片不重复上报中断至芯片的上位机。
实施时，芯片通过配置模块在芯片中配置若干个中断状态表，每个中断状态表对应一安全通道，每个中断状态表具有标示不同中断类型的中断类型字段，中断状态表详见上述，在此不再一一详述。
芯片通过中断上报模块查询每个中断状态表中是否存在非全零的中断类型字段，当任意一个安全通道对应的中断状态表中存在非全零的中断类型字段时，芯片将相应的中断上报至芯片的上位机，判断模块进一步判断否存在已上报且芯片的上位机未处理的中断，若是，则芯片通过第一中断处理模块在安全通道产生新的不同类型中断时更新对应中断状态表中中断类型字段并上报中断至芯片的上位机，和/或安全通道产生相同类型中断时，芯片不重复上报中断至芯片的上位机；
进一步地，芯片的上位机通过中断状态表提供的接口对每个中断状态表进行读操作处理，并在读操作完成时通过芯片将中断状态表中中断类型字段置零处理，进一步清除中断信号。在进行清除中断信号时，芯片判断所有安全通道对应的中断状态表中中断类型字段是否为全零，若为全零，则清除中断信号生效，也即芯片的上位机成功清除中断，否则，视为已处理完该轮中断，对于某个中断状态表中中断类型字段未成功置零，则芯片的上位机将该中断类型字段对应的中断视为下一轮上报的中断。
本发明能够对各个安全通道(SC，Secure Channel)在收发方向上产生的不同类型中断进行正常上报，且不丢失不同类型的中断。
本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。

Claims (6)

1.一种集中式MACsec包处理芯片的中断处理方法，其特征在于，包括如下步骤：
S100，芯片中配置若干个中断状态表，每个所述中断状态表对应一安全通道，且所述中断状态表包括标示不同中断类型的中断类型字段；
S200，芯片根据每个中断状态表中中断类型字段产生相应中断并上报至芯片的上位机；
S300，判断是否存在已上报且未被清零的中断，若是，安全通道在产生新的不同类型中断时，芯片更新对应中断状态表中中断类型字段并上报中断至芯片的上位机，和/或安全通道在产生相同类型中断时，芯片不重复上报中断至芯片的上位机，其中，所述清零为在读操作完成时通过芯片将中断状态表中中断类型字段置零处理。
2.根据权利要求1所述的集中式MACsec包处理芯片的中断处理方法，其特征在于，在步骤S200中，芯片在任意一个安全通道对应的中断状态表中存在非全零的中断类型字段时将相应的中断上报至芯片的上位机。
3.根据权利要求1所述的集中式MACsec包处理芯片的中断处理方法，其特征在于，芯片还判断所有安全通道对应的中断状态表条目中中断类型字段是否全为零，仅在全为零时清除中断信号有效。
4.一种集中式MACsec包处理芯片的中断处理装置，其特征在于，包括
配置模块，用于在芯片中配置若干个中断状态表，每个所述中断状态表对应一安全通道，且所述中断状态表包括标示不同中断类型的中断类型字段；
中断上报模块，用于根据每个中断状态表中中断类型字段产生相应中断并上报至芯片的上位机；
判断模块，用于判断是否存在已上报且未被清零的中断，所述清零为在读操作完成时通过芯片将中断状态表中中断类型字段置零处理；
中断处理模块，用于在判断模块判断存在已上报且未被清零的中断时，安全通道在产生新的不同类型中断时，更新对应中断状态表中中断类型字段并上报中断至芯片的上位机，和/或安全通道在产生相同类型中断时，芯片不重复上报中断类型至芯片的上位机。
5.根据权利要求4所述的集中式MACsec包处理芯片的中断处理装置，其特征在于，所述中断上报模块在任意一个安全通道对应的中断状态表中存在非全零的中断类型字段时将相应的中断上报至芯片的上位机。
6.根据权利要求4所述的集中式MACsec包处理芯片的中断处理装置，其特征在于，接收中断清除信号后，所述中断处理模块还判断所有安全通道对应的中断状态表条目中中断类型字段是否全为零，仅在全为零时清除中断信号有效。
CN202010162282.0A 2020-03-10 2020-03-10 一种集中式MACsec包处理芯片的中断处理方法及装置 Active CN111400210B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010162282.0A CN111400210B (zh) 2020-03-10 2020-03-10 一种集中式MACsec包处理芯片的中断处理方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010162282.0A CN111400210B (zh) 2020-03-10 2020-03-10 一种集中式MACsec包处理芯片的中断处理方法及装置

Publications (2)

Publication Number Publication Date
CN111400210A CN111400210A (zh) 2020-07-10
CN111400210B true CN111400210B (zh) 2022-05-06

Family

ID=71432293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010162282.0A Active CN111400210B (zh) 2020-03-10 2020-03-10 一种集中式MACsec包处理芯片的中断处理方法及装置

Country Status (1)

Country Link
CN (1) CN111400210B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799148A (en) * 1984-10-30 1989-01-17 Kabushiki Kaisha Toshiba Interrupt control system having a processor for determining service priority among a plurality of modules according to an interrupt status table
CN101236541A (zh) * 2008-03-03 2008-08-06 北京中星微电子有限公司 一种集中控制的中断控制器及其中断控制方法
CN105635145A (zh) * 2015-12-31 2016-06-01 盛科网络（苏州）有限公司 Capwap dtls隧道的芯片级安全防护方法
CN107111576A (zh) * 2014-11-25 2017-08-29 英特尔公司 发布的中断架构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1168004C (zh) * 1989-05-17 2004-09-22 国际商业机器公司 在数据处理系统中提供容错环境和体系结构的装置
US7584316B2 (en) * 2003-10-14 2009-09-01 Broadcom Corporation Packet manager interrupt mapper
WO2009141992A1 (ja) * 2008-05-19 2009-11-26 パナソニック株式会社 通信処理装置、通信処理方法、通信処理装置の制御方法および通信機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799148A (en) * 1984-10-30 1989-01-17 Kabushiki Kaisha Toshiba Interrupt control system having a processor for determining service priority among a plurality of modules according to an interrupt status table
CN101236541A (zh) * 2008-03-03 2008-08-06 北京中星微电子有限公司 一种集中控制的中断控制器及其中断控制方法
CN107111576A (zh) * 2014-11-25 2017-08-29 英特尔公司 发布的中断架构
CN105635145A (zh) * 2015-12-31 2016-06-01 盛科网络（苏州）有限公司 Capwap dtls隧道的芯片级安全防护方法

Also Published As

Publication number Publication date
CN111400210A (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
JP2767710B2 (ja) 複数のデータ処理装置間のデータ転送装置および方法
US4346440A (en) Advanced data link controller
KR100772548B1 (ko) 공유된 통신 채널상에서 효율적인 폴된 프레임 교환
CN101233724B (zh) 用于两个无线设备之间的范围扩展的方法和系统
CN101309273B (zh) 一种生成安全联盟的方法和装置
US20040221025A1 (en) Apparatus and method for monitoring computer networks
US8692664B2 (en) Alarm report method, system and device for cascaded equipment
WO2016078312A1 (zh) 单板测试方法及装置
CN106921665A (zh) 一种报文处理方法及网络设备
JP3948454B2 (ja) 通信装置と通信システムと通信方法およびプログラム
CN101170392A (zh) 无线通讯系统处理协议错误的方法及其相关装置
WO2018014742A1 (zh) 一种接口扩展设备的端口配置方法及装置
CN111400210B (zh) 一种集中式MACsec包处理芯片的中断处理方法及装置
CN101188869B (zh) 无线通信系统的加密保护方法及其相关装置
KR100223374B1 (ko) 고정국에서의 메시지 변환, 배분 및 처리방법
CN1248528C (zh) 使用加密数据及未加密控制代码的调制解调器
US9992767B2 (en) Data transmission method and device
CN101207462B (zh) 一种复位处理方法、系统及设备
US6687754B1 (en) Method of detecting a device in a network
CN105208556A (zh) 认证管理方法、装置、wlan接入设备以及通信系统
WO2021115203A1 (zh) 一种数据处理方法、装置、设备和存储介质
CN114489730A (zh) 一种远程升级方法及其终端设备、计算机可读存储介质
CN107360605A (zh) 数据传输系统、方法和装置
US20010027536A1 (en) Methods in a communication system
CN103747479B (zh) 无线通信方法和无线通信设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 215101 unit 13 / 16, 4th floor, building B, No. 5, Xinghan street, Suzhou Industrial Park, Jiangsu Province

Applicant after: Suzhou Shengke Communication Co.,Ltd.

Address before: Unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, 215000 Jiangsu Province

Applicant before: CENTEC NETWORKS (SU ZHOU) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant