CN1125869A - 数据传送接口装置 - Google Patents
数据传送接口装置 Download PDFInfo
- Publication number
- CN1125869A CN1125869A CN 94115286 CN94115286A CN1125869A CN 1125869 A CN1125869 A CN 1125869A CN 94115286 CN94115286 CN 94115286 CN 94115286 A CN94115286 A CN 94115286A CN 1125869 A CN1125869 A CN 1125869A
- Authority
- CN
- China
- Prior art keywords
- data
- digital display
- interface unit
- bus
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
连接两个数字系统以供交换信息的数据传送接口装置，可在两数字电子系统间将两系统连接起来，并控制两数字系统间的信息交换。本数据传送接口装置包括两个系统总线控制装置，各连接至一数字系统的系统总线；一个共用数据存贮装置，被连接至该两系统总线控制装置；以及一个优先权仲裁装置，接收这两数字系统的信息传送请求，判别两数字系统对该共用数据存贮装置的采集优先次序，以使能信号控制这两系统总线控制装置。
Description
本发明涉及数据传送的接口装置。特定而言，本发明涉及两个控制系统之间的一种简单但有效的数据传送接口。
两个数字系统，或者一个数字电子系统之中的两个子系统，例如两个以微处理器为中央处理器的数字电子系统，有时会需要进行数据的交换。典型的例子为多重处理器的多路选择电算系统，例如英代尔公司的Multibus II结构之中的iPSB总线(Parallel SystemBus)，其上所插置的总线主处理器(Bus Masters)，有时会需要在互相之间交换信息。这种常用技术的信息传送装置，或称为数据传送接口装置，通常是直接占用其所与之交换信息的系统的存贮装置，以便直接地将信息写入目标系统的存贮器之内。这种作法会干扰目标系统的正常运作，因为此时该系统必须要将其牵涉到存贮器存取的动作暂停，以将其存贮器的采集控制权让予数据传送接口装置。这种作法的直接结果便是降低了目标系统，换言之，亦即整个系统的总处理能力(throughput)。
因此，本发明的一个目的是在于提供一种数据传送接口装置，可以在两个数字电子系统之间进行数据信息的高效率传送交换。
本发明的更进一步目的是在于提供一种数据传送接口装置，可以达到在不影响目标系统的正常操作的情况之下进行数据信息的高效率传送交换。
本发明是一种连接两个数字系统以供交换信息的数据传送接口装置，该两数字系统各以其系统总线通过数据传送接口装置而连接，这种数据传送接口装置的结构包括有：
两个系统总线控制装置，各连接至一个数字系统的系统总线；
一个共用数据存贮装置，被连接至所述的两个系统总线控制装置；与
一个优先权仲载装置，接收这两个数字系统的信息传送请求，进行两数字系统对所述共用数据存贮装置的采集优先次序的判别，而以使能信号控制所述的两个系统总线控制装置。
本发明是利用两个数字系统之间的一个共用的数据存贮装置作为两个系统之间的数据传送接口装置的基础。两个数字系统皆可以将此数据存贮装置当作其本身存贮器的一部分，即此一数据存贮装置分别构成了两个系统的存贮地址范围之中的一个地址空间。
利用本发明的数据传送接口装置，两个需要进行数据交换的数字系统，在不同时利用本发明的接口装置与对方进行数据交换时，正在利用到本发明的接口装置的数字系统，并不会影响到另一个未与本发明的接口装置进行数据采集的数字系统本身的正常动作，这是与常用技术中直接占用了对方的存贮装置的作法不同的。由于不占用对方的存贮装置，因此对方目前所进行的动作，特别是有关于存贮器的存取的动作就不受影响。
通过本发明的数据传送接口装置所进行的，两个数字系统之间的数据交换，可以由两个系统所共同发出的中断请求，或其中一个系统单独对另一方发出数据交换的中断请求，或者传送数据本身的参数，或者特定的子程序的形式来进行。
本发明的其它目的与特点将配合附图在后面进行详细说明。
附图简要说明
图1是本发明数据传送接口装置一实施例的方块电路图；
图2是本发明数据传送接口装置使用于两个数字系统之间，对应于两系统的存贮地址安排示意图；
图3是图1中本发明数据传送接口装置实施例电路中两个系统总线控制装置的一种实例电路图；
图4是图1中本发明数据传送接口装置实施例电路中优先权仲载装置的一种实例电路图；
图5是本发明数据传送接口装置使用于两个数字系统之间，其对应于两系统的存贮地址进行数据读写的时序图；与
图6是本发明数据传送接口装置另一实施例的方块电路图。
较佳实施例的说明
参考图1，其中显示本发明数据传送接口装置一实施例的方块电路图。本发明的数据传送接口装置10包括有一个共用数据存贮装置1，两个系统总线控制装置2与3，以及一个优先权仲载装置4。
本发明的数据传送接口装置10是被装设于两个数字系统，即第一系统11与第二系统12之间。两个数字系统中的第一系统11，是利用其地址总线A_addr、数据总线A_data，以及其它的总线控制信号，诸如A_write、A_read等，通过数据传送接口装置10的控制，而与第二系统12的各对应总线信号相连接，以便进行双向的数据传送。
数据传送接口装置10的共用数据存贮装置1可供两个欲进行数据交换的数字系统存贮信息和数据。共用数据存贮装置1可以由熟知的静态随机存取存贮器SRAM，或动态随机存取存贮器DRAM，或由D型寄存器的阵列所组成的，可以随意进行数据读写的存贮装置所构成。
数据传送接口装置10的系统总线控制装置2则将第一系统11与共用数据存贮装置1连接在一起，以便第一系统11可以进行对共用数据存贮装置1的信息读写动作。系统总线控制装置2的作用在于将共用数据存贮装置1的存贮范围映射至第一系统11本身的存贮空间范围之中，使得第一系统11在采集共用数据存贮装置1时，即如同在采集其本身的存贮范围一样的直接。相同的，系统总线控制装置3则将第二系统12与共用数据存贮装置1连接在一起，以便第二系统12可以进行对共用数据存贮装置1的信息读写动作。图2为本发明数据传送接口装置10使用于两个数字系统11与12之间，其对应于两系统的存贮地址安排示意图。此示意图表示本发明数据传送接口装置10的共用数据存贮装置1可以模拟，或分别映射至两个数字系统的存贮空间的一部分。
两个数字系统11与12如此就可以通过对共用数据存贮装置1的数据写入，而将欲传达给对方的信息发出，并寄存于共用数据存贮装置1之中，待接收的一方对共用数据存贮装置1进行数据的读取时，便可以接收到对方所欲传达的信息。利用这种方式，两个数字系统11与12便不会因为要发送信息给对方，便要求对方停止其操作，影响了对方的操作效率。
数据传送接口装置10的优先权仲载装置4则被设置于两个数字系统之间作为系统总线的使用仲载装置。其作用是在于判断第一与第二系统11与12对共用数据存贮装置1的信息读写先后次序，使得共用数据存贮装置1不会同时地被两个数字系统所采集。
接着参考图3，其中显示本发明数据传送接口装置10中两个系统总线控制装置2与3的一种实例电路图。系统总线控制装置2(或3)包含有一个数据总线输出/输入控制装置31，一个地址总线输入控制装置32，以及一个读写控制装置33。数据总线输出/输入控制装置31可以由两个三态缓冲器31a与31b所构成。
控制装置31可以利用其三态缓冲器31a与31b来控制第一系统11(或第二系统12)的数据总线是否可以通过系统总线控制装置2(或3)而连接至共用数据存贮装置1，以便进行信息数据的读写。地址总线输入控制装置32则是用来控制第一系统11(或第二系统12)的地址总线是否可以通过系统总线控制装置2(或3)而连接至共用数据存贮装置1，以便进行信息数据的读写。读写控制装置33则是被用来控制共用数据存贮装置1，以及数据总线的输出/输入控制装置32的输出/输入方向。在图3的实施例电路中，读写控制装置33是由两个与门33a与33b所构成，以正逻辑的形态，利用一个使能信号EN来控制第一系统11(或第二系统12)的读取与写入信号的耦接。
接着参考图4。图4为图1中本发明数据传送接口装置10中优先权仲载装置4的一种实例电路图。优先权仲载装置4的结构组成包括有输入控制装置41、状态保持装置42，以及输出控制装置43。
输入控制装置41可由与门41a与41b所构成，根据两个数字系统11与12的读写指令下达时间差作为判定两个系统的先后次序的依据。先进入的系统会将另一系统暂时地关闭，须等到其读写程序完毕之后，才会容许另一系统进入。状态保持装置42则被用来锁住输入控制装置41的输出状态，其结果被用来控制系统总线控制装置2(或3)及输出控制装置43的动作，亦可以让控制系统读回flag_a或flag_b状态信号，以作为数据交换的参考。若两个数字系统进入的时间差小到无法判别两个系统的先后时，便会使用上一次所保持下来的状态，来作为判定两个数字系统先后次序的依据。输出控制装置43是被用来通知控制系统进入等待状态，包含有第一系统11所使用的等待控制装置43b，以及第二系统12所使用的等待控制装置43a。在此实施例中，这两个等待控制装置可以由与门所构成。第一系统11的等待控制装置43b在两个数字系统皆进来采集数据进行数据的读写，且其中第二系统12比第一系统11的时间早时，即会产生等待信号，通知第一系统11必须等到第二系统12完成采集时再进行其动作。同样的情况，第二系统12的等待控制装置43a在两个数字系统皆进来采集数据进行数据的读写，且其中第一系统11比第二系统12的时间早时，即会产生等待信号，通知第二系统12必须等到第一系统11完成采集时再进行其动作。
图5中显示了本发明数据传送接口装置10使用于两个数字系统11与12之间，其对应于两系统的存贮地址进行数据读写的时序图。图中51所标示的时间区间之中所显示的为第一系统11的写入周期中各相关信号的时序。52所标示的为第二系统12的读取周期中各相关信号的时序。53所标示的则为两个系统11与12同时进行读写时的各相关信号时序。
本发明的前述说明文字是用来举例说明本发明，熟悉本技术的人员可以了解，本发明的实施例可以进行某些修改而不偏离于本发明的范畴。例如，图6中显示的本发明的数据传送接口装置另一实施例的电路中的共用数据存贮装置1，可以包含两组存贮装置，其中第一组存贮装置15可供两个数字系统中的第一系统11进行数据的写入，并供第二系统12进行数据的读出，而第二组存贮装置16可供第二系统12进行数据的写入，并供第一系统11进行数据的读出。这种安排可以让两个数字系统11与12同时地进行数据的交换，而不须考虑共用数据存贮装置1是否正被另一数字系统采集。
再例如，本发明的数据传送接口装置所连接的两个数字电子系统若不会出现两个系统同时需要收发信息的情形，本发明的构造之中便不需要有优先权仲载装置的存在。
又例如，本发明的数据传送接口装置中的共用数据存贮装置，其数据总线的数量可以不与数字电子系统的数据总线数量相同。例如，需要连接的数字电子系统的数据总线可能具有32位，或者更多位，而共用数据存贮装置可能只具有8位，但这种情形并不影响本发明的范畴。在这两种数量不同的总线之间只需加入适当的逻辑电路，便可以利用分级的方式使数量多的总线上的数据信息在数量少的总线上进出。
Claims (6)
1、一种连接两个数字系统以供交换信息的数据传送接口装置，该两数字系统各以其系统总线通过数据传送接口装置而连接，这种数据传送接口装置的结构包括有：
两个系统总线控制装置，各连接至一个数字系统的系统总线；
一个共用数据存贮装置，被连接至所述的两个系统总线控制装置；与
一个优先权仲载装置，接收这两个数字系统的信息传送请求，进行两数字系统对所述共用数据存贮装置的采集优先次序的判别，而以使能信号控制所述的两个系统总线控制装置。
2、根据权利要求1所述的数据传送接口装置，其特征在于：所述共用数据存贮装置包含有两组存贮装置，其中第一组存贮装置可供该两数字系统中的第一个系统进行数据的写入，并供该两数字系统中的第二个系统进行数据的读出，且其中第二组存贮装置可供该第二个系统进行数据的写入，并供该第一个系统进行数据的读出。
3、根据权利要求1所述的数据传送接口装置，其特征在于：所述的两个系统总线控制装置包括有一个数据总线输出/输入控制装置，一个地址总线输入控制装置，以及一个读写控制装置；其中所述的数据总线输出/输入控制装置是控制该数字系统的数据总线与所述的共用数据存贮装置的数据总线的连接；所述的地址总线输入控制装置是控制该数字系统的地址总线与所述的共用数据存贮装置的地址总线的连接；且所述的读写控制装置是控制该数据总线的输出/输入方向。
4、根据权利要求1所述的数据传送接口装置，其特征在于：所述的优先权仲载装置包含有一个输入控制装置，一个状态保持装置，以及一个输出控制装置；其中所述输入控制装置可根据这两个数字系统的读写指令下达时间差作为判定两个系统先后次序的依据；所述状态保持装置被用来锁住所述输入控制装置的输出状态，其锁定的结果被用来控制所述系统总线控制装置以及所述输出控制装置的动作；且所述输出控制装置被用来通知这些数字系统进入等待状态。
5、根据权利要求4所述的数据传送接口装置，其特征在于：所述输出控制装置包括有该两数字系统的等待控制装置，其中第一个等待控制装置在该两个数字系统皆进来采集数据，进行数据的读写且其中第二系统比第一系统的时间早时，会产生等待信号，通知第一系统必须等到第二系统完成采集时再进行其动作；且该第二个等待控制装置在该两个数字系统皆进来采集数据，进行数据的读写且其中第一系统比第二系统的时间早时，即会产生等待信号，通知第二系统必须等到第一系统完成采集时再进行其动作。
6、根据权利要求1、2、3或4所述的数据传送接口装置，其特征在于：所述数据存贮装置包括有动态随机存取存贮器或静态随机存取存贮器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN94115286A CN1049753C (zh) | 1994-09-16 | 1994-09-16 | 数据传送接口装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN94115286A CN1049753C (zh) | 1994-09-16 | 1994-09-16 | 数据传送接口装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1125869A true CN1125869A (zh) | 1996-07-03 |
| CN1049753C CN1049753C (zh) | 2000-02-23 |
Family
ID=5037456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN94115286A Expired - Lifetime CN1049753C (zh) | 1994-09-16 | 1994-09-16 | 数据传送接口装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1049753C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1983220B (zh) * | 2005-12-17 | 2010-05-05 | 鸿富锦精密工业（深圳）有限公司 | 多信号源共用信号输入电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4864291A (en) * | 1988-06-21 | 1989-09-05 | Tandem Computers Incorporated | SCSI converter |
| US5524252A (en) * | 1991-04-19 | 1996-06-04 | International Business Machines Corporation | Personal computer system combined with an adapter for networks having varying characteristics, and adapter for coupling a personal computer to such networks |
-
1994
- 1994-09-16 CN CN94115286A patent/CN1049753C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1983220B (zh) * | 2005-12-17 | 2010-05-05 | 鸿富锦精密工业（深圳）有限公司 | 多信号源共用信号输入电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1049753C (zh) | 2000-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100595720C (zh) | 用于基于集线器的存储系统中直接存储器访问的设备和方法 | |
| US6957285B2 (en) | Data storage system | |
| US4674033A (en) | Multiprocessor system having a shared memory for enhanced interprocessor communication | |
| US5878235A (en) | Method and system for concurrent computer transaction processing | |
| US7024509B2 (en) | Passive release avoidance technique | |
| EP0486167A2 (en) | Multiple computer system with combiner/memory interconnection system | |
| CN87106353A (zh) | 数字数据处理系统高速缓冲存储器内容的失效标记 | |
| US5528761A (en) | Message passing apparatus for determining if counted acknowledgements from a set of processors are within a defined range | |
| KR970029014A (ko) | 데이타 프로세싱 시스템 및 방법 | |
| JPH07504774A (ja) | リアルタイム処理システム | |
| JP2000268006A (ja) | マルチプロセッサシステム | |
| US6675251B1 (en) | Bridge device for connecting multiple devices to one slot | |
| US5249297A (en) | Methods and apparatus for carrying out transactions in a computer system | |
| CA2114374C (en) | Bus coupling information processing system for multiple access to system bus | |
| CN1049753C (zh) | 数据传送接口装置 | |
| EP0174446B1 (en) | distributed multiprocessing system | |
| US5822766A (en) | Main memory interface for high speed data transfer | |
| US5678018A (en) | Cache address modification control | |
| US20080098153A1 (en) | Memory access controller | |
| JPH02132543A (ja) | 情報処理装置 | |
| JPH02257352A (ja) | Ｖｍｅバスを用いた高速ローカルバス | |
| JP2966038B2 (ja) | ディジタルデータ処理ユニット調停装置及び方法 | |
| KR950008395B1 (ko) | 호스트 컴퓨터에서 mimd프로세서로의 데이타 전송장치 | |
| WO1996033466A1 (en) | Performing input/output operations in a multiprocessor system | |
| JPH04120648A (ja) | 共通バス接続装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CX01 | Expiry of patent term |
Expiration termination date: 20140916 Granted publication date: 20000223 |