CN111858410A - 存储器模块及具有存储器模块的存储系统 - Google Patents

存储器模块及具有存储器模块的存储系统 Download PDF

Info

Publication number
CN111858410A
CN111858410A CN202010114593.XA CN202010114593A CN111858410A CN 111858410 A CN111858410 A CN 111858410A CN 202010114593 A CN202010114593 A CN 202010114593A CN 111858410 A CN111858410 A CN 111858410A
Authority
CN
China
Prior art keywords
module
register
management unit
power management
control data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010114593.XA
Other languages
English (en)
Other versions
CN111858410B (zh
Inventor
李奎东
尹永
朴星柱
尹珍成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190090970A external-priority patent/KR20200124587A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111858410A publication Critical patent/CN111858410A/zh
Application granted granted Critical
Publication of CN111858410B publication Critical patent/CN111858410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

提供了存储器模块及具有存储器模块的存储系统。所述存储器模块包括：串行存在检测器(SPD)，被配置为：通过至少一个模块位置标识端子检测模块标识(ID)，并且生成模块ID和对应于模块ID的寄存器地址中的至少一个。电源管理单元(PMU)响应于由SPD生成的模块ID和寄存器地址中的至少一者。PMU被配置为基于模块ID和对应于模块ID的寄存器地址中的至少一者，设置内部时钟信号的开始时间点和/或结束时间点，并且还被配置为：响应于内部时钟信号生成至少一个内部电源电压。还提供了多个存储器件，多个存储器件被配置为：接收至少一个内部电源电压，并且响应于命令/地址信号执行操作。

Description

存储器模块及具有存储器模块的存储系统
优先申请的引用
本申请要求于2019年4月24日提交的韩国专利申请No.10-2019-0047980以及于2019年7月26日提交的韩国专利申请No.10-2019-0090970的优先权，所述韩国专利申请的公开内容通过引用合并于此。
技术领域
与示例实施例一致的装置和系统涉及存储器模块及包括存储器模块的存储系统。
背景技术
存储系统总体上可以包括安装在主板上的多个存储器插槽、控制器以及电源管理单元(PMU)。存储器模块可以插入到多个存储器插槽中的每个存储器插槽。然而，最近已经开发了包括电源管理单元的存储器模块。因此，需要控制多个存储器模块中的每个存储器模块中包括的电源管理单元以使用外部电源电压稳定地生成内部电源电压的技术。
发明内容
本发明构思的示例实施例旨在提供能够通过包括在存储器模块中的电源管理单元(PMU)稳定地生成内部电源电压的存储器模块以及具有该存储器模块的存储系统。
本发明构思的方面不应被上述描述所限制，本领域普通技术人员从在此描述的示例实施例将清楚地理解未提及的其他方面。
根据示例实施例，提供一种存储器模块，所述存储器模块包括串行存在检测器，所述串行存在检测器被配置为：通过至少一个模块位置标识端子检测模块标识(ID)，并且发送所述模块ID(或对应于所述模块ID的寄存器地址)。还提供了电源管理单元，所述电源管理单元被配置为：经由本地数据通信通道与所述串行存在检测器进行通信，接收所述模块ID(或对应于所述模块ID的寄存器地址)，基于所述模块ID(或对应于所述模块ID的寄存器地址)设置内部时钟信号的开始时间点和/或结束时间点，并且响应于所述内部时钟信号生成至少一个内部电源电压。还提供了多个半导体存储器件，所述多个半导体存储器件被配置为：接收所述至少一个内部电源电压，响应于命令/地址信号执行操作，并且存储或输出数据。
根据另外的示例实施例，提供一种存储器模块，所述存储器模块包括电源管理单元，所述电源管理单元被配置为：基于模块ID设置内部时钟信号的开始时间点和/或结束时间点，并且响应于所述内部时钟信号生成至少一个内部电源电压。还提供了多个半导体存储器件，所述多个半导体存储器件被配置为：接收所述至少一个内部电源电压，响应于命令/地址信号执行操作，并且存储或输出数据。
根据本发明的进一步的实施例，提供一种存储系统，所述存储系统包括主板、设置在主板上的彼此不同的多个位置处的多个存储器插槽、安装在所述多个存储器插槽中的多个存储器模块以及控制单元。所述控制单元被配置为：执行与所述多个存储器模块的全局数据通信，发送命令/地址信号，并且发送和接收数据。所述多个存储器模块中的每个存储器模块可以包括：相应的电源管理单元，所述电源管理单元被配置为：基于多个不同的模块ID之中的对应的模块ID，设置内部时钟信号的开始时间点和/或结束时间点，并且响应于所述内部时钟信号生成至少一个内部电源电压。还提供了多个半导体存储器件，所述多个半导体存储器件被配置为：接收所述至少一个内部电源电压，响应于所述命令/地址信号执行操作，并且存储或输出所述数据。
附图说明
图1是根据本发明构思的示例实施例的存储器模块的配置的框图。
图2是示出根据本发明构思的示例实施例的串行存在检测器的配置的框图。
图3是示出根据本发明构思的示例实施例的电源管理单元的配置的框图。
图4是示出根据本发明构思的示例实施例的内部时钟信号生成器的配置的框图。
图5是用于描述图4中所示的内部时钟信号生成器的操作的操作定时图。
图6是示出根据本发明构思的示例实施例的电压生成器的配置的示图。
图7是示出根据本发明构思的示例实施例的根据寄存器单元的多个控制数据寄存器的模块ID的控制数据的表格。
图8是根据本发明构思的示例实施例的用于描述串行存在检测器与电源管理单元之间的本地数据通信的操作定时图。
图9是根据本发明构思的示例实施例的用于描述串行存在检测器与电源管理单元之间的本地数据通信的操作定时图。
图10是根据本发明构思的示例实施例的用于描述外部设备与串行存在检测器之间的全局数据通信的操作定时图。
图11是根据本发明构思的示例实施例的用于描述串行存在检测器与电源管理单元之间的本地数据通信的操作定时图。
图12是示出根据本发明构思的示例实施例的存储器模块的配置的框图。
图13是示出根据本发明构思的示例实施例的电源管理单元的配置的框图。
图14是根据本发明构思的示例实施例的用于描述外部设备与电源管理单元之间的全局数据通信的操作定时图。
图15是示出根据本发明构思的示例实施例的存储系统的配置的框图。
具体实施方式
在下文，将参照附图来描述根据示例实施例的存储器模块以及具有该存储器模块的存储系统。
图1是示出根据本发明构思的示例实施例的存储器模块的配置的框图，存储器模块100可以包括：4n个半导体存储器件M11至M1n、M21至M2n、M31至M3n和M41至M4n、主板10、串行存在检测器(SPD)12、电源管理单元(PMU)14、温度传感器(TS)16和寄存器时钟驱动器(RCD)18。在图1中，4n个半导体存储器件M11至M1n、M21至M2n、M31至M3n和M41至M4n、串行存在检测器12、电源管理单元14、温度传感器16以及寄存器时钟驱动器18可以安装在主板10的上表面(或下表面)上。DQLP可以表示左数据端子，DQRP可以表示右数据端子，CA1P可以表示第一命令/地址端子，CA2P可以表示第二命令/地址端子，SAP可以表示串行地址端子，SCLP可以表示串行时钟信号端子，SDAP可以表述串行数据端子。
下面更加全面地描述图1中所示的每个框的功能。
n个半导体存储器件M11至M1n可以响应于第一命令/地址信号ca11，通过左数据端子DQLP中的一些端子输入和输出数据，n个半导体存储器件M21至M2n可以响应于第二命令/地址信号ca12，通过左数据端子DQLP中的其余端子输入和输出数据。n个半导体存储器件M31至M3n可以响应于第三命令/地址信号ca21，通过右数据端子DQRP中的一些端子输入和输出数据，n个半导体存储器件M41至M4n可以响应于第四命令/地址信号ca22，通过右数据端子DQRP中的其余端子输入和输出数据。例如，当存储器模块100包括20个半导体存储器件M11至M1n、M21至M2n、M31至M3n和M41至M4n(n＝5)时，20个半导体存储器件M11至M1n、M21至M2n、M31至M3n和M41至M4n中的每个半导体存储器件通过4个数据端子输入和输出4比特数据，存储器模块100可以通过40个左数据端子DQLP和40个右数据端子DQRP，输入和输出80比特数据。
串行存在检测器(SPD)12可以通过包括串行时钟信号端子SCLP和串行数据端子SDAP的通道，执行全局数据通信(例如，根据I2C(集成电路之间)或I3C(改进的集成电路之间)通信协议的数据通信)。串行存在检测器12可以检测连接到模块位置标识端子(MIDP)的无源元件(例如，电阻器)，并且生成模块标识(ID)。例如，串行存在检测器12可以检测模块位置标识端子MIDP的电流或电压，并且生成模块ID。与所示的配置不同，串行存在检测器12可以检测施加到至少两个模块位置标识端子的电压(例如，施加到存储器模块100的外部电源电压和/或接地电压)，并且生成模块ID。串行存在检测器12可以通过包括本地串行时钟信号线LSCLL和本地串行数据线LSDAL的通道，执行与电源管理单元14、温度传感器16和寄存器时钟驱动器18的本地数据通信(例如，根据I2C或I3C通信协议的数据通信)。串行存在检测器12可以执行与电源管理单元14的本地数据通信，以发送模块ID或者对应于模块ID的寄存器地址。
电源管理单元14可以使用外部电源电压生成预定数量的内部电源电压，并且执行与串行存在检测器12的本地数据通信。电源管理单元14可以基于从串行存在检测器12发送的模块ID，设置内部时钟信号的开始时间点和/或结束时间点。电源管理单元14可以基于从串行存在检测器12发送的对应于模块ID的寄存器地址，设置内部时钟信号的开始时间点和/或结束时间点。虽然未示出，但是电源管理单元14可以将预定数量的内部电源电压施加到4n个半导体存储器件M11至M1n、M21至M2n、M31至M3n和M41至M4n、串行存在检测器12、温度传感器16以及寄存器时钟驱动器18。
温度传感器16可以感测温度，并且执行与串行存在检测器12的本地数据通信。寄存器时钟驱动器18可以输入通过第一命令/地址端子CA1P施加的第一命令/地址，以生成第一命令/地址信号ca11和第二命令/地址信号ca12，并且可以输入通过第二命令/地址端子CA2P施加的第二命令/地址，以生成第三命令/地址信号ca21和第四命令/地址信号ca22。此外，寄存器时钟驱动器18可以执行与串行存在检测器12的本地数据通信。如从以上描述能够知晓的，当执行本地数据通信时，串行存在检测器12可以用作主设备，电源管理单元14、温度传感器16和寄存器时钟驱动器18可以用作从设备。
图2是示出根据本发明构思的示例实施例的串行存在检测器的配置的框图，串行存在检测器12可以包括全局接口单元12-10、模块位置检测器12-12、控制逻辑单元12-14、寄存器单元12-16和本地接口单元12-18。
下面描述图2中所示的每个框的功能。
全局接口单元12-10可以响应于从外部施加的全局串行时钟信号SCL来输入和输出串行数据SDA。例如，全局接口单元12-10可以基于I2C或I3C通信协议来执行全局数据通信。此外，全局接口单元12-10可以将串行接收的串行数据SDA转换成并行生成的数据da，或者将并行接收的数据da转换成串行生成的串行数据SDA。当执行全局数据通信时，串行存在检测器12可以用作从设备。
模块位置检测器12-12可以感测连接到模块位置标识端子MIDP(参照图1)的无源元件(例如，电阻器(未示出))，并且生成模块ID“mid”。当无源元件连接到模块位置标识端子MIDP时，模块位置检测器12-12可以感测流过模块位置标识端子MIDP的电流或模块位置标识端子MIDP的电压，并生成模块ID mid。当接收到模块ID mid时，控制逻辑单元12-14可以生成指示模块ID寄存器的寄存器地址add，将模块ID mid生成为数据d，并且将模块ID存储在模块ID寄存器中。当接收到模块ID时，控制逻辑单元12-14可以生成电源管理单元14的模块ID寄存器的寄存器地址以及将模块ID生成为数据db。或者，控制逻辑单元12-14可以生成与电源管理单元14的模块ID相对应的寄存器地址作为数据db。当接收到数据da时，控制逻辑单元12-14可以确定包括在数据da中的本地设备ID和模块ID二者是否与存储在本地设备ID寄存器中的对应的本地设备ID(即，串行存在检测器12的本地设备ID，例如，4位数据“1010”)和存储在模块ID寄存器中的对应的模块ID(即，存储器模块100的模块ID，例如，3位数据“010”)二者匹配，并且如果两个ID匹配，则控制逻辑单元12-14可以接收数据da并将包括在数据da中的寄存器地址生成为寄存器地址add，并且将数据d存储在与寄存器地址add相对应的寄存器单元12-16的寄存器中，或接收从与寄存器地址add相对应的寄存器单元12-16的寄存器输出的数据d以生成数据da。如果仅模块ID匹配而本地设备ID不匹配，则控制逻辑单元12-14可以接收数据da以生成数据db。也就是说，当控制逻辑单元12-14确定数据da与相应的存储器模块的其他本地设备(例如，电源管理单元14、温度传感器16或寄存器时钟驱动器18)有关时，控制逻辑单元12-14可以接收数据da以生成数据db。
寄存器单元12-16可以包括具有本地设备ID寄存器和模块ID寄存器的多个寄存器，并且多个寄存器可以响应于寄存器地址add而被选择以存储数据d，或者输出存储的数据作为数据d。本地设备ID寄存器可以预先存储串行存在检测器12的本地设备ID(例如“1010”)、电源管理单元14的本地设备ID(例如“1001”)、温度传感器16的本地设备ID(例如“0010”)和寄存器时钟驱动器18的本地设备ID(例如“1011”)。
本地接口单元12-18可以接收数据db，并且响应于本地串行时钟信号LSCL而输出本地串行数据LSDA。此外，本地接口单元12-18可以响应于本地串行时钟信号LSCL接收本地串行数据LSDA以生成数据db。本地接口单元12-18可以将并行接收的数据db转换为串行生成的本地串行数据LSDA，或者将串行接收的本地串行数据LSDA转换成并行生成的数据db。
图3是示出根据本发明构思的示例实施例的电源管理单元的配置的框图，电源管理单元14可以包括本地接口单元14-10、控制逻辑单元14-12、寄存器单元14-14、内部时钟信号生成器14-16和电压调节器14-18。
下面将描述图3中所示的每个框的功能。
本地接口单元14-10可以响应于本地串行时钟信号LSCL输入和输出本地串行数据LSDA。例如，本地接口单元14-10可以基于I2C或I3C通信协议执行本地串行数据通信。此外，本地接口单元14-10可以将串行接收的本地串行数据LSDA转换成并行生成的数据dc，或者将并行接收的数据dc转换成串行生成的本地串行数据LSDA。
当接收到数据dc，包括在数据dc中的本地设备ID与存储在本地设备ID寄存器中的对应的本地设备ID(例如，“1001”)匹配，并且包括在数据dc中的模块ID指示对应的模块ID(例如，“010”)时，逻辑控制单元14-12可以接收数据dc以将包括在数据dc中的寄存器地址生成为寄存器地址addl，并将数据dl存储在与寄存器地址addl相对应的寄存器中，或者接收从与寄存器地址addl相对应的寄存器输出的数据d1以生成数据dc。作为一个示例，当本地设备ID与对应的本地设备ID匹配，模块ID指示对应的模块ID，并且寄存器地址addl是模块ID寄存器的寄存器地址时，控制逻辑单元14-12可以将模块ID存储在模块ID寄存器中，并输出与模块ID相对应的控制数据寄存器的控制数据。作为另一个示例，当本地设备ID与对应的本地设备ID匹配，模块ID指示对应的模块ID，并且寄存器地址addl是与模块ID相对应的控制数据寄存器的寄存器地址时，控制逻辑单元14-12可以输出存储在控制数据寄存器中的控制数据。
寄存器单元14-14可以包括多个寄存器，多个寄存器包括对应的本地设备ID寄存器、模块ID寄存器和多个控制数据寄存器，并且多个寄存器可以响应于寄存器地址addl而被选择以存储数据dl，或输出存储的数据作为数据dl。多个控制数据可以预先存储在多个控制数据寄存器中。作为一个示例，多个控制数据寄存器可以被配置为响应于存储在模块ID寄存器中的模块ID，输出多个控制数据中的一个。作为另一个示例，多个控制数据寄存器可以被配置为响应于寄存器地址，生成多个控制数据中的一个。
内部时钟信号生成器14-16可以响应于控制数据de，设置内部时钟信号ICLK的开始时间点和/或结束时间点。电压调节器14-18可以包括生成彼此相同或不同的k个内部电源电压V1至Vk的k个内部电源电压生成器VR1至VRk。k个内部电源电压生成器VR1至VRk中的每个内部电源电压生成器可以使用(降压(pumping down))从外部施加的外部电源电压(例如，12V)，生成k个内部电源电压V1至Vk。k个内部电源电压生成器VR1至VRk中的每个内部电源电压生成器可以是降压转换器。
图4是示出根据本发明构思的示例实施例的内部时钟信号生成器的配置的框图，内部时钟信号生成器14-16可以包括斜坡信号生成器20、比较电压生成器22、第一比较器24、第二比较器26和锁存器28。图5是用于描述图4中所示的内部时钟信号生成器的操作的操作定时图。
下面将参照图4和图5来描述每个框的操作。
斜坡信号生成器20可以生成斜坡信号Vramp。比较电压生成器22可以响应于控制数据de，使用外部电源电压来生成第一比较电压VC1和第二比较电压VC2。第一比较电压VC1大于第二比较电压VC2。当斜坡信号Vramp的电压等于或大于第一比较电压VC1时，第一比较器24可以生成增加到逻辑“高”电平的第一时钟信号CLK1，并且当斜坡信号Vramp的电压小于第一比较电压VC1时，第一比较器24可以生成减小到逻辑“低”电平的第一时钟信号CLK1。当斜坡信号Vramp的电压等于或大于第二比较电压VC2时，第二比较器26可以生成增加到逻辑“高”电平的第二时钟信号CLK2，并且当斜坡信号Vramp的电压小于第二比较电压VC2时，第二比较器26可以生成减小到逻辑“低”电平的第二时钟信号CLK2。
锁存器28可以响应于处于逻辑“高”电平的第一时钟信号CLK1来生成增加到逻辑“高”电平的内部时钟信号ICLK，并且响应于处于逻辑“高”电平的第二时钟信号CLK2来生成减小到逻辑“低”电平的内部时钟信号ICLK。锁存器28可以是SR锁存器。在图4中所示的内部时钟信号生成器14-16中，响应于控制数据de，可以沿着图5中所示的箭头方向可变地设置第一比较电压VC1，可以沿着图5所示的箭头方向可变地设置第二比较电压VC2。因此可以可变地设置第一时钟信号CLK1的开始时间点和第二时钟信号CLK2的开始时间点，因此可以可变地设置内部时钟信号ICLK的开始时间点和结束时间点。
作为另一个示例，可以可变地设置第一比较电压VC1，并且可以固定第二比较电压VC2。因此，可以可变地设置第一时钟信号CLK1的开始时间点，并且可以固定第二时钟信号CLK2的开始时间点，从而可以改变内部时钟信号ICLK的开始时间点，并且可以固定内部时钟信号ICLK的结束时间点。此外，作为另一个示例，可以固定第一比较电压VC1并且可以可变地设置第二比较电压VC2。因此，可以固定第一时钟信号CLK1的开始时间点，并且可以可变地设置第二时钟信号CLK2的开始时间点，因此可以固定内部时钟信号ICLK的开始时间点，并且可以可变地设置内部时钟信号ICLK的结束时间点。也就是说，图4中所示的内部时钟信号生成器14-16可以响应于控制数据de，可变地设置内部时钟信号ICLK的开始时间点和/或结束时间点。
图6是示出根据本发明构思的示例实施例的电压生成器的配置的示图，图6中所示的电压生成器VR1可以包括高侧开关晶体管Q1、低侧开关晶体管Q2、电感器L和电容器C。
参照图6，内部时钟信号ICLK可以被施加到高侧开关晶体管Q1，内部时钟信号ICLKL可以被施加到低侧开关晶体管Q2。高侧开关晶体管Q1可以响应于处于逻辑“高”电平的内部时钟信号ICLK而导通，低侧开关晶体管Q2可以响应于处于逻辑“高”电平的内部时钟信号ICLKL而导通。图6中所示的电压生成器示出了公知的降压转换器，并且降压转换器可以响应于内部时钟信号ICLK和ICLKL执行开关操作，并且使用(下拉)外部电源电压Vdd来生成内部电源电压V1。
图7是示出根据本发明构思的示例实施例的根据寄存器单元的多个控制数据寄存器的模块ID的控制数据的表格。
参照图7，8个不同的控制数据C1至C8可以存储在与8个模块ID(例如，“000”“001”“010”“011”“100”“101”“110”和“111”)相对应的8个控制数据寄存器中。8个控制数据寄存器可以被配置为根据存储在模块ID寄存器中的模块ID输出对应的控制数据。或者，8个控制数据寄存器可以被配置为响应于与8个模块ID相对应的8个不同的寄存器地址，输出8个不同的控制数据C1至C8。多个寄存器地址中的每个寄存器地址可以是预定位数(例如，8位或更多位数据)的数字数据，多个控制数据C1至C8中的每个控制数据可以是预定位数的数字数据(例如，8位或更多位数据)。
参照图4至图7，内部时钟信号生成器14-16、第一比较电压VC1和/或第二比较电压VC2可以响应于8个不同的控制数据C1至C8而改变，从而可以可变地设置内部时钟信号ICLK的开始时间点和/或结束时间。例如，内部时钟信号生成器14-16可以响应于控制数据C5生成具有基本频率的内部时钟信号ICLK，响应于控制数据C6至C8不同地提前内部时钟信号ICLK的开始时间点和/或结束时间点，响应于控制数据C1至C4不同地延迟内部时钟信号ICLK的开始时间点和/或结束时间点。在此情况下，可以响应于控制数据C1至C8来保持或改变内部时钟信号ICLK的基本频率。
图8是根据本发明构思的示例实施例的用于描述串行存在检测器与电源管理单元PMU之间的本地数据通信的操作定时图，并且是用于描述串行存在检测器12根据I2C协议将模块ID写入到电源管理单元14中的操作的示图。
参照图8，当接收到模块ID mid时，串行存在检测器12可以执行用于向电源管理单元14发送模块ID mid的本地数据通信。
首先，串行存在检测器12可以向电源管理单元14发送开始信号START。串行存在检测器12可以响应于本地串行时钟信号LSCL，通过1比特，发送8位本地设备地址(即，4位本地设备ID I6至I3(例如，电源管理单元14的本地设备ID“1001”)+指示对应的模块ID(例如“010”)的3位模块ID I2至I0(例如“111”)+1位写入命令(例如，指示写入命令的“0”))，作为本地串行数据LSDA。电源管理单元14可以接收本地设备地址，并且当本地设备地址包括对应的本地设备ID和指示对应的模块ID的模块ID时，向串行存在检测器12发送接收确认信号ACK作为本地串行数据LSDA。
接下来，串行存在检测器12可以响应于本地串行时钟信号LSCL，通过1比特，向电源管理单元14发送8位寄存器地址A7至A0(例如，图3中所示的寄存器单元14-14的模块ID寄存器的寄存器地址)，作为本地串行数据LSDA。当接收到寄存器地址时，电源管理单元14可以向串行存在检测器12发送接收确认信号ACK。
最后，串行存在检测器12可以响应于本地串行时钟信号LSCL，通过1比特，向电源管理单元PMU 14发送包括3位模块ID D2至D0(例如“00000”)+3位模块ID(例如“010”)的数据D7至D0，作为本地串行数据LSDA。当接收到模块ID时，电源管理单元14可以向串行存在检测器12发送接收确认信号ACK。电源管理单元14可以将数据D7至D0存储在寄存器单元14-14的模块ID寄存器中。电源管理单元PMU 14可以根据模块ID D2至D0，生成存储在模块ID寄存器中的数据D7至D0或存储在控制数据寄存器中的控制数据de。
串行存在检测器12可以在将数据D7至D0发送到电源管理单元14之后，通过向电源管理单元14发送接收非确认信号NACK和停止信号STOP来结束通信。根据图8中所示的示例实施例，当串行存在检测器12将模块ID发送到电源管理单元PMU 14时，电源管理单元14可以从对应于模块ID的控制数据寄存器，生成控制数据de。
图9是根据本发明构思的示例实施例的用于描述串行存在检测器与电源管理单元之间的本地数据通信的操作定时图，并且是用于描述串行存在检测器12根据I2C协议从电源管理单元14读取控制数据的操作的示图。
参照图9，当接收到模块ID mid时，串行存在检测器12可以向电源管理单元14发送开始信号START。串行存在检测器12可以响应于本地串行时钟信号LSCL，通过1比特，向电源管理单元14发送8位本地设备地址(即，4位本地设备ID I6至I3(例如“1001”)+指示对应的模块ID(例如“010”)的3位模块ID(例如“111”)+1位写入命令(例如“0”))，作为本地串行数据LSDA。电源管理单元14可以接收本地设备地址，并且当本地设备地址包括对应的本地设备ID和指示对应的模块ID的模块ID时，向串行存在检测器12发送接收确认信号ACK作为本地串行数据LSDA。
接下来，串行存在检测器12可以响应于本地串行时钟信号LSCL，通过1比特，向电源管理单元14发送8位寄存器地址A7至A0(例如，图3中所示的寄存器单元14-14的多个控制数据寄存器的寄存器地址之中与对应的模块ID相对应的寄存器地址)，作为本地串行数据LSDA。当接收到寄存器地址时，电源管理单元14可以向串行存在检测器12发送接收确认信号ACK作为本地串行数据LSDA。
接下来，串行存在检测器12可以向电源管理单元14发送重启信号R START。串行存在检测器12可以响应于本地串行时钟信号LSCL，通过1比特，向电源管理单元PMU 14发送8位本地设备地址(即，4位本地设备地址I6至I3(例如“1001”)+指示对应的模块ID(例如“010”)的3位模块ID I2至I0(例如“111”)+1位读取命令(例如，指示读取命令的“1”))，作为本地串行数据LSDA。当接收到寄存器地址时，电源管理单元14可以向串行存在检测器12发送接收确认信号ACK作为本地串行数据LSDA。
电源管理单元14可以向串行存在检测器12发送接收确认信号ACK。电源管理单元14可以响应于寄存器地址，从多个控制数据寄存器之中所选择的一个控制数据寄存器，生成控制数据de。因此，可以设置内部时钟信号ICLK的开始时间点和/或结束时间点。电源管理单元14可以向串行存在检测器12发送与控制数据de相对应的数据D7至D0。
串行存在检测器12可以在从电源管理单元14接收到数据D7至D0之后，发送接收非确认信号NACK和停止信号STOP，并结束通信。
根据图9中所示的示例实施例，当串行存在检测器12将对应于模块ID的寄存器地址发送到电源管理单元14时，电源管理单元14可以从与寄存器地址相对应的控制数据寄存器，生成控制数据de。
图10是根据本发明构思的示例实施例的用于描述外部设备与串行存在检测器之间的全局数据通信的操作定时图，并且是用于描述外部设备向串行存在检测器12发送数据的操作的示图。
参照图10，外部设备可以向串行存在检测器12发送开始信号START。外部设备可以响应于全局串行时钟信号SCL，通过1比特，向串行存在检测器12发送8位本地设备地址(即，4位本地设备ID I6至I3(例如“1001”)+3位对应的模块ID I2至I0(例如“010”)+1位写入命令(例如“0”))，作为全局串行数据SDA。串行存在检测器12可以接收本地设备地址，并且当本地设备地址包括对应的本地设备ID和对应的模块ID时，向外部设备发送接收确认信号ACK作为全局串行数据。
接下来，外部设备可以响应于全局串行时钟信号SCL，通过1比特，向串行存在检测器12发送8位寄存器地址A7至A0(例如，图3中所示的寄存器单元14-14的多个控制数据寄存器的寄存器地址之中与对应的模块ID相对应的寄存器地址)，作为全局串行数据SDA。当接收到寄存器地址时，串行存在检测器12可以向外部设备发送接收确认信号ACK作为全局串行数据SDA。
接下来，外部设备可以向串行存在检测器12发送重启信号R START。外部设备可以响应于全局串行时钟信号SCL，通过1比特，向串行存在检测器12发送8位本地设备地址(即，4位本地设备ID I6至I3(例如“1001”)+3位对应的模块ID(例如“010”)+1位读取命令(例如，指示读取命令的“1”))，作为全局串行数据SDA。当接收到寄存器地址时，串行存在检测器12可以向外部设备发送接收确认信号ACK作为全局串行数据SDA。
图11是根据本发明构思的示例实施例的用于描述串行存在检测器与电源管理单元之间的本地数据通信的操作定时图，例如，是用于描述串行存在检测器12向电源管理单元14发送从外部设备发送的与电源管理单元14有关的数据的示图。
图11中所示的操作定时图可以与图9中所示的操作定时图相同，并且参照以上描述的图9的描述将容易地理解图11中所示的操作定时图。
根据图10和图11中所述的示例实施例，外部设备可以向串行存在检测器12发送对应于模块ID的寄存器地址，串行存在检测器12可以向电源管理单元14发送寄存器地址，电源管理单元14可以从与寄存器地址相对应的控制数据寄存器生成控制数据de。
图12是示出根据本发明构思的示例实施例的存储器模块的配置的框图，图12中所示的存储器模块100'可以被配置为不包括图1中所示的存储器模块100的电源管理单元12，并且作为图1中所示的电源管理单元14的替代，可以包括电源管理单元14'。
参照图12，电源管理单元14'可以通过包括串行时钟信号端子SCLP和串行数据端子SDAP的通道，根据串行数据通信协议来执行全局数据通信。电源管理单元14'可以检测连接到模块位置标识端子MIDP的无源元件(例如，电阻器)，并且生成模块ID mid。电源管理单元14'可以检测模块位置标识端子MIDP的电流或电压，并且生成模块ID mid。与图12中所示的配置不同，电源管理单元14'可以检测施加到至少两个模块位置标识端子的电压(例如，施加到存储器模块100'的外部电源电压和/或接地电压)，并且生成模块ID mid。电源管理单元14'可以通过包括本地串行时钟信号线LSCLL和本地串行数据线LSDAL的通道，执行与温度传感器16和寄存器时钟驱动器18的本地数据通信。
电源管理单元14'可以使用外部电源电压生成预定数量的内部电源电压。当接收到模块ID mid时，电源管理单元14'可以将模块ID存储在模块ID寄存器中。电源管理单元14'可以基于存储在模块ID寄存器中的模块ID，设置内部时钟信号ICLK的开始时间点和/或结束时间点。或者，电源管理单元14'可以基于对应于模块ID的寄存器地址，设置内部时钟信号ICLK的开始时间点和/或结束时间点。
虽然未示出，但是电源管理单元14'可以将预定数量的内部电源电压施加到4n个半导体存储器件M11至M1n、M21至M2n、M31至M3n和M41至M4n、温度传感器16以及寄存器时钟驱动器18。
图13是示出根据本发明构思的示例实施例的电源管理单元的配置的框图，电源管理单元14'可以包括全局接口单元14-10'、控制逻辑单元14-12'、寄存器单元14-14'、内部时钟信号生成器14-16'、电压调节器14-18'、模块位置检测器14-20'和本地接口单元14-22'。
下面将描述图13中所示的每个框的功能。
全局接口单元14-10'、控制逻辑单元14-12'、寄存器单元14-14'和模块位置检测器14-20'可以分别与图2中所示的全局接口单元12-10、控制逻辑单元12-14、寄存器单元12-16和模块位置检测器12-12执行相同的功能。
内部时钟信号生成器14-16'和电压调节器14-18'可以分别与图3中所示的内部时钟信号生成器14-16和电压调节器14-18执行相同的功能。
也就是说，图13中所示的电源管理单元14'可以具有图2中所示的串行存在检测器12和图3中所示的电源管理单元14被集成的配置。因此，电源管理单元14'可以执行与串行存在检测器12的本地数据通信，并且不调整内部时钟信号ICLK的开始时间点和/或结束时间点，当接收到模块ID mid时，响应于根据模块ID mid或对应于模块ID mid的寄存器地址生成的控制数据de，设置内部时钟信号ICLK的开始时间点和/或结束时间点。电源管理单元14'可以直接执行与外部设备的全局数据通信，并且接收对应于模块ID mid的寄存器地址，并响应于根据寄存器地址生成的控制数据de，设置内部时钟信号ICLK的开始时间点和/或结束时间点。
当接收到模块ID mid时，控制逻辑单元14-12'可以生成模块ID寄存器的寄存器地址作为地址addl，并且生成模块ID mid作为数据d。作为另一个示例，当接收到模块ID mid时，控制逻辑单元14-12'可以生成对应于模块ID mid的寄存器地址作为地址addl。此外，作为另一示例，当接收到数据da时，控制逻辑单元14-12'可以生成包括在数据da中的多个控制数据寄存器中的一个控制数据寄存器的寄存器地址作为地址addl。
寄存器单元14-14'可以将模块ID存储在模块ID寄存器中，并且响应于模块ID生成多个控制数据中的一个控制数据作为控制数据de。作为另一个示例，寄存器单元14-14'可以从与寄存器地址相对应的控制数据寄存器，生成控制数据de。
内部时钟信号生成器14-16'可以响应于控制数据de，设置内部时钟信号ICLK的开始时间点和/或结束时间点。
图14是根据本发明构思的示例实施例的用于描述外部设备与电源管理单元之间的全局数据通信的操作定时图，例如，是用于描述外部设备根据I2C协议从电源管理单元14'读取数据的操作的示图。
除了外部设备在向电源管理单元14'发送本地设备地址时不发送指示对应的模块ID(例如“010”)的模块ID(例如“111”)而是发送对应的模块ID(例如“010”)，图14中所示的操作定时图可以与图11中所示的操作定时图相同。因此，电源管理单元14'可以从寄存器单元14-14'的多个控制数据寄存器之中与寄存器地址相对应的控制数据寄存器，输出控制数据de。电源管理单元14'可以根据控制数据de，设置内部时钟信号ICLK的开始时间点和/或结束时间点。此外，电源管理单元14'可以向外部设备发送与控制数据de相对应的数据D7至D0，并且外部设备可以在接收到数据D7至D0之后，发送接收非确认信号NACK和停止信号STOP，并结束通信。
图15是示出根据本发明构思的示例实施例的存储系统的配置的框图，存储系统200可以包括安装在主板20上的控制单元30、i个模块插槽(module slot)MS1至MSi以及i个存储器模块MD1至MDi。
参照图15，存储系统200可以包括连接到i个模块插槽MS1至MSi的i个模块ID电阻器R1至Ri。i个模块ID电阻器R1至Ri可以连接到布置在主板20上的外部电源电压Vdd线，并且具有不同的电阻。i个模块ID电阻器R1至Ri可以分别连接到i个存储器模块MD1至MDi的模块位置标识端子MIDP。控制单元30可以包括全局接口单元32和存储控制器34。左数据线DQLL、第一命令/地址线CA1L、第二命令/地址线CA2L、右数据线DQRL、全局串行数据线GSDAL和全局串行时钟信号线GSCLL可以布置在主板20上。
虽然未示出，但是左数据线DQLL、第一命令/地址线CA1L、第二命令/地址线CA2L和右数据线DQRL通常可以分别连接到i个存储器模块MD1至MDi中的每个存储器模块的左数据端子DQLP、第一命令/地址端子CA1P、第二命令/地址端子CA2P和右数据端子DQRP。此外，全局串行数据线GSDAL和全局串行时钟信号线GSCLL通常可以分别连接到i个存储器模块MD1至MDi中的每个存储器模块的串行数据端子SDAP和串行时钟信号端子SCKP。
参照图15，当i个存储器模块MD1至MDi中的每个存储器模块安装在对应的模块插槽MS1、MS2……或MSi中时，i个存储器模块MD1至MDi中的每个存储器模块可以检测连接到对应的模块位置标识端子MIDP的对应的模块ID电阻器R1、R2……或Ri，并标识对应的模块ID。例如，当8个存储器模块MD1至MD8中的每个存储器模块安装在对应的模块插槽MS1、MS2……或MS8中时，8个存储器模块MD1至MD8中的每个存储器模块可以标识“000”、“001”、“010”、“011”、“100”、“101”、“110”或“111”作为对应的模块ID。
图15中所示的i个存储器模块MD1至MDi可以具有以上参照图1至图11描述的配置并执行以上参照图1至图11描述的操作，当接收到模块ID mid时，串行存在检测器12可以执行与电源管理单元14的本地数据通信，以发送模块ID或对应于模块ID的寄存器地址，电源管理单元14可以根据模块ID或对应于模块ID的寄存器地址生成控制数据de。或者，在控制单元30、串行存在检测器12和电源管理单元14之间执行全局数据通信和本地数据通信，并且将寄存器地址发送到电源管理单元14，因此电源管理单元14可以生成控制数据de。因此，可以不同地设置i个存储器模块MD1至MDi的内部时钟信号ICLK的开始时间点和/或结束时间点。
此外，图15中所示的i个存储器模块MD1至MDi可以具有以上参照图12至图14描述的配置并执行以上参照图12至图14描述的操作，当接收到模块ID mid时，电源管理单元14'可以根据模块ID或对应于模块ID的寄存器地址，生成控制数据de。或者，在控制单元30与电源管理单元14'之间执行全局数据通信，并且将寄存器地址发送到电源管理单元14'，因此电源管理单元14'可以生成控制数据de。因此，可以不同地设置i个存储器模块MD1至MDi的内部时钟信号ICLK的开始时间点和/或结束时间点。
参照图15，由于i个存储器模块MD1至MDi可以共享全局串行数据线GSDAL和全局串行时钟信号线GSCLL，因此可以顺序执行总共i个全局数据通信，以生成i个存储器模块MD1至MDi的控制数据de。
然而，与所示的配置不同，存储系统可以具有这样的配置：全局串行数据线GSDAL共用地连接到i个存储器模块MD1至MDi，并且i个全局串行时钟信号线GSCLL分别连接到i个存储器模块MD1至MDi，并且可以执行一个全局数据通信，以生成i个存储器模块MD1至MDi的控制数据de。
结果，可以不同地设置i个存储器模块MD1至MDi的内部时钟信号ICLK的开始时间点和/或结束时间点，因此电源管理单元14或14'的电压调节器14-18或14-18'的操作时间点可以彼此不同。因此，不会发生由于电源管理单元14或14'的电压调节器14-18或14-18'的操作时间点相同而导致的外部电源电压下降。因此，可以稳定地生成内部电源电压。
根据上述示例实施例，描述了模块位置检测器生成模块ID的示例，然而，可以存在不包括模块位置检测器的示例。在此情况下，控制单元可以向i个存储器模块中的每个存储器模块发送i个存储器模块中的每个存储器模块的对应的模块ID。
根据上述示例实施例，描述了模块位置检测器根据连接到一个模块位置标识端子MIDP的无源元件生成模块ID的示例，然而，模块位置检测器可以通过检测施加到至少两个模块位置标识端子的电压，生成模块ID。例如，当存在3个模块位置标识端子时，可以通过检测施加到3个模块位置标识端子的至少两个电压(例如，电源电压和接地电压)，生成8个不同的模块ID。
根据上述示例实施例，存储器模块可以通过基于模块ID改变内部时钟信号的开始时间点和/或结束时间点，稳定地生成内部电源电压。此外，具有多个存储器模块的存储系统可以通过不同地控制包括在多个存储器模块中的多个电源管理单元的内部时钟信号的开始时间点和/或结束时间点，稳定地生成内部电源电压。因此，可以确保存储器模块和具有该存储器模块的存储系统的操作的可靠性。
虽然已经参照附图描述了本发明构思的实施例，但是本领域技术人员应当理解的是，在不脱离本发明构思的范围并且不改变本发明构思的必要特征的情况下可以进行各种修改。因此，上述实施例应当仅在描述性意义上考虑，而不是为了限制的目的。

Claims (20)

1.一种存储器模块，包括：
串行存在检测器，所述串行存在检测器被配置为：通过至少一个模块位置标识端子检测模块标识，并且生成所述模块标识和对应于所述模块标识的寄存器地址中的至少一者；
电源管理单元，所述电源管理单元被配置为：响应于由所述串行存在检测器生成的所述模块标识和所述寄存器地址中的至少一者，基于所述模块标识和对应于所述模块标识的所述寄存器地址中的至少一者，设置内部时钟信号的开始时间点和/或结束时间点，所述电源管理单元还被配置为：响应于所述内部时钟信号生成至少一个内部电源电压；以及
多个半导体存储器件，所述多个半导体存储器件被配置为：接收所述至少一个内部电源电压，并且响应于命令/地址信号执行操作。
2.根据权利要求1所述的存储器模块，所述存储器模块还包括：
温度传感器，所述温度传感器通信地耦接到所述串行存在检测器；以及
寄存器时钟驱动器，所述寄存器时钟驱动器通信地耦接到所述串行存在检测器，所述寄存器时钟驱动器被配置为接收所述命令/地址信号，并且向所述多个半导体存储器件发送所述命令/地址信号。
3.根据权利要求2所述的存储器模块，其中，所述串行存在检测器通过本地数据通信通道通信地耦接到所述电源管理单元、所述寄存器时钟驱动器和所述温度传感器；并且，
其中，所述本地数据通信通道响应于本地串行时钟信号，串行地发送所述模块标识和对应于所述模块标识的所述寄存器地址中的至少一者。
4.根据权利要求1所述的存储器模块，其中，所述电源管理单元包括：
寄存器单元，所述寄存器单元包括模块标识寄存器以及多个控制数据寄存器，所述模块标识寄存器用于存储所述模块标识，所述多个控制数据寄存器用于存储与多个不同的模块标识相对应的多个不同的控制数据；以及
内部时钟信号生成器，所述内部时钟信号生成器被配置为：生成具有所述开始时间点和/或所述结束时间点的所述内部时钟信号，所述开始时间点和/或所述结束时间点是响应于从如下控制数据寄存器生成的控制数据设置的：所述多个控制数据寄存器之中与所述模块标识和对应于所述模块标识的所述寄存器地址中的所述至少一者相对应的控制数据寄存器。
5.根据权利要求1所述的存储器模块，其中，所述串行存在检测器还被配置为：支持与外部设备的全局数据通信，接收对应于所述模块标识的所述寄存器地址，执行与所述电源管理单元的本地数据通信，以及发送对应于所述模块标识的所述寄存器地址。
6.根据权利要求5所述的存储器模块，其中，所述电源管理单元包括：
寄存器单元，所述寄存器单元包括模块标识寄存器以及多个控制数据寄存器，所述模块标识寄存器用于存储所述模块标识，所述多个控制数据寄存器用于存储与多个不同的模块标识相对应的多个不同的控制数据；以及
内部时钟信号生成器，所述内部时钟信号生成器被配置为：生成具有所述开始时间点和/或所述结束时间点的所述内部时钟信号，所述开始时间点和/或所述结束时间点是响应于从所述多个控制数据寄存器之中与对应于所述模块标识的所述寄存器地址相对应的控制数据寄存器生成的控制数据进行设置的。
7.根据权利要求6所述的存储器模块，其中，所述全局数据通信响应于全局串行时钟信号，串行地发送对应于所述模块标识的所述寄存器地址。
8.一种存储器模块，包括：
电源管理单元，所述电源管理单元被配置为：基于模块标识设置内部时钟信号的开始时间点和/或结束时间点，并且响应于所述内部时钟信号生成至少一个内部电源电压；以及
多个半导体存储器件，所述多个半导体存储器件被配置为：接收所述至少一个内部电源电压，并且响应于命令/地址信号执行操作。
9.根据权利要求8所述的存储器模块，所述存储器模块还包括：
温度传感器，所述温度传感器通信地耦接到所述电源管理单元；以及
寄存器时钟驱动器，所述寄存器时钟驱动器通信地耦接到所述电源管理单元，所述寄存器时钟驱动器被配置为接收所述命令/地址信号，并且向所述多个半导体存储器件发送所述命令/地址信号。
10.根据权利要求8所述的存储器模块，其中，所述电源管理单元通过至少一个模块位置标识端子检测所述模块标识，并且生成所述模块标识和对应于所述模块标识的寄存器地址中的至少一者。
11.根据权利要求10所述的存储器模块，其中，所述电源管理单元包括：
寄存器单元，所述寄存器单元包括多个控制数据寄存器，所述多个控制数据寄存器用于存储与多个不同的模块标识相对应的多个不同的控制数据；以及
内部时钟信号生成器，所述内部时钟信号生成器被配置为：生成具有所述开始时间点和/或所述结束时间点的所述内部时钟信号，所述开始时间点和/或所述结束时间点是响应于从如下控制数据寄存器生成的控制数据设置的：所述多个控制数据寄存器之中与所述模块标识和对应于所述模块标识的所述寄存器地址中的所述至少一者相对应的控制数据寄存器。
12.根据权利要求8所述的存储器模块，其中，所述电源管理单元还被配置为：支持与外部设备的全局数据通信，并且接收对应于所述模块标识的寄存器地址。
13.根据权利要求12所述的存储器模块，其中，所述电源管理单元包括：
寄存器单元，所述寄存器单元包括多个控制数据寄存器，所述多个控制数据寄存器用于存储与多个不同的模块标识相对应的多个不同的控制数据；以及
内部时钟信号生成器，所述内部时钟信号生成器被配置为：生成具有所述开始时间点和/或所述结束时间点的所述内部时钟信号，所述开始时间点和/或所述结束时间点是响应于从所述多个控制数据寄存器之中与对应于所述模块标识的所述寄存器地址相对应的控制数据寄存器生成的控制数据进行设置的。
14.一种存储系统，包括：
主板，所述主板中具有多个存储器插槽；
多个存储器模块，所述多个存储器模块安装在所述多个存储器插槽中；以及
控制单元，所述控制单元被配置为：执行与所述多个存储器模块的全局数据通信，发送命令/地址信号，并且发送和接收数据；
其中，所述多个存储器模块中的每个存储器模块包括：
电源管理单元，所述电源管理单元被配置为：基于彼此不同的多个模块标识之中的对应的模块标识，设置内部时钟信号的开始时间点和/或结束时间点，并且响应于所述内部时钟信号生成至少一个内部电源电压；以及
多个半导体存储器件，所述多个半导体存储器件被配置为：接收所述至少一个内部电源电压，并且响应于所述命令/地址信号执行操作。
15.根据权利要求14所述的存储系统，其中，所述多个存储器模块中的每个存储器模块还包括：
串行存在检测器，所述串行存在检测器被配置为：当通过至少一个模块位置标识端子检测到所述模块标识时，通过执行与所述电源管理单元的本地数据通信，发送所述模块标识和对应于所述模块标识的寄存器地址中的至少一者，或者当通过执行所述全局数据通信接收到对应于所述模块标识的所述寄存器地址时，通过执行与所述电源管理单元的所述本地数据通信，发送对应于所述模块标识的所述寄存器地址。
16.根据权利要求15所述的存储系统，其中，所述本地数据通信响应于本地串行时钟信号，串行地发送所述模块标识和对应于所述模块标识的所述寄存器地址中的所述至少一者，其中，所述全局数据通信响应于全局串行时钟信号，串行地发送对应于所述模块标识的所述寄存器地址。
17.根据权利要求15所述的存储系统，其中，所述多个存储器模块中的每个存储器模块还包括：
温度传感器，所述温度传感器被配置为感测温度，并且执行与所述串行存在检测器的本地数据通信；以及
寄存器时钟驱动器，所述寄存器时钟驱动器被配置为接收所述命令/地址信号，以向所述多个半导体存储器件发送所述命令/地址信号，并且执行与所述串行存在检测器的本地数据通信。
18.根据权利要求14所述的存储系统，其中，所述电源管理单元还被配置为：当通过至少一个模块位置标识端子检测到所述模块标识时，生成所述模块标识和对应于所述模块标识的寄存器地址中的至少一者，或者当通过执行所述全局数据通信接收到对应于所述模块标识的所述寄存器地址时，生成对应于所述模块标识的所述寄存器地址。
19.根据权利要求18所述的存储系统，其中，所述多个存储器模块中的每个存储器模块还包括：
温度传感器，所述温度传感器被配置为感测温度，并且执行与所述电源管理单元的本地数据通信；以及
寄存器时钟驱动器，所述寄存器时钟驱动器被配置为：接收所述命令/地址信号，以向所述多个半导体存储器件发送所述命令/地址信号，并且执行与所述电源管理单元的本地数据通信。
20.根据权利要求14所述的存储系统，其中，所述电源管理单元还包括：
寄存器单元，所述寄存器单元包括模块标识寄存器以及多个控制数据寄存器，所述模块标识寄存器用于存储所述模块标识，所述多个控制数据寄存器用于存储与多个模块标识相对应的彼此不同的多个控制数据；以及
内部时钟信号生成器，所述内部时钟信号生成器被配置为：生成具有所述开始时间点和/或所述结束时间点的所述内部时钟信号，所述开始时间点和/或所述结束时间点是响应于从如下控制数据寄存器生成的控制数据设置的：所述多个控制数据寄存器之中与所述模块标识和对应于所述模块标识的寄存器地址中的至少一者相对应的控制数据寄存器。
CN202010114593.XA 2019-04-24 2020-02-25 存储器模块及具有存储器模块的存储系统 Active CN111858410B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2019-0047980 2019-04-24
KR20190047980 2019-04-24
KR1020190090970A KR20200124587A (ko) 2019-04-24 2019-07-26 메모리 모듈 및 이를 구비하는 메모리 시스템
KR10-2019-0090970 2019-07-26

Publications (2)

Publication Number Publication Date
CN111858410A true CN111858410A (zh) 2020-10-30
CN111858410B CN111858410B (zh) 2024-06-28

Family

ID=72916807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010114593.XA Active CN111858410B (zh) 2019-04-24 2020-02-25 存储器模块及具有存储器模块的存储系统

Country Status (2)

Country Link
US (2) US20200342917A1 (zh)
CN (1) CN111858410B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050399A (zh) * 2022-08-12 2022-09-13 深圳市铨兴科技有限公司 可动态调整供电保护的ddr5存储器模块及其工作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220300019A1 (en) * 2021-03-19 2022-09-22 Maxlinear, Inc. Fault communication in voltage regulator systems

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090015227A1 (en) * 2007-07-10 2009-01-15 Kae Ann Wong Load-Induced Voltage Overshoot Detection And Correction In Switching Power Supplies
US20100064099A1 (en) * 2008-09-08 2010-03-11 Satyanarayana Nishtala Input-output module, processing platform and method for extending a memory interface for input-output operations
US20140219044A1 (en) * 2013-02-07 2014-08-07 Samsung Electronics Co., Ltd. Memory module and memory system comprising same
KR101654487B1 (ko) * 2015-12-30 2016-09-09 주식회사 티에스피글로벌 반도체 메모리 장치
CN107785044A (zh) * 2016-08-26 2018-03-09 闪迪技术有限公司 电缓冲nv‑dimm和其使用方法
US20180260345A1 (en) * 2017-03-07 2018-09-13 SK Hynix Inc. Memory module and memory system including the same
CN109427373A (zh) * 2017-08-23 2019-03-05 三星电子株式会社 存储系统及用于其的存储器模块和半导体存储器件
CN109671464A (zh) * 2017-10-13 2019-04-23 三星电子株式会社 存储器模块、操作其的方法和存储器模块的测试系统
US20190188165A1 (en) * 2019-02-22 2019-06-20 Intel Corporation Extended mode (xm) bus mode change, configuration register accesses and broadcast / multi-cast transactions to devices on a xm bus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3513400A (en) * 1966-11-25 1970-05-19 Whittaker Corp Analog to pulse width conversion system including amplitude comparators

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090015227A1 (en) * 2007-07-10 2009-01-15 Kae Ann Wong Load-Induced Voltage Overshoot Detection And Correction In Switching Power Supplies
US20100064099A1 (en) * 2008-09-08 2010-03-11 Satyanarayana Nishtala Input-output module, processing platform and method for extending a memory interface for input-output operations
US20140219044A1 (en) * 2013-02-07 2014-08-07 Samsung Electronics Co., Ltd. Memory module and memory system comprising same
KR101654487B1 (ko) * 2015-12-30 2016-09-09 주식회사 티에스피글로벌 반도체 메모리 장치
CN107785044A (zh) * 2016-08-26 2018-03-09 闪迪技术有限公司 电缓冲nv‑dimm和其使用方法
US20180260345A1 (en) * 2017-03-07 2018-09-13 SK Hynix Inc. Memory module and memory system including the same
CN109427373A (zh) * 2017-08-23 2019-03-05 三星电子株式会社 存储系统及用于其的存储器模块和半导体存储器件
CN109671464A (zh) * 2017-10-13 2019-04-23 三星电子株式会社 存储器模块、操作其的方法和存储器模块的测试系统
US20190188165A1 (en) * 2019-02-22 2019-06-20 Intel Corporation Extended mode (xm) bus mode change, configuration register accesses and broadcast / multi-cast transactions to devices on a xm bus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050399A (zh) * 2022-08-12 2022-09-13 深圳市铨兴科技有限公司 可动态调整供电保护的ddr5存储器模块及其工作方法
CN115050399B (zh) * 2022-08-12 2023-02-28 深圳市铨兴科技有限公司 可动态调整供电保护的ddr5存储器模块及其工作方法

Also Published As

Publication number Publication date
CN111858410B (zh) 2024-06-28
US20200342917A1 (en) 2020-10-29
US20230035640A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
US20230035640A1 (en) Memory module and memory system having the same
US6567476B2 (en) Data synchronisation process, and transmission and reception interfaces
EP3149601B1 (en) Systems for setting the address of a module
US8892798B2 (en) Identification, by a master circuit, of two slave circuits connected to a same bus
JP4335254B2 (ja) 参照電圧発生器
KR100610702B1 (ko) 데이터 전송 메모리 및 모듈
US7636806B2 (en) Electronic system and method for sending or receiving a signal
CN100444147C (zh) 主设备及其控制方法和具有主设备的电子设备
EP3065348A1 (en) Static address allocation by passive electronics
US20180083764A1 (en) Tuning circuitry and operations for non-source-synchronous systems
US11424952B2 (en) Static data bus address allocation
US20110035615A1 (en) Memory card having memory device and host apparatus accessing memory card
US9367508B2 (en) Interface configuration for a memory card and memory card control device
CN104183258A (zh) 用于不同类型的器件的数据接收的系统和方法
CN101336514B (zh) 使用可选择信号电压的通信电路
CN111597134A (zh) 数据传输装置及方法
WO2019146397A1 (ja) 制御回路、通信装置、及び、通信システム
KR20200124587A (ko) 메모리 모듈 및 이를 구비하는 메모리 시스템
US8471624B2 (en) Method for controlling the supply voltage for an integrated circuit and an apparatus with a voltage regulation module and an integrated circuit
CN105915050A (zh) 一种由i2c控制的四路输出可调电源管理系统
US6801584B1 (en) Using a differential signal in adjusting a slice voltage for a single-ended signal
US8878518B2 (en) Sensor device and sensor interface
JP2007080134A (ja) シリアル通信装置
US20240184727A1 (en) Master device identifying address of slave device, electronic device including the same, and operating method of electronic device
CN112327690B (zh) 多模块物理地址采样系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant