CN104183258A - 用于不同类型的器件的数据接收的系统和方法 - Google Patents

用于不同类型的器件的数据接收的系统和方法 Download PDF

Info

Publication number
CN104183258A
CN104183258A CN201410228786.2A CN201410228786A CN104183258A CN 104183258 A CN104183258 A CN 104183258A CN 201410228786 A CN201410228786 A CN 201410228786A CN 104183258 A CN104183258 A CN 104183258A
Authority
CN
China
Prior art keywords
signal
data
receiver
voltage reference
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410228786.2A
Other languages
English (en)
Other versions
CN104183258B (zh
Inventor
R·埃克
B·阿布德-埃尔拉泽克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell Israel MISL Ltd
Original Assignee
Marvell Israel MISL Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell Israel MISL Ltd filed Critical Marvell Israel MISL Ltd
Publication of CN104183258A publication Critical patent/CN104183258A/zh
Application granted granted Critical
Publication of CN104183258B publication Critical patent/CN104183258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Circuits Of Receivers In General (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

提供了用于接收器器件的、用于从不同类型的器件接收数据信号的系统和方法。放大器被配置为接收电压参考信号和数据信号，该数据信号接收自器件，该放大器被配置为基于数据信号与电压参考信号的比较而输出输出信号。电压参考电平位移器被配置为基于接收器正在与之通信的器件类型来选择性地电平位移被供给放大器的电压参考信号。数据信号电平位移器被配置为基于接收器正在与之通信的器件类型来选择性地电平位移被供给放大器的数据信号。

Description

用于不同类型的器件的数据接收的系统和方法
相关申请的交叉引用
本申请要求于2013年5月24日提交的美国临时申请序列号为61/827,116、标题为“A Combined DDR3/DDR4ReceiverImplementation”，以及于2013年5月24日提交的美国临时申请序列号为61/827,209、标题为“Single Ended DDR Receiver Topology andImplementation for a Fixed-Reference Tunable-Receiver”的优先权，其两者的全部内容通过引用并入于此。
技术领域
本公开内容总体上涉及集成电路器件和存储器之间的数据传输，更具体地涉及来自不同类型的多个器件的数据接收。
背景技术
通信协议实现器件之间数据的成功传输。建立的协议使得接收器件能够基于采用期望、预定格式的信号来解译由发射器件发送的信号。经过一段时间，通信协议有时会改变，其中经常进行这种协议改变来改进整体系统通信。
以上描述被提供作为对本领域中相关技术的总体概述，而不应被解释为承认其所包含的任何信息构成关于本申请的现有技术。
发明内容
提供了用于接收器器件的、用于从不同类型的器件接收数据信号的系统和方法。放大器被配置为接收电压参考信号和数据信号，该数据信号接收自器件，该放大器被配置为基于数据信号与电压参考信号的比较而输出输出信号。电压参考电平位移器被配置为基于接收器正在与之通信的器件类型来选择性地电平位移被供给放大器的电压参考信号。数据信号电平位移器被配置为基于接收器正在与之通信的器件类型来选择性地电平位移被供给放大器的数据信号。
作为另一示例，一种用于接收数据信号的接收器器件包括：第一放大器，被配置为接收电压参考信号和数据信号，该第一放大器被配置为输出第一输出信号，该第一输出信号是基于数据信号与电压参考信号的第一比较。电压参考电平位移器被配置为选择性地电平位移被供给第一放大器的电压参考信号，该电压参考电平位移器包括校准输入，电压参考电平位移器被配置为基于在电压参考电平位移器校准输入处接收的校准输入来调整要向电压参考信号应用的选择性电平位移的量。数据信号电平位移器被配置为选择性地电平位移被供给第一放大器的数据信号，该数据信号电平位移器包括校准输入，数据信号电平位移器被配置为基于在数据信号电平位移器校准输入处接收的校准输入来调整要向数据信号应用的选择性电平位移的量。
作为又一示例，一种用于从不同类型的器件接收数据信号的方法包括：确定接收器正在与第一类型的器件还是与第二类型的器件进行通信。当接收器正在与第一类型通信时，命令接收器以第一模式操作，并且当接收器正在与第二类型通信时，命令接收器以第二模式操作。接收电压参考信号和数据信号，该数据信号接收自器件。经由电压参考电平位移器向接收器的放大器提供电压参考信号，电压参考电平位移器被配置为基于接收器正在以第一模式还是第二模式操作来选择性地电平位移电压参考信号。经由数据信号电平位移器向接收器的放大器提供数据信号，该数据信号电平位移器被配置为基于接收器正在以第一模式还是第二模式操作来选择性地电平位移数据信号。从放大器发送第一输出信号。
附图说明
图1是描绘采用多存储器类型接收器形式的、用于从不同类型的器件接收数据信号的接收器器件的示图。
图2是描绘根据本公开内容的一个实施例的被配置为从不同类型的器件接收数据信号的示例接收器器件的框图。
图3是描绘如图2所描绘的接收器器件的示例实现方式的示图。
图4是描绘仅执行被供给第一放大器的电压参考信号和被供给第一放大器的数据信号的选择电平位移、而不需要被提供给第二放大器的电平位移信号的接收器器件的框图。
图5是描绘图4中所描绘的接收器器件的示例实现方式的示图。
图6是描绘根据本公开内容的一个实施例的数据信号电平位移器的实现方式的示图。
图7是描绘根据本公开内容的一个实施例的拥有具有校准输入的电压参考电平位移器和数据信号电平位移器的接收器的框图。
图8是描绘根据本公开内容的一个实施例的数据信号电平位移器的实现方式的示图。
图9是描绘包括多个接收器的输入/输出分段的框图，该多个接收器包括电压参考电平位移器和数据信号电平位移器。
图10是描绘用于从不同类型的存储器器件接收数据信号的方法的流程图。
图11是描绘被配置为基于选择性位移的数据信号和选择性位移的参考电压信号来生成输出信号的单个放大器的示图。
具体实施方式
图1是描绘采用多存储器类型接收器形式的、用于从不同类型的器件接收数据信号的接收器器件的示图。图1的多存储器类型接收器102被配置为提供单个接收器链以用于与不同类型的存储器通信，尤其是类型一DDR3存储器104和类型二DDR4存储器106。针对两个存储器类型104和106的电接口规格不同，从而产生用单个输入/输出(I/O)接收器来支持两类存储器接口的挑战。在一个实施例中，DDR3存储器使用1.5或1.35伏的电源电压(VDDO)和用于与数据信号进行比较的、为所利用的VDDO的50％的参考电压VREF来操作。DDR3存储器的数据信号被配置为平均为VDDO的50％。相反，DDR4存储器在该实施例中使用1.2伏的VDDO以及VDDO的70％的参考电源VREF。DDR4存储器的数据信号被配置为平均为VDDO的70％。
虽然器件可以被实现为两个专用类型的接收器以用于与不同存储器类型104、106进行通信，但是这种解决方案耗费面积并且添加了影响带宽的冗余电容负载。这里描述的实施例使得能够使用单个接收器102与不同类型的存储器器件104、106进行通信。多存储器接收器102接收参考信号108和数据信号110，其中数据信号接收自存储器器件。一个或多个电平位移放大器111基于接收器102的当前操作模式来选择性地调整参考信号108或数据信号110之一或两者，使得参考信号108和数据信号110针对一个或多个放大器111的操作点被优化。通过在时钟周期中的适当采样窗口期间比较数据信号110与参考信号108，多存储器类型接收器确定经由输出112输出的数据值。
图2是描绘根据本公开内容的一个实施例的、被配置为从不同类型的器件接收数据信号的示例接收器器件(例如，图1的多存储器类型接收器102)的框图。在所描绘的实施例中，接收器200包括第一放大器202，被配置为接收电压参考信号204和数据信号206，该数据信号206接收自存储器器件(例如，单端数据信号)。第一放大器202被配置为基于数据信号206与电压参考信号204的第一比较向共用输出节点208输出第一输出信号。例如，在一个实施例中，当数据信号206展现出比参考电压信号204高的电压时，则第一放大器202向共用输出节点208输出基本上等于电源电压216的电压。备选地，当数据信号206展现出比参考信号204低的电压时，则第一放大器202向共用输出节点208输出基本上等于接地电压218的电压。在所描绘的实施例中，第二放大器210被配置为接收电压参考信号204和数据信号206，该数据信号接收自存储器器件。第二放大器210被配置为基于数据信号206与电压参考信号204的第二比较向共用输出节点208输出第二输出信号。接收器包括电压参考电平位移器212。该电压参考电平位移器212被配置为选择性地电平位移被供给第一放大器202的电压参考信号204。数据信号电平位移器214插入在存储器器件与第一放大器202之间。数据信号电平位移器214被配置为选择性地电平位移被供给第一放大器202的数据信号206。在图2的示例中，电压参考电平位移器212和数据信号电平位移器214还向第二放大器210供给信号，使得第一放大器202和第二放大器210两者接收选择性地位移的电压参考信号和数据信号。
在一个实施例中，图2的接收器200基于接收器200与第一类型的存储器器件(例如，DDR3存储器)还是与第二类型的存储器器件(例如，DDR4存储器)通信来以两个模式之一进行操作。当以与第一类型的存储器器件(例如，DDR3存储器)相关联的第一模式操作时，电压参考电平位移器212和数据信号电平位移器214被配置为分别不电平位移电压参考信号204和数据信号206。在此示例实施例中，第一放大器202和第二放大器210被配置为处理与第一类型的存储器器件相关联的电压参考信号和数据信号，而不进行电压电平的调整。操作的第二模式与第二类型的存储器器件(例如，DDR4存储器)相关联。在一个实施例中，当以第二模式操作时，电压参考电平位移器212和数据信号电平位移器214被配置为分别电平位移至少电压参考信号204，以及在一个实施例中也电平位移数据信号206。这样的位移将信号204、206的电压电平从第二类型的存储器转换成好像第一放大器202和第二放大器210，从电压电平以及所有下游器件的角度，好像信号204、206与第一类型的存储器相关联。
在本公开内容的一个实施例中，操作的第一模式与DDR3存储器相关联，该DDR3存储器利用图2中216指示的在电源电压电平的50％的电压参考信号。在该示例中，操作的第二模式与DDR4存储器相关联，该DDR4存储器利用在电源电压电平216的70％的电压参考信号。为了呈现来自DDR4存储器的位移的电压参考信号，该位移的电压参考信号对于第一放大器202和第二放大器210好像是与DDR3存储器相关联的参考信号，电压参考电平位移器将接收的电压参考信号204从电源电压216的约70％(+/-10％)位移至电源电压216的约50％(+/-10％)。在操作的第二模式中，数据信号电平位移器214位移数据信号206以补偿DDR4存储器对DDR3存储器利用的不同平均数据信号电压(例如，70％VDDO对50％VDDO)。不通过电平位移，则当与DDR4存储器通信时，接收器通常会生成位错误。
在一个实施例的操作中，第一放大器202被配置为在第一放大器202处接收的数据信号206(例如，在操作的第一模式中没有位移的数据信号或者在操作的第二模式中位移的数据信号)没有超过在第一放大器202处接收的电压参考信号(例如，在操作的第一模式中没有位移的电压参考信号或者在操作的第二模式中位移的电压参考信号)时向共用输出节点208输出接地电压218。在该实施例中，第二放大器210被配置为在第二放大器210处接收的数据信号超过在第二放大器210处接收的电压参考信号时向共用输出节点208输出电源电压216。因此，第一放大器202和第二放大器210协调工作以生成去往共用输出节点208的输出信号。
图3是描绘图2中所描绘的接收器器件的示例实现方式的电路细节的示图。在图3的实施例中，接收电压参考信号302并提供给电压参考电平位移器304，并且接收数据信号306并提供给数据信号电平位移器308。电压参考电平位移器304和数据信号电平位移器308被配置为基于当前操作模式(例如，接收器当前正在与DDR3存储器还是正在与DDR4存储器通信)而分别选择性地电平位移电压参考信号和数据信号。图3的实施例包括第一放大器310和第二放大器312，两者均以CMOS技术实现。第一放大器310在其输入级处包括PMOS晶体管以用于接收电压参考信号302和数据信号306，其中第二放大器312在其输入级处包括NMOS晶体管以用于接收电压参考信号302和数据信号306。两个放大器310、312协调工作以生成去往共用输出节点314的输出信号。在本公开内容的一个实施例中，两个放大器310、312协调地被实现，这是因为两个放大器310、312中的一个放大器(例如，PMOS晶体管输入级第一放大器310)被配置为具有更好地向共用输出节点314供应电源电压的操作点，而两个放大器310、312中的另一放大器(例如，NMOS晶体管输入级第二放大器312)被配置为具有更好地向共用输出节点314供应接地电压的操作点。
在一个实施例中，当所接收的数据信号的电压没有超过所接收的电压参考信号的电压并且所接收的电压参考信号在一个操作模式中处于较高电压时，第一放大器被配置为输出接地电压，当所接收的数据信号超过所接收的电压参考信号时，第一放大器相比被配置为输出电源电压的第二放大器更易受位错误影响(例如，输出表示1值位的电源电压而不是表示0位的正确接地电压，反之亦然)。图4是描绘仅执行被供给第一放大器的电压参考信号和被供给第一放大器的数据信号的选择性电平位移、而没有被提供给第二放大器的电平位移信号的接收器器件的框图。通过不电平位移被提供给第二放大器的信号，可以实现组件和空间成本节省同时依然有助于用于与多个存储器类型一起使用的接收器器件的操作。接收器400包括第一放大器402，被配置为接收电压参考信号404和数据信号406，该数据信号接收自存储器器件。第一放大器402被配置为基于数据信号406与电压参考信号404的第一电压电平比较向共用输出节点408输出第一输出信号。
第二放大器410被配置为接收电压参考信号404和数据信号406，该数据信号接收自存储器器件。第二放大器410被配置为基于数据信号406与电压参考信号404的第二比较向共用输出节点408输出第二输出信号。接收器包括电压参考电平位移器412。电压参考电平位移器412被配置为选择性地电平位移被供给第一放大器402的电压参考信号404。数据信号电平位移器414被置于存储器器件与第一放大器402之间。数据信号电平位移器414被配置为选择性地电平位移被供给第一放大器402的数据信号406。
图5是描绘图4中所描绘的接收器器件的示例实现方式的示图。在图5的实施例中，接收电压参考信号502并提供给电压参考电平位移器504，并且接收数据信号506并提供给数据信号电平位移器508。电压参考电平位移器504和数据信号电平位移器508被配置为基于当前操作模式(例如，接收器器件正在与第一类型的存储器还是正在与第二类型的存储器通信)分别选择性地电平位移电压参考信号502和数据信号506。图5的实施例包括第一放大器510和第二放大器512，两者均以CMOS技术实现。然而，其他实现技术也是适合的。第一放大器510在其输入级处包括PMOS晶体管以用于接收电压参考信号502和数据信号506，其中信号502、506中的每个信号可以分别基于当前操作模式在504、508进行电平位移。第二放大器512在其输入级处包括NMOS晶体管以用于接收电压参考信号502和数据信号506，其中第二放大器512接收电压参考信号502和数据信号506而不需要由电平位移器504、508在先处理。两个放大器510、512协调工作以生成去往共用输出节点514(例如，第一接收器510和第二接收器512均与之连接的输出节点)的输出信号。
图6是更详细地描绘根据本公开内容的一个实施例的数据信号电平位移器的实现方式的示图。在图6的示例中，数据信号电平位移器602沿数据信号线604被布置在存储器器件与第一放大器606之间，并且在一个实施例中使用在电源电压节点612与接地节点614之间串联连接的源极跟随器晶体管608和无源负载610实现。在本公开内容的一个实施例中，电压参考电平位移器616使用相似或相同的组件实现。如图6的图表618所示，在一个实施例中，当在操作的第二模式中操作时(例如，当与DDR4存储器通信时)，其中电压参考信号和数据信号被选择性地向下位移，电压参考信号从VDDO的70％被电平位移至VDDO的50％，并且数据信号的平均电压从VDDO的70％被向下位移至VDDO的50％。
在本公开内容的一个实施例中，由接收器接收的数据信号是对于其参考比较电压电平敏感的单端信号，使得参考电压与期望的电压电平的小变化(例如，0.05伏)导致位错误。例如，不正确电压电平的参考电压可以导致时钟信号从低电压电平到高电压电平转变的检测的不正确定时(反之亦然)，使得定时窗口被不正确扩展或收缩。为了在本公开内容的一个实施例中进行补偿，用于与存储器或其他类型器件通信的接收器包括包含校准输入的电平位移器，其中在特定操作模式中应用的选择性电压电平位移的量基于校准输入的量级来调整。在一个实施例中，这样的调整将参考电压恢复至其期望的电平。该调整使得接收器能够正确检测信号转变并且实现信号的正确下游采样。
图7是描绘根据本公开内容的一个实施例的拥有具有校准输入的电压参考电平位移器和数据信号电平位移器的接收器。接收器包括第一放大器702，被配置为接收电压参考信号704和数据信号706。第一放大器702被配置为基于数据信号706的电压电平与电压参考信号704的电压电平的第一比较向共用输出节点708输出第一输出信号。第二放大器710，被配置为接收电压参考信号704和数据信号706，并且基于数据信号706与电压参考信号704的第二电压电平比较向共用输出节点708输出第二输出信号。接收器进一步包括电压参考电平位移器712。电压参考电平位移器712被配置为选择性地(例如，基于接收器正在与之通信的器件类型)电平位移被供给第一放大器702的电压参考信号704。电压参考电平位移器712包括校准输入714。电压参考电平位移器712被配置为基于校准输入714的量级调整(例如，通过手动或自动调整来匹配期望的参考电压电平)要向电压参考信号704应用的选择性电平位移的量。接收器进一步包括数据信号电平位移器716。数据信号电平位移器716被配置为选择性地电平位移被供给第一放大器702的数据信号706。数据信号电平位移器716包括校准输入718，其中数据信号电平位移器716被配置为基于接收的校准输入718调整要向数据信号706应用的选择性电平位移的量。
图8是描绘根据本公开内容的一个实施例的数据信号电平位移器的实现方式的示图。在图8的示例中，数据信号电平位移器802经由数据信号线804被布置在存储器器件与第一放大器806之间，并且在一个实施例中使用在电源电压节点812与接地节点814之间串联连接的源极跟随器晶体管808和无源负载810实现。在图8的示例中，无源负载810基于校准信号816可调整。在本公开内容的一个实施例中，电压参考电平位移器818使用在数据信号电平位移器802的详细示图中描绘的相似或相同的组件实现。如图8的图表820所示，在操作的第二模式中操作时，其中电压参考信号和数据信号选择性地向下位移，电压参考信号从VDDO的70％电平位移至VDDO的50％，并且数据信号的平均电压从VDDO的70％向下位移至VDDO的50％。在所有操作模式中，电压参考信号和数据信号的电平的较小变化经由相应的电平位移器802、818中的无源负载810如由去往该电平位移器802、818的校准输入命令的变化(例如，通过手动或自动调整以匹配期望的参考电压电平)来补偿。在本公开内容的一个实施例中，基于校准输入被应用至电压参考信号822的电平位移的变化量独立于被应用至数据信号804的电平位移的变化量。在本公开内容的另一实施例中，电压参考电平位移器818被配置为在与数据信号电平位移器802被配置为电平位移数据信号804的相反方向上电平位移电压参考信号822。
在本公开内容的一个实施例中，去往电压参考电平位移器和数据信号电平位移器的校准输入经由试验手动设置。在本公开内容的另一实施例中，相应校准输入基于校准操作而周期性地调整。在一个示例中，校准操作包括向存储器器件输入已知数据。该已知数据在接收器处从存储器器件接收，其中该已知数据期望在数据窗口期间被接收。当已知数据由接收器检测为在比数据窗口时段少的时间段上被接收时，该接收器的电压参考电平位移器的校准输入在第一方向上被调整。当已知数据由接收器检测为在比数据窗口时段大的时间段上被接收时，该接收器的电压参考电平位移器的校准输入在与第一方向相反的第二方向上被调整。在一个实施例中，这样地校准操作周期性地执行，诸如每个数据传输周期一次，或者每n个数据传输周期一次。在本公开内容的一个实施例中，向数据信号电平位移器提供校准输入，其中去往数据信号电平位移器的校准输入信号命令被应用至数据信号的电平位移的量级，其中数据信号在与电压参考信号相反的方向上位移。
在本公开内容的一个实施例中，一种系统包括多个接收器，诸如上文所述的接收器。在该实施例中，接收器中的每个接收器与输入/输出分段的输入/输出板(pad)相关联。图9是描绘包括电压参考(VR)电平位移器和数据信号(DS)电平位移器的多个接收器的输入/输出分段的框图。输入/输出分段904的多个输入/输出板902中的每个输入/输出板被配置为从分段904正在与之通信的器件的一个数据线906接收数据。参考板908接收或生成电压参考信号，并经由板环(pad ring)910向输入/输出板902提供该电压参考信号。每个输入/输出板902中的每个输入/输出板包括电压参考电平位移器912和/或数据信号电平位移器914以用于提供在单独的输入/输出板902接收的电压参考信号和数据信号的局部调整。在本公开内容的一个实施例中，去往电压参考电平位移器912和数据信号电平位移器914的校准输入基于校准操作的确定而被单独地并以独立电平提供至输入/输出板902中的每个输入/输出板。
图10是描绘一种用于从不同类型的存储器器件接收数据信号的方法的流程图。在1002，该方法(例如，基于外部命令)确定接收器是正在与第一存储器类型还是第二存储器类型的存储器器件进行通信。在1004，当接收器正在与第一存储器类型通信时，该方法命令接收器以第一模式操作，并且当接收器正在与第二存储器类型通信时，该方法命令接收器以第二模式操作。在1006，该方法接收电压参考信号和数据信号，其中该数据信号接收自存储器器件。在1008，该方法经由电压参考电平位移器向接收器的第一放大器提供电压参考信号。在一个实施例中，电压参考电平位移器被配置为基于接收器是正在以第一模式还是第二模式操作来选择性地电平位移电压参考信号。在1010，该方法经由数据信号电平位移器向接收器的第一放大器提供数据信号。在一个实施例中，数据信号电平位移器被配置为基于接收器是正在以第一模式还是第二模式操作来选择性地电平位移数据信号。在1012，该方法向接收器的第二放大器提供电压参考信号和数据信号(例如，电压参考信号和数据信号的电平位移版本或者电压参考信号和数据信号的没有位移的版本)。在1014，将第一输出信号从第一放大器发送至共用输出节点，并且将第二输出信号从第二放大器发射至共用输出节点。
除了上文所述的两种放大器实现方式，在本公开内容的实施例中，本文描述的系统和方法还可以使用单个放大器实现方式来实现。图11是描绘被配置为基于选择性位移的数据信号和选择性位移的参考电压信号生成输出信号的单个放大器的示图。接收数据信号并提供给数据信号电平位移器1102。接收电压参考信号并提供给电压参考电平位移器1104。数据信号电平位移器1102和电压参考电平位移器1104的输出被提供给放大器1106的相应输入。在一个实施例中，输入的数据信号和电压参考信号诸如基于接收数据信号所用的器件类型被选择性地电压电平位移。例如，当数据信号和电压参考信号从第一类型的器件被接收时，数据信号和电压参考信号不被电平位移，这是因为放大器1106的操作点被设置为与第一类型的器件的输出格式一致来处理信号。当数据信号和电压参考信号从第二类型的器件接收时，数据信号和电压参考信号被电平位移，使得它们对于被配置为操作来自第一类型的器件的信号的放大器1106好像来自第一类型的器件。虽然图11的实施例公开了PMOS类型放大器，但是在一个实施例中，放大器1106被实现为NMOS类型放大器，其中由电平位移器1102、1104的电压电平调整的选择性量不同于NMOS类型放大器实现方式。
本申请使用示例来说明本发明。本发明的可授予专利保护的范围包括其他示例。

Claims (22)

1.一种用于从不同类型的器件接收数据信号的接收器器件，包括：
放大器，被配置为接收电压参考信号和数据信号，所述数据信号接收自器件，所述放大器被配置为基于所述数据信号与所述电压参考信号的比较而输出输出信号；
电压参考电平位移器，所述电压参考电平位移器被配置为基于所述接收器正在与之通信的器件的类型来选择性地电平位移被供给所述放大器的所述电压参考信号；以及
数据信号电平位移器，所述数据信号电平位移器被配置为基于所述接收器正在与之通信的所述器件的类型来选择性地电平位移被供给所述放大器的所述数据信号。
2.根据权利要求1所述的接收器，其中所述放大器进一步包括：
第一放大器，被配置为接收所述电压参考信号和所述数据信号，所述第一放大器被配置为输出第一输出信号，所述第一输出信号是基于所述数据信号与所述电压参考信号的第一比较；
第二放大器，被配置为接收所述电压参考信号和所述数据信号，所述第二放大器被配置为输出第二输出信号，所述第二输出信号是基于所述数据信号与所述电压参考信号的第二比较。
3.根据权利要求2所述的接收器，所述第一放大器包括被实施有PMOS输入级的PMOS放大器，并且其中所述第二放大器包括具有NMOS输入级的NMOS放大器。
4.根据权利要求3所述的接收器，其中所述第一放大器被配置为当由所述第一放大器接收的所述数据信号低于由所述第一放大器接收的所述参考信号时以接地电压电平输出所述第一输出信号；并且
其中所述第二放大器被配置为当由所述第二放大器接收的所述数据信号高于由所述第二放大器接收的所述参考信号时以电源电压电平输出所述第二输出信号。
5.根据权利要求2所述的接收器，其中所述第二放大器被配置为接收所述电压参考信号和所述数据信号而不需要所述电压参考信号和所述数据信号通过在所述器件与所述第二放大器之间的电平位移器。
6.根据权利要求1所述的接收器，其中所述接收器器件被配置为以第一模式和第二模式进行操作；
其中操作的所述第一模式与第一类型的器件相关联，其中所述电压参考电平位移器和所述数据信号电平位移器被配置为在所述接收器正在以操作的所述第一模式操作时分别不电平位移所述电压参考信号和所述数据信号；
其中操作的所述第二模式与第二类型的器件相关联，其中所述电压参考电平位移器和所述数据信号电平位移器被配置为在所述接收器正在以操作的所述第二模式操作时分别将所述电压参考信号和所述数据信号电平位移至与所述第一类型的器件一致的电平。
7.根据权利要求6所述的接收器，其中操作的所述第一模式与DDR3存储器相关联，并且其中操作的所述第二模式与DDR4存储器相关联。
8.根据权利要求1所述的接收器，其中所述接收器进一步包括具有电源电压电平的电源电压输入，其中所述电压参考电平位移器被配置为将所述电压参考信号从所述电源电压电平的大约70％电平位移至所述电源电压电平的大约50％。
9.根据权利要求1所述的接收器，其中所述数据信号电平位移器还被插入在所述器件与所述第二放大器之间。
10.根据权利要求1所述的接收器，其中所述接收器被配置为接收单端数据信号。
11.根据权利要求1所述的接收器，其中所述电压参考电平位移器和所述数据信号电平位移器每个均包括在电源电压节点与接地电压节点之间串联连接的源极跟随器晶体管和无源负载。
12.根据权利要求1所述的接收器，其中所述电压参考电平位移器包括校准输入，其中所述电压参考电平位移器被配置为基于在所述电压参考电平位移器校准输入处接收的所述校准输入来调整要向所述电压参考信号应用的选择性电平位移的量；
其中所述数据信号电平位移器包括校准输入，其中所述数据信号电平位移器被配置为基于在所述数据信号电平位移器校准输入处接收的所述校准输入来调整要向所述数据信号应用的选择性电平位移的量。
13.根据权利要求12所述的接收器，其中所述电压参考电平位移器被配置为在与所述数据信号电平位移器被配置为电平位移所述数据信号相反的方向上电平位移所述电压参考信号。
14.一种系统，包括：
多个根据权利要求11所述的接收器，其中所述多个接收器中的每个接收器与输入/输出分段的输入/输出板相关联；
其中所述电压参考信号经由板环被提供至所述多个接收器中的每个接收器。
15.根据权利要求14所述的系统，其中所述接收器中的每个接收器接收单独的电压参考电平位移器校准输入和单独的数据信号电平位移器校准输入。
16.根据权利要求14所述的系统，进一步包括：
数据处理器，所述数据处理器被配置为执行以下步骤，包括：
向所述器件输入已知数据；
在所述多个接收器中的一个特定接收器处从所述器件接收已知数据，其中所述已知数据期望在数据窗口时段期间被接收；
当所述已知数据由所述特定接收器检测为在比所述数据窗口时段少的时间段上被接收时，在第一方向上调整所述特定接收器的所述电压参考电平位移器校准输入；以及
当所述已知数据由所述特定接收器检测为在比所述数据窗口时段大的时间段被接收时，在与所述第一方向相反的第二方向上调整所述特定接收器的所述电压参考电平位移器校准输入。
17.一种用于接收数据信号的接收器器件，包括：
第一放大器，被配置为接收电压参考信号和数据信号，所述第一放大器被配置为输出第一输出信号，所述第一输出信号是基于所述数据信号与所述电压参考信号的第一比较；
电压参考电平位移器，所述电压参考电平位移器被配置为选择性地电平位移被供给所述第一放大器的所述电压参考信号，所述电压参考电平位移器包括校准输入，所述电压参考电平位移器被配置为基于在所述电压参考电平位移器校准输入处接收的所述校准输入来调整要向所述电压参考信号应用的选择性电平位移的量；以及
数据信号电平位移器，所述数据信号电平位移器被配置为选择性地电平位移被供给所述第一放大器的所述数据信号，所述数据信号电平位移器包括校准输入，所述数据信号电平位移器被配置为基于在所述数据信号电平位移器校准输入处接收的所述校准输入来调整要向所述数据信号应用的选择性电平位移的量。
18.一种用于从不同类型的器件接收数据信号的方法，包括：
确定接收器正在与第一类型的器件还是与第二类型的器件进行通信；
当所述接收器正在与所述第一类型通信时，命令所述接收器以第一模式操作，并且当所述接收器正在与所述第二类型通信时，命令所述接收器以第二模式操作；
接收电压参考信号和数据信号，所述数据信号接收自所述器件；
经由电压参考电平位移器向所述接收器的放大器提供所述电压参考信号，所述电压参考电平位移器被配置为基于所述接收器正在以所述第一模式还是所述第二模式操作来选择性地电平位移所述电压参考信号；
经由数据信号电平位移器向所述接收器的所述放大器提供所述数据信号，所述数据信号电平位移器被配置为基于所述接收器正在以所述第一模式还是所述第二模式操作来选择性地电平位移所述数据信号；以及
从所述放大器发送第一输出信号。
19.根据权利要求18所述的方法，其中确定包括：
当所述接收器正在与DDR3存储器器件通信时，确定所述接收器正在与所述第一类型的器件通信，以及
当所述接收器正在与DDR4存储器器件通信时，确定所述接收器正在与所述第二类型的器件通信。
20.根据权利要求18所述的方法，进一步包括：
向所述电压参考电平位移器提供校准输入信号，其中所述校准输入信号命令被应用至所述电压参考信号的电平位移的量级。
21.根据权利要求20所述的方法，其中所述校准输入信号的量级是基于校准操作，其中所述校准操作包括：
向所述器件输入已知数据；
在所述接收器处从所述器件接收所述已知数据，其中所述已知数据期望在数据窗口时段期间被接收；
当所述已知数据由所述接收器检测为在比所述数据窗口时段少的时间段上被接收时，在第一方向上调整所述接收器的所述电压参考电平位移器校准输入；以及
当所述已知数据由所述接收器检测为在比所述数据窗口时段大的时间段上被接收时，在与所述第一方向相反的第二方向上调整所述接收器的所述电压参考电平位移器校准输入。
22.根据权利要求21所述的方法，进一步包括向所述数据信号电平位移器提供校准输入，其中去往所述数据信号电平位移器的所述校准输入信号命令被应用至所述数据信号的电平位移的量级，其中所述数据信号在与所述电压参考信号相反的方向上位移。
CN201410228786.2A 2013-05-24 2014-05-26 用于不同类型的器件的数据接收的系统和方法 Active CN104183258B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201361827116P 2013-05-24 2013-05-24
US201361827209P 2013-05-24 2013-05-24
US61/827,209 2013-05-24
US61/827,116 2013-05-24
US14/286,099 2014-05-23
US14/286,099 US9515657B2 (en) 2013-05-24 2014-05-23 Systems and methods for data receipt from devices of disparate types

Publications (2)

Publication Number Publication Date
CN104183258A true CN104183258A (zh) 2014-12-03
CN104183258B CN104183258B (zh) 2019-01-08

Family

ID=51934999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410228786.2A Active CN104183258B (zh) 2013-05-24 2014-05-26 用于不同类型的器件的数据接收的系统和方法

Country Status (4)

Country Link
US (1) US9515657B2 (zh)
KR (1) KR102215040B1 (zh)
CN (1) CN104183258B (zh)
TW (1) TWI561006B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582391A (zh) * 2022-02-24 2022-06-03 西安紫光国芯半导体有限公司 一种数据接收器、芯片以及数据处理方法
WO2023245750A1 (zh) * 2022-06-23 2023-12-28 长鑫存储技术有限公司 数据接收电路、数据接收系统以及存储装置
WO2024007378A1 (zh) * 2022-07-04 2024-01-11 长鑫存储技术有限公司 数据接收电路、数据接收系统以及存储装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102409872B1 (ko) * 2015-12-02 2022-06-17 에스케이하이닉스 주식회사 송신 회로 및 반도체 장치
CN108718194B (zh) * 2018-08-01 2023-11-03 灿芯半导体(上海)股份有限公司 Ddr接收器用参考电平电路
CN117334230A (zh) * 2022-06-23 2024-01-02 长鑫存储技术有限公司 数据接收电路、数据接收系统以及存储装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7375575B1 (en) * 2005-02-14 2008-05-20 Marvell Israel (Misl) Ltd. Method and apparatus for controlled voltage level shifting
US20130002291A1 (en) * 2011-06-30 2013-01-03 Joon-Young Park Semiconductor memory device, memory controller and memory system having on die termination and on die termination controlling method
CN102930901A (zh) * 2011-08-08 2013-02-13 安凯(广州)微电子技术有限公司 一种用于存储器的控制器及应用该控制器的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100287888B1 (ko) * 1999-01-12 2001-04-16 김영환 레벨 시프터 회로
JP3532153B2 (ja) * 2000-12-22 2004-05-31 沖電気工業株式会社 レベルシフタ制御回路
TW518819B (en) * 2002-03-22 2003-01-21 Via Tech Inc Automatic gain control circuit and method
US6856169B2 (en) * 2003-05-09 2005-02-15 Rambus, Inc. Method and apparatus for signal reception using ground termination and/or non-ground termination
US6788125B1 (en) * 2003-05-28 2004-09-07 Sun Microsystems, Inc. Stable and accurate CMOS level shifter
KR100810611B1 (ko) * 2006-05-15 2008-03-07 삼성전자주식회사 반도체 장치의 레벨 쉬프팅 회로
US7991098B2 (en) * 2007-10-31 2011-08-02 Micron Technology, Inc. Method and apparatus for training the reference voltage level and data sample timing in a receiver
JP5094441B2 (ja) * 2008-01-21 2012-12-12 株式会社日立製作所 演算増幅器
KR101071190B1 (ko) * 2009-11-27 2011-10-10 주식회사 하이닉스반도체 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치
US8514006B2 (en) * 2010-10-14 2013-08-20 Analog Devices, Inc. Open loop rail-to-rail precharge buffer
TWI384764B (zh) * 2010-12-03 2013-02-01 Ind Tech Res Inst 處理系統
JP5589853B2 (ja) * 2011-01-05 2014-09-17 富士通セミコンダクター株式会社 レベル変換回路及び半導体装置
US8665665B2 (en) * 2011-03-30 2014-03-04 Mediatek Inc. Apparatus and method to adjust clock duty cycle of memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7375575B1 (en) * 2005-02-14 2008-05-20 Marvell Israel (Misl) Ltd. Method and apparatus for controlled voltage level shifting
US20130002291A1 (en) * 2011-06-30 2013-01-03 Joon-Young Park Semiconductor memory device, memory controller and memory system having on die termination and on die termination controlling method
CN102930901A (zh) * 2011-08-08 2013-02-13 安凯(广州)微电子技术有限公司 一种用于存储器的控制器及应用该控制器的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582391A (zh) * 2022-02-24 2022-06-03 西安紫光国芯半导体有限公司 一种数据接收器、芯片以及数据处理方法
CN114582391B (zh) * 2022-02-24 2023-11-10 西安紫光国芯半导体有限公司 一种数据接收器、芯片以及数据处理方法
WO2023245750A1 (zh) * 2022-06-23 2023-12-28 长鑫存储技术有限公司 数据接收电路、数据接收系统以及存储装置
WO2024007378A1 (zh) * 2022-07-04 2024-01-11 长鑫存储技术有限公司 数据接收电路、数据接收系统以及存储装置

Also Published As

Publication number Publication date
TWI561006B (en) 2016-12-01
KR20140138089A (ko) 2014-12-03
TW201509130A (zh) 2015-03-01
CN104183258B (zh) 2019-01-08
KR102215040B1 (ko) 2021-02-15
US9515657B2 (en) 2016-12-06
US20140347098A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
CN104183258A (zh) 用于不同类型的器件的数据接收的系统和方法
US9565039B2 (en) Forwarding signal supply voltage in data transmission system
US9564879B1 (en) Reference voltage generation and calibration for single-ended signaling
US11296859B2 (en) Receiver, transmitter, and communication system
US20120106351A1 (en) Determining a Logic State of a Device
US8786323B2 (en) Driver with resistance calibration capability
US20100295591A1 (en) Inter-pair skew adjustment
CN111274178A (zh) 正交检测和校正设备及方法
US7590392B2 (en) Transmitter compensation
JP2008295036A (ja) スタック型差動信号送信回路
KR100803403B1 (ko) 저전력 변조
US20200342917A1 (en) Memory module and memory system having the same
US9148187B2 (en) Methods and systems for self-referencing single-ended signals
US7102409B2 (en) DC level wandering cancellation circuit
CN104426559B (zh) 无线通信系统和数据发射器
CN112511153B (zh) Swp主接口电路及终端
JP2006173707A (ja) データ通信回路
CN111405653A (zh) 同步系统中的装置及其操作方法
US20150043622A1 (en) Transmitting / receiving circuit and transmitting / receiving system including the same
JP2013005411A (ja) 通信装置及び通信システム
WO2011076449A1 (en) Signal-level selection for electrical signal transmission between electronic devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant