TW201509130A - 用於自不同類型之裝置接收資料的系統與方法 - Google Patents
用於自不同類型之裝置接收資料的系統與方法 Download PDFInfo
- Publication number
- TW201509130A TW201509130A TW103118055A TW103118055A TW201509130A TW 201509130 A TW201509130 A TW 201509130A TW 103118055 A TW103118055 A TW 103118055A TW 103118055 A TW103118055 A TW 103118055A TW 201509130 A TW201509130 A TW 201509130A
- Authority
- TW
- Taiwan
- Prior art keywords
- receiver
- voltage reference
- data signal
- signal
- amplifier
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Circuits Of Receivers In General (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
本發明提供之系統及方法,用於一種接收裝置,用以自不同類型的裝置接收資料信號。放大器用以接收電壓參考信號及資料信號,資料信號自裝置接收,放大器基於資料信號與電壓參考信號之比較而輸出一輸出信號。電壓參考位準移位器基於與接收器通訊的一種裝置而將提供至放大器的電壓參考信號選擇性進行移位。資料信號位準移位器基於與接收器通訊的一種裝置而將提供至放大器的資料信號選擇性進行移位。
Description
本發明主張2013年5月24日申請之美國臨時申請案第61/827,116號”一種結合DDR3/DDR4接收器之實現”,以及2013年5月24日申請之美國臨時申請案第61/827,209號”單端DDR接收器拓樸及實現於一種固定參考可調式接收器”之優先權,其以引用之方式併入本文中。
本發明通常係關於一種在積體電路裝置與記憶體之間的資料傳輸,特別是由不同類型裝置接收資料。
通訊協定能夠成功的讓資料在裝置之間傳輸。一種既定的協定能使接收裝置解釋藉由傳輸裝置送來的信號,係根據那些預期、預定格式的信號。隨著時間演變,通訊協定有時會改變,其中這些協定的改變常常用來改進整體系統通訊。
上面的描述是作為現有技術在此領域的一般概述,並且不應被解釋為任何它包含的信息構成對本專利申請的現有技術的承認。
本發明提供之系統及方法,用於一種接收裝置,用以自不同類型的裝置接收資料信號。放大器用以接收電壓參考信號及資料信號,資
料信號自裝置接收,放大器基於資料信號與電壓參考信號之比較而輸出一輸出信號。電壓參考位準移位器基於與接收器通訊的一種裝置而將提供至放大器的電壓參考信號選擇性進行移位。資料信號位準移位器基於與接收器通訊的一種裝置而將提供至放大器的資料信號選擇性進行移位。
如另一實施例,用於接收資料信號之接收器包含用來接收電壓參考信號及資料信號的第一放大器,第一放大器用以輸出第一輸出信號,第一輸出信號係根據資料信號與電壓參考信號之第一比較。電壓參考位準移位器選擇性地將供應至第一放大器的電壓參考信號位準移位,電壓參考位準移位器包含校正輸入,電壓參考位準移位器根據在電壓參考位準移位器輸入校正上接收到的校正輸入以調整複數個選擇性地位準移位以施加至電壓參考信號。資料信號位準移位器選擇性地將供應至第一放大器的資料信號位準移位,資料信號位準移位器包含校正輸入,資料信號位準移位器根據在資料信號位準移位器輸入校正上接收到的校正輸入以調整複數個選擇性地位準移位以施加至資料信號。
如另一實施例,由不同類型裝置接收資料信號的方法包含決定接收器是否與第一種裝置或第二種裝置通訊。當接收器與第一種裝置通訊時,接收器被要求操作於第一模式,以及當接收器與第二種裝置通訊時,接收器被要求操作於第二模式。電壓參考信號及資料信號被接收,資料信號自裝置接收。電壓參考信號透過電壓參考位準移位器提供至接收器之放大器,電壓參考位準移位器根據接收器是否操作於第一模式或第二模式用以選擇性地將電壓參考信號位準移位。資料信號透過資料信號位準移位器提供至接收器的放大器,資料信號位準移位器根據接收器是否操作於第一
模式或第二模式用以選擇性地將資料信號位準移位。第一輸出信號自放大器傳送。
102‧‧‧多記憶體接收器
104‧‧‧第一種記憶體(例如DDR3)
106‧‧‧第二種記憶體(例如DDR4)
108‧‧‧參考信號
110‧‧‧資料信號
111‧‧‧位準移位放大器
112‧‧‧輸出
204‧‧‧參考電壓
206‧‧‧資料信號
208‧‧‧共輸出節點
210‧‧‧第二放大器
212‧‧‧位準移位器
214‧‧‧位準移位器
216‧‧‧供應電壓
218‧‧‧接地電壓
302‧‧‧參考電壓
304‧‧‧位準移位器
306‧‧‧資料信號
308‧‧‧位準移位器
314‧‧‧出
402‧‧‧第一放大器
404‧‧‧參考電壓
406‧‧‧資料信號
408‧‧‧共輸出節點
410‧‧‧第二放大器
412‧‧‧位準移位器
414‧‧‧位準移位器
502‧‧‧參考電壓
504‧‧‧位準移位器
506‧‧‧資料信號
508‧‧‧位準移位器
514‧‧‧出
602‧‧‧位準移位器
604‧‧‧資料信號
608‧‧‧源極隨耦器-直流位準移位器(下移)
610‧‧‧被動負載
612‧‧‧供應電壓
704‧‧‧參考電壓
706‧‧‧資料信號
708‧‧‧出
712‧‧‧位準移位器
714‧‧‧校正匯流排
716‧‧‧位準移位器
718‧‧‧校正匯流排
802‧‧‧位準移位器
804‧‧‧輸入信號
808‧‧‧源極隨耦器-直流位準移位器(下移)
810‧‧‧可變被動負載(藉由校正匯流排控制)
812‧‧‧供應電壓
816‧‧‧校正匯流排
818‧‧‧位準移位器
902‧‧‧輸入/輸出墊
904‧‧‧輸入/輸出段
906‧‧‧資料線
908‧‧‧參考墊
910‧‧‧墊環
1102‧‧‧位準移位器
1104‧‧‧位準移位器
圖1係為本發明自不同類型裝置接收資料信號之接收器,以一種多記憶體類型之接收器之形式之實施例示意圖。
圖2係為本發明接收裝置自不同類型裝置接收資料信號之實施例方塊圖。
圖3係為本發明圖2接收裝置之另一實施例示意圖。
圖4係為本發明接收裝置僅執行供應至第一放大器之電壓參考信號及供應至第一放大器之資料信號之選擇性位準位移,無需對提供至第二放大器的信號進行位準位移之實施例方塊圖。
圖5係為本發明圖4接收裝置之另一實施例示意圖。
圖6係為本發明資料信號位準移位器之一實施例示意圖。
圖7係為本發明具有電壓參考位準移位器之接收器,及具有校正輸入之資料信號位準移位器之實施例方塊圖。
圖8係為本發明資料信號位準移位器之一實施例示意圖。
圖9係為本發明輸入/輸出段包含複數個包含電壓參考位準移位器及資料信號位準移位器之接收器之實施例方塊圖。
圖10係為本發明自不同類型記憶體裝置接收資料信號之方法實施例流程圖。
圖11係為本發明單一放大器根據選擇性移位資料信號及選擇性移位參考電壓信號而產生輸出信號之實施例示意圖。
圖1本發明自不同類型裝置接收資料信號之接收器,以一種多記憶體類型之接收器之形式之實施例示意圖。圖1所示之多記憶體接收器102用以提供單一接收器鏈以與不同類型的記憶體通訊,特別是一種DDR3記憶體104和第二種DDR4記憶體106。兩種類型的記憶體104、106的電力介面規格是不同的,創造以一種單一輸入/輸出(Input/Output,I/O)接收器同時支持兩種類型的記憶體介面是一項挑戰。在一實施例中,DDR3記憶體的資料信號係為,平均為,VDDO的50%。相反地,在一實施例中,DDR4記憶體使用1.2V的VDDO以及70%VDDO的參考電壓VREF。DDR4記憶體的資料信號係為,平均為VDDO的70%。
雖然裝置可以兩個,專用類型的接收器實現與不同類型的記憶體104、106通訊,但是這樣的解決方案是面積消耗以及增加影響頻寬的冗餘電容性負載。本實施例使用單一接收器102能夠與不同類型的記憶體裝置104、106通訊。多記憶體接收器102接收參考信號108及資料信號110,其中資料信號是從記憶體裝置接收。一或多個位準移位放大器111根據接收器102操作的電流模式選擇性地調整一或兩個參考信號108或資料信號110,以使參考信號108和資料信號110可以針對一或多個放大器111的操作點進行優化。在時脈週期內適當的取樣窗格期間,藉由資料信號110與參考信號108的比較,多記憶體接收器透過輸出112來決定資料值。
圖2為本發明接收裝置之另一實施例方塊圖。自不同類型的裝置接收資料信號。在此實施例中,接收器200包含第一放大器202用以接收電壓參考信號204及資料信號206,資料信號06自記憶體裝置(例如單端資
料信號)接收。第一放大器202根據資料信號206及電壓參考信號204的第一比較而輸出第一輸出信號至共輸出節點208。舉例來說,在一實施例中,當資料信號206表現出高於參考電壓信號204的較高電壓時,第一放大器202輸出實質上與供應電壓216相同的電壓至共輸出節點208。選擇性地,當資料信號206表現出低於參考信號204的較低電壓時,第一放大器202輸出實質上與接地電壓218相同的電壓至共輸出節點208。於此實施例中,第二放大器210係用以接收電壓參考信號204及資料信號206,資料信號自記憶體裝置接收。第二放大器210根據資料信號206與電壓參考信號204之第二比較而輸出第二輸出信號至共輸出節點208。接收器包含電壓參考位準移位器212。電壓參考位準移位器212用以選擇性地對供應至第一放大器202的電壓參考信號204進行位準移位。資料信號位準移位器214置於記憶體裝置和第一放大器202之間。資料信號位準移位器214用以選擇性地對供應至第一放大器202的資料信號206進行位準移位。在圖2之實施例中,電壓參考位準移位器212和資料信號位準移位器214也供應信號至第二放大器210,以使第一放大器202和第二放大器210兩者選擇性地接收移位的電壓參考信號及資料信號。
在一實施例中,圖2中的接收器200根據接收器200是否與第一種記憶體裝置(例如DDR3記憶體)或第二種記憶體裝置(例如DDR4記憶體)通訊而操作於兩個模式其中之一。當操作於關於第一種記憶體裝置(如DDR3記憶體)之第一模式時,電壓參考位準移位器212及資料信號位準移位器214不會分別對電壓參考信號204及資料信號206進行位準移位。於此實施例中,第一放大器202及第二放大器210用以處理關於第一種記憶體裝置的電壓參考信號及資料信號,無須調整電壓位準。操作的第二模式係有關於
第二種記憶體裝置(例如DDR4記憶體)。在一實施例中,當操作於第二模式時,電壓參考位準移位器212及資料信號位準移位器214係用以在至少電壓參考信號204上進行位準移位,以及在一實施例中,資料信號206分別也是如此。這種移位轉換信號204、206的電壓位準自第二種記憶體至好像第一放大器202及第二放大器210,從電壓位準的方式以及所有下游的裝置,彷彿那些信號204、206與第一種記憶體裝置有關。
在一實施例中,操作的第一模式與利用在供應電壓位準的50%的電壓參考信號之DDR3記憶體有關,表示於圖2的216。在該實施例中,操作的第二模式與利用在供應電壓位準216的70%的電壓參考信號之DDR4記憶體有關。為了表示自DDR4記憶體移位的電壓參考信號好像第一放大器202及第二放大器210成為與DDR3記憶體有關的參考信號,電壓參考位準移位器移位所接收的電壓參考信號204從約供應電壓216的70%(+/- 10%)至約供應電壓位準的50%(+/- 10%)。資料信號位準移位器214在操作的第二模式移位資信號206以補償藉由DDR4記憶體相對DDR3記憶體(例如70%VDDO相對50%VDDO)利用的不同平均資料信號電壓。不需要位準移位,當與DDR4記憶體通訊時,接收器通常會產生位元錯誤。
在一實施例中,當資料信號206在第一放大器202被接收無法超過在第一放大器202所接收的電壓參考信號(例如在操作的第一模式中沒有移位的電壓參考信號或在操作的第二模式中被移位的電壓參考信號)時,第一放大器202用以輸出接地電壓218至共輸出節點208(例如在操作的第一模式中沒有移位的資料信號或在操作的第二模式中被移位的資料信號)。在此實施例中,當資料信號在第二放大器210被接收超過電壓參考信號在第二
放大器210被接收時,第二放大器210用以輸出供應電壓216至共輸出節點208。因此,第一放大器202及第二放大器210一起工作以產生輸出信號至共輸出節點208。
圖3為圖2接收器之另一實施例電路細節之示意圖。在圖3之實施例中,電壓參考信號302接收及提供至電壓參考位準移位器304,以及資料信號306接收及提供至資料信號位準移位器308。電壓參考位準移位器304和資料信號位準移位器308分別選擇性地對電壓參考信號及資料信號進行位準移位,係根據操作的電流模式(例如接收器是否與DDR3或DDR4記憶體電流地通訊)。圖3之實施例包含第一放大器310及第二放大器312,兩者皆以CMOS技術實現。第一放大器310包含PMOS電晶體在它的輸入級,用以接收電壓參考信號302及資料信號306,第二放大器312包含NMOS電晶體在它的輸入級,用以接收電壓參考信號302及資料信號306。兩個放大器310、312一起工作以產生輸出信號至共輸出節點314。在一實施例中,兩個放大器310、312一起被實現因為放大器310、312(例如PMOS電晶體輸入級第一放大器310)其中之一係具有較佳地提供供應電壓至共輸出節點314的操作點,而其他的放大器(例如NMOS電晶體輸入及第二放大器312)係具有較佳地提供接地電壓至共輸出節點314。
在一實施例中,當接收的資料信號電壓無法超過接收的電壓參考信號電壓,並且接收的電壓參考信號在操作的一種模式中是在較高電壓時,第一放大器用以輸出接地電壓,第一放大器更容易出現位元錯誤(例如輸出供應電壓表示1位元而不是更正接地電壓表示0位元或反之亦然)比第二放大器用以輸出供應電壓當接收的資料信號超過電壓參考信號時。圖4係
為本發明接收裝置僅執行供應至第一放大器之電壓參考信號及供應至第一放大器之資料信號之選擇性位準位移,無需對提供至第二放大器的信號進行位準位移之實施例方塊圖。藉由不對提供至第二放大器的信號進行位準移位,元件和空間成本的節省可以達到,同時仍然便於接收器的操作對於多記憶體裝置。接收器400包含第一放大器402用以接收電壓參考信號404及資料信號406,資料信號自記憶體裝置接收。第一放大器402根據資料信號406及電壓參考信號404比較之第一電壓位準而輸出第一輸出信號至共輸出節點408。
第二放大器410用以接收電壓參考信號404及資料信號406,資料信號自記憶體裝置接收。第二放大器410根據資料信號406及電壓參考信號404之第二比較以輸出第二輸出信號至共輸出節點408。接收器包含電壓參考位準移位器412。電壓參考位準移位器412用以選擇性地對供應至第一放大器402的電壓參考信號404進行位準移位。資料信號位準移位器414係置於記憶體裝置及第一放大器402之間。資料信號位準移位器414用以選擇性地對供應至第一放大器402的資料信號406進行位準移位。
圖5係為本發明圖4接收裝置之另一實施例示意圖。在圖5之實施例中,電壓參考信號502被接收及提供至電壓參考位準移位器504,以及資料信號506被接收及提供至資料信號位準移位器508。電壓參考位準移位器504及資料信號位準移位器508用以分別選擇性地對電壓參考信號502及資料信號506進行位準移位,係根據操作中的電流模式(例如接收器是否與第一種記憶體或第二種記憶體通訊)。圖5之實施例包含第一放大器510及第二放大器512,兩者皆以CMOS技術實現。然而,其他實現技術也適合。第
一放大器510包含PMOS電晶體在它的輸入級用以接收電壓參考信號502及資料信號506,那些信號502、506中的每一個也可以分別被位準移位在504、508,係根據操作中的電流模式。第二放大器512包含NMOS電晶體在它的輸入級用以接收電壓參考信號502及資料信號506,第二放大器512接收電壓參考信號502及資料信號506不需要事先藉由位準移位器504、508處理。兩個放大器510、512一起工作以產生輸出信號至供輸出節點514(例如第一接收器510及第二接收器512連接兩者的輸出節點)。
圖6係為本發明資料信號位準移位器更詳細之實施例示意圖。在圖6之實施例中,資料信號位準移位器602係沿著資料信號線604設置,介於記憶體裝置及第一放大器606之間,在一實施例中以源極隨耦器電晶體608及被動負載610串聯於供應電壓節點612與接地節點614之間來實現。在一實施例中,電壓參考位準移位器616係用相似或完全相同的元件實現。如圖6中的618所示,當操作於第二模式(例如與DDR4記憶體通訊)其中電壓參考信號及資料信號選擇性地被下移時,電壓參考信號被位準移位自VDDO的70%至VDDO的50%,並且資料信號的平均電壓下移自VDDO的70%至VDDO的50%。
在一實施例中,資料信號藉由對他們的比較電壓位準敏感的單端接收信號接收器來接收,以使來自電壓位準在參考電壓的小變異(例如0.05伏特)預期導致位元錯誤。舉例來說,在錯誤電壓位準上的參考電壓會導致時脈信號的參考電壓的時間偵測錯誤,自低電壓位準到高電壓位準,反之亦然,以使時間窗格錯誤的延長或縮小。為了補償本發明之一實施例,用以與記憶體或包含位準移位器的其他類型裝置通訊的接收器包含校正輸
入,複數個選擇性的電壓位準移位被施加於某些根據校正輸入大小而調整的操作模式。這些調整,在一實施例中,儲存參考電壓至它的預期位準。此種調整可以使接收器正確地偵測信號轉變並能使是正確的下游信號取樣。
圖7係為本發明具有電壓參考位準移位器之接收器,及具有校正輸入之資料信號位準移位器之實施例方塊圖。接收器包含第一放大器702用以接收電壓參考信號704及資料信號706。第一放大器702根據資料信號706的電壓位準及電壓參考信號704之電壓位準的第一比較而輸出第一輸出信號至共輸出節點708。第二放大器710用以接收電壓參考信號704及資料信號706並根據資料信號706與電壓參考信號704的第二電壓位準比較而輸出第二輸出信號至共輸出節點708。接收器更包含電壓參考位準移位器712。電壓參考位準移位器712用以選擇性地(例如根據與接收器通訊的裝置)對提供至第一放大器702的電壓參考信號704進行位準移位。電壓參考位準移位器712包含校正輸入714。電壓參考位準移位器712根據校正輸入714的大小來調整(例如藉由手動或自動調整以符合預期的參考電壓位準)複數個選擇性的位準移位以施加至電壓參考信號704。接收器更包含資料信號位準移位器716。資料信號位準移位器716用以選擇性地對供應至第一放大器702的資料信號706進行位準移位。資料信號位準移位器716包含校正輸入718,資料信號位準移位器716根據接收到的校正輸入718來調整複數個選擇性的為準移位以施加置資料信號706。
圖8係為本發明資料信號位準移位器之一實施例示意圖。在圖8的實施例中,資料信號位準移位器802設置於記憶體裝置,透過資料信
號線804,與第一放大器806之間,並且使用源極隨耦器電晶體808及被動負載810串聯於供應電壓節點812與接地節點814之間而實現。在圖8實施例中,被動負載810根據校正信號816而可被調整。在一實施例中,電壓參考位準移位器818使用類似或完全相同的元件來實現,如同資料信號位準移位器802的詳細描述。如圖8所示之820,當操作於第二模式其中電壓參考信號及資料信號選擇性地被下移時,電壓參考信號被移位自VDDO的70%至VDDO的50%,並且資料信號的平均電壓下移自VDDO的70%至VDDO的50%。在所有的操作模式中,電壓參考信號及資料信號的位準小變異係透過在各個位準移位器802、818的被動負載810的變化(例如藉由手動或自動調整以符合預期的參考電壓位準)來完成。在一實施例中,複數個位準移位變異根據校正輸入被施加至電壓參考信號822,係與被施加至資料信號804的複數個位準移位變異為分開的。在其他實施例中,電壓參考位準移位器818用以對電壓參考信號822進行位準移位在相反方向上當資料信號位準移位器802用以對資料信號位準移位。
在一實施例中,校正輸入對於電壓參考位準移位器及資料信號位準移位器係透過實驗來手動設定。在其他實施例中,各個校正輸入是根據校正操作而週期性的被調整。在一實施例中,校正操作包含輸入已知資料至記憶體裝置。已知資料自接收器的記憶體裝置接收,已知資料預其在資料窗格期間被接收。當已知資料由接收器偵測接收於小於資料窗格期間之期間時間時,接收器的電壓參考位準移位器的校正輸入在第一方向被調整。當已知資料被偵測以作為藉由接收器接收於大於資料窗格期間之期間時間時,調整在相反於第一方向之第二方向之接收器之電壓參考位準移
位器校正輸入。在一實施例中,這樣的校正操作是週期性地被執行,例如每個資料傳送週期一次,或每n個資料傳送週期一次。在一實施例中,校正輸入被提供至資料信號位準移位器,校正輸入信號對於資料信號位準移位器要求施加置資料信號的位準移位的大小,資料信號被移位在相反方向自電壓參考信號。
在一實施例中,系統包含複數個接收器,例如上述的那些。在實施例中,每一接收器與輸入/輸出段之輸入/輸出墊有關。圖9係為本發明輸入/輸出段包含複數個包含電壓參考位準移位器及資料信號位準移位器之接收器之實施例方塊圖。輸入/輸出段904中複數個輸入/輸出墊902中的每一個係用以自與段904通訊的裝置的資料線906接收資料。參考墊908接收或產生電壓參考信號並透過墊環910提供電壓參考信號至輸入/輸出墊902。每一輸入/輸出墊902包含電壓參考位準移位器912及/或資料位準移位器914,用以提供在個別輸入/輸出墊902上接收到的電壓參考信號及資料信號的區域調整。在一實施例中,校正輸入對於電壓參考位準移位器912及資料信號位準移位器914係根據校正操作的決定而個別地且在獨立的位準被提供至每一輸入/輸出墊902。
圖10係為本發明自不同類型記憶體裝置接收資料信號之方法實施例流程圖。在1002中,決定接收器是否與第一種記憶體裝置或第二種記憶體裝置通訊(例如根據外部指令)。在1004中,當與第一種記憶體通訊時要求該接收器在第一模式下操作,以及當與第二種記憶體通訊時在第二模式下操作。在1006中,接收電壓參考信號及資料信號,其中資料信號自記憶體裝置接收。在1008中,透過一電壓參考位準移位器提供該電壓參考
信號至一第一放大器。電壓參考位準移位器根據接收器是否操作於第一模式或第二模式而選擇性地對電壓參考信號位準移位。在1010中,透過一資料信號位準移位器提供該資料信號至該第一放大器。資料信號位準移位器根據接收器是否操作於第一模式或第二模式而選擇性地對資料信號位準移位。在1012中,提供該電壓參考信號及該資料信號至一第二放大器。在1014中,轉換一第一輸出信號自該第一放大器至一共輸出節點及一第二輸出信號自該第二放大器至該共輸出節點。
除了上述兩個放大器實現方式,在其他實施例中,系統及方法可以使用單一放大器實現。圖11係為本發明單一放大器根據選擇性移位資料信號及選擇性移位參考電壓信號而產生輸出信號之實施例示意圖。資料信號被接收及提供至資料信號位準移位器1102。電壓參考信號被接收及提供至電壓參考位準移位器1104。資料信號位準移位器1102和電壓參考位準移位器1104的輸出被提供至放大器1106的各個輸入。輸入資料信號和電壓參考信號是選擇性地電壓位準移位,在一實施例中,例如根據資料信號被接收的裝置。舉例來說,當資料信號及電壓參考信號自第一種裝置接收,資料信號及電壓參考信號不用被位準移位,因為放大器1106的操作點被設定以處理信號與第一種裝置輸出格式一致。當資料信號及電壓參考信號自第二種裝置接收,資料信號及電壓參考信號被位準移位,以使他們相似於放大器1106,用以自第一種裝置上的信號操作,成為來自第一種裝置。而圖11的實施例公開的PMOS型放大器,放大器1106,在一個實施例中,實現為一個NMOS型放大器,其中由電平移位器1102選擇性的量的電壓電平的調整,1104頃為NMOS型放大器實現不同。
本申請中使用實例來說明本發明。本發明的可授予專利的範圍包括其它實例。
102‧‧‧多記憶體接收器
104‧‧‧第一種記憶體(例如DDR3)
106‧‧‧第二種記憶體(例如DDR4)
108‧‧‧參考信號
110‧‧‧資料信號
111‧‧‧位準移位放大器
112‧‧‧輸出
Claims (22)
- 一種接收器,用以自不同類型的裝置接收資料信號,包含:一放大器,用以接收一電壓參考信號及一資料信號,該資料信號自一裝置接收,該放大器基於該資料信號及該電壓參考信號之比較輸出一輸出信號;一電壓參考位準移位器,該電壓參考位準移位器係基於與該接收器通訊的一種裝置而將提供至該放大器的電壓參考信號進行移位;一資料信號位準移位器,該資料信號位準移位器係基於與該接收器通訊的該種裝置而將提供至該放大器的資料信號進行移位。
- 如請求項1所述之接收器,其中該放大器更包含:一第一放大器,用以接收該電壓參考信號及該資料信號,該第一放大器係用以輸出一第一輸出信號,該第一輸出信號係基於該資料信號及該電壓參考信號之一第一比較;一第二放大器,用以接收該電壓參考信號及該資料信號,該第二放大器係用以輸出一第二輸出信號,該第二輸出信號係基於該資料信號及該電壓參考信號之一第二比較。
- 如請求項2所述之接收器,其中該第一放大器包含以一PMOS輸入級實現的一PMOS放大器,以及其中該第二放大器包含以一NMOS輸入級實現的NMOS放大器。
- 如請求項3所述之接收器,其中當藉由該第一放大器所接收到的該資料信號低於藉由該第一放大器所接收到的該參考信號時,該第一放大器在一接地電壓位準輸出該第一輸出信號;以及 其中當藉由該第二放大器所接收到的該資料信號高於藉由該第二放大器所接收到的該參考信號時,該第二放大器於一供應電壓輸出該第二輸出信號。
- 如請求項2所述之接收器,其中該第二放大器用以接收該電壓參考信號及該資料信號無需橫跨於該裝置與該第二放大器間之一位準移位器的該電壓參考信號及該資料信號。
- 如請求項1所述之接收器,其中該接收器用以操作於一第一模式及一第二模式;其中該第一模式係有關於一第一種裝置,其中當該接收器操作於該第一模式時,該電壓參考位準移位器及該資料信號位準移位器不會分別對該電壓參考信號及該資料信號進行位準移位;其中該第二模式係有關於一第二種裝置,其中當該接受器操作於該第二模式時,該電壓參考位準移位器及該資料信號位準移位器分別對該電壓參考信號及該資料信號進行位準移位,與該第一種裝置一致。
- 如請求項6所述之接收器,其中該第一模式與DDR3記憶體有關,以及該第二模式與DDR4記憶體有關。
- 如請求項1所述之接收器,其中該接收器更包含具有一供應電壓位準之一供應電壓輸入,其中該電壓參考位準移位器用以將該電壓參考信號進行位準移位,從約70%的該供應電壓位準至約50%的該供應電壓位準。
- 如請求項1所述之接收器,其中該資料信號位準移位器也置於該裝置及該第二放大器之間。
- 如請求項1所述之接收器,其中該接收器用以接收一單端資料信號。
- 如請求項1所述之接收器,其中該電壓參考位準移位器及該資料信號位準移位器各自包含介於一供應電壓節點與一接地電壓節點間串聯的一源極隨耦器電晶體及一被動負載。
- 如請求項1所述之接收器,其中該電壓參考位準移位器包含一校正輸入,其中該電壓參考位準移位器用以調整複數個選擇性的位準移位以基於在該電壓參考位準移位器校正輸入所接收到的該校正輸入施加至該電壓參考信號;其中該資料信號位準移位器包含一校正輸入,其中該資料信號位準移位器用以調整複數個選擇性的位準移位以基於在該資料信號位準移位器校正輸入所接收到的校正輸入施加至該資料信號。
- 如請求項12所述之接收器,其中該電壓參考位準移位器用以對該電壓參考信號在一相反方向進行位準移位當該資料信號位準移位器係用以位準移位該資料信號。
- 一種系統,包含:依據請求項11之複數個接收器,其中每一該複數個接收器係有關於一輸入/輸出段之一輸入/輸出墊;其中該電壓參考信號係透過一墊環提供至每一該複數個接收器。
- 如請求項14所述之系統,其中該每一接收器接收一個別的電壓參考位準移位器校正輸入以及一個別的資料信號位準移位器校正輸入。
- 如請求項14所述之系統,更包含:一資料處理器,該資料處理器被用來執行步驟包含:輸入已知資料至該裝置;從在該複數個接收器中之一特定接收器之該裝置接收已知資料,其 中該已知資料預期在一資料窗格期間被接收;當該已知資料藉由該特定接收器偵測作為接收於小於該資料窗格期間之一期間時間時,調整在一第一方向之該特定接收器之該電壓參考位準移位器校正輸入;當該已知資料被偵測以作為藉由該特定接收器接收於大於該資料窗格期間之一期間時間時,調整在相反於該第一方向之一第二方向之該特定接收器之該電壓參考位準移位器校正輸入。
- 一種用於接收資料信號的接收器,包含:一第一放大器,用以接收一電壓參考信號及一資料信號,該第一放大器用以輸出一第一輸出信號,該第一輸出信號係基於該資料信號與該電壓參考信號之一第一比較;一電壓參考位準移位器,該電壓參考位準移位器用以選擇性地將供應至該第一放大器之該電壓參考信號進行位準移位,該電壓參考位準移位器包含一校正輸入,該電壓參考位準移位器用以調整複數個選擇性的位準移位以基於在該電壓參考位準移位器校正輸入所接收到的該校正輸入施加至該電壓參考信號;以及一資料信號位準移位器,該資料信號位準移位器用以選擇性地將供應至該第一放大器之該資料信號進行位準移位,該資料信號位準移位器包含一校正輸入,該資料信號位準移位器用以調整複數個選擇性的位準移位以基於在該資料信號位準移位器校正輸入所接收到的校正輸入施加至該資料信號。
- 一種自不同類型裝置接收資料信號的方法,包含: 決定一接收器是否與一第一種或一第二種裝置通訊;當該接收器與該第一種裝置通訊時要求該接收器操作於一第一模式,以及當該接收器與該第二種裝置通訊時要求該接收器操作於一第二模式;接收一電壓參考信號及一資料信號,該資料信號係自該裝置接收;透過一電壓參考位準移位器提供該電壓參考信號至該接收器之一放大器,該電壓參考位準移位器根據該接收器是否操作於該第一模式或該第二模式而選擇性地對該電壓參考信號進行位準移位;透過一資料信號位準移位器提供該資料信號至該接收器之該放大器,該資料信號位準移位器根據該接收器是否操作於該第一模式或該第二模式而選擇性地對該資料信號進行位準移位;以及自該放大器傳送一第一輸出信號。
- 如請求項18所述之方法,其中決定包含:當該接收器與一DDR3記憶體裝置通訊時,決定該接收器與該第一種裝置之一裝置通訊,以及當該收器與一DDR4記憶體裝置通訊時,決定該接收器與該第二種裝置之一裝置通訊。
- 如請求項18所述之方法,更包含:提供一校正輸入信號至該電壓參考位準移位器,其中該校正輸入信號要求施加至該電壓參考信號之位準移位之一大小。
- 如請求項20所述之方法,其中該校正輸入信號之一大小係根據一校正操作,其中該校正操作包含: 輸入已知資料至該裝置;自該接收器的該裝置接收該已知資料,其中該已知資料預期在一資料窗格期間被接收;當該已知資料由該接收器偵測接收於小於該資料窗格期間之一期間時間時,調整在一第一方向之該接收器之該電壓參考位準移位器校正輸入;以及當該已知資料被偵測以作為藉由該接收器接收於大於該資料窗格期間之一期間時間時,調整在相反於該第一方向之一第二方向之該接收器之該電壓參考位準移位器校正輸入。
- 如請求項21所述之方法,更包含提供一校正輸入至該資料信號位準移位器,其中該資料信號位準移位器的該校正輸入信號要求施加至該資料信號之為準移位之一大小,其中該資料信號從該電壓參考信號移位至一相反方向。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361827116P | 2013-05-24 | 2013-05-24 | |
US201361827209P | 2013-05-24 | 2013-05-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201509130A true TW201509130A (zh) | 2015-03-01 |
TWI561006B TWI561006B (en) | 2016-12-01 |
Family
ID=51934999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103118055A TWI561006B (en) | 2013-05-24 | 2014-05-23 | Systems and methods for data receipt from devices of disparate types |
Country Status (4)
Country | Link |
---|---|
US (1) | US9515657B2 (zh) |
KR (1) | KR102215040B1 (zh) |
CN (1) | CN104183258B (zh) |
TW (1) | TWI561006B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102409872B1 (ko) * | 2015-12-02 | 2022-06-17 | 에스케이하이닉스 주식회사 | 송신 회로 및 반도체 장치 |
CN108718194B (zh) * | 2018-08-01 | 2023-11-03 | 灿芯半导体(上海)股份有限公司 | Ddr接收器用参考电平电路 |
CN114582391B (zh) * | 2022-02-24 | 2023-11-10 | 西安紫光国芯半导体有限公司 | 一种数据接收器、芯片以及数据处理方法 |
EP4325496A4 (en) | 2022-06-23 | 2024-02-21 | Changxin Memory Technologies, Inc. | DATA RECEIVING CIRCUIT, DATA RECEIVING SYSTEM AND STORAGE APPARATUS |
CN117334231A (zh) * | 2022-06-23 | 2024-01-02 | 长鑫存储技术有限公司 | 数据接收电路、数据接收系统以及存储装置 |
CN117334230A (zh) * | 2022-06-23 | 2024-01-02 | 长鑫存储技术有限公司 | 数据接收电路、数据接收系统以及存储装置 |
CN117393010A (zh) * | 2022-07-04 | 2024-01-12 | 长鑫存储技术有限公司 | 数据接收电路、数据接收系统以及存储装置 |
KR102608022B1 (ko) | 2022-07-04 | 2023-11-30 | 창신 메모리 테크놀로지즈 아이엔씨 | 데이터 수신 회로, 데이터 수신 시스템 및 저장 장치 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100287888B1 (ko) * | 1999-01-12 | 2001-04-16 | 김영환 | 레벨 시프터 회로 |
JP3532153B2 (ja) * | 2000-12-22 | 2004-05-31 | 沖電気工業株式会社 | レベルシフタ制御回路 |
TW518819B (en) * | 2002-03-22 | 2003-01-21 | Via Tech Inc | Automatic gain control circuit and method |
US6856169B2 (en) * | 2003-05-09 | 2005-02-15 | Rambus, Inc. | Method and apparatus for signal reception using ground termination and/or non-ground termination |
US6788125B1 (en) * | 2003-05-28 | 2004-09-07 | Sun Microsystems, Inc. | Stable and accurate CMOS level shifter |
US7375575B1 (en) * | 2005-02-14 | 2008-05-20 | Marvell Israel (Misl) Ltd. | Method and apparatus for controlled voltage level shifting |
KR100810611B1 (ko) * | 2006-05-15 | 2008-03-07 | 삼성전자주식회사 | 반도체 장치의 레벨 쉬프팅 회로 |
US7991098B2 (en) * | 2007-10-31 | 2011-08-02 | Micron Technology, Inc. | Method and apparatus for training the reference voltage level and data sample timing in a receiver |
JP5094441B2 (ja) * | 2008-01-21 | 2012-12-12 | 株式会社日立製作所 | 演算増幅器 |
KR101071190B1 (ko) * | 2009-11-27 | 2011-10-10 | 주식회사 하이닉스반도체 | 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치 |
US8514006B2 (en) * | 2010-10-14 | 2013-08-20 | Analog Devices, Inc. | Open loop rail-to-rail precharge buffer |
TWI384764B (zh) * | 2010-12-03 | 2013-02-01 | Ind Tech Res Inst | 處理系統 |
JP5589853B2 (ja) * | 2011-01-05 | 2014-09-17 | 富士通セミコンダクター株式会社 | レベル変換回路及び半導体装置 |
US8665665B2 (en) * | 2011-03-30 | 2014-03-04 | Mediatek Inc. | Apparatus and method to adjust clock duty cycle of memory |
KR20130003551A (ko) * | 2011-06-30 | 2013-01-09 | 삼성전자주식회사 | 온 다이 터미네이션을 포함하는 반도체 메모리 장치, 메모리 콘트롤러, 메모리 시스템 및 온 다이 터미네이션 제어방법 |
CN102930901B (zh) * | 2011-08-08 | 2015-04-15 | 安凯(广州)微电子技术有限公司 | 一种用于存储器的控制器及应用该控制器的方法 |
-
2014
- 2014-05-23 TW TW103118055A patent/TWI561006B/zh not_active IP Right Cessation
- 2014-05-23 US US14/286,099 patent/US9515657B2/en active Active
- 2014-05-26 CN CN201410228786.2A patent/CN104183258B/zh active Active
- 2014-05-26 KR KR1020140063243A patent/KR102215040B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR102215040B1 (ko) | 2021-02-15 |
CN104183258A (zh) | 2014-12-03 |
KR20140138089A (ko) | 2014-12-03 |
CN104183258B (zh) | 2019-01-08 |
US20140347098A1 (en) | 2014-11-27 |
TWI561006B (en) | 2016-12-01 |
US9515657B2 (en) | 2016-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201509130A (zh) | 用於自不同類型之裝置接收資料的系統與方法 | |
US7301371B2 (en) | Transmitter of a semiconductor device | |
US7307461B2 (en) | System and method for adaptive duty cycle optimization | |
US7541838B2 (en) | Transmitter swing control circuit and method | |
KR102432873B1 (ko) | 리시버 회로 및 이를 이용하는 시스템 | |
TWI642286B (zh) | 用於預測性決策回饋等化器之本體偏壓式截剪器設計 | |
US20100295591A1 (en) | Inter-pair skew adjustment | |
US8786323B2 (en) | Driver with resistance calibration capability | |
US11223503B2 (en) | Signal receiver circuit, and semiconductor apparatus and semiconductor system including the signal receiver circuit | |
KR102383185B1 (ko) | 수신 장치, 송신 장치, 및 통신 시스템 | |
CN114641928A (zh) | 用于数据驱动器的校准电阻 | |
US10742175B2 (en) | Amplifier circuit, reception circuit, and semiconductor integrated circuit | |
US20150381173A1 (en) | Impedance matching driver | |
US10224925B2 (en) | Communication node | |
US9559697B2 (en) | Transmitter circuit and semiconductor integrated circuit | |
CN104283548B (zh) | 具有隔离反馈的单向输出级 | |
KR100892722B1 (ko) | 리시버 회로 | |
US20140258568A1 (en) | Method and apparatus for minimizing within-die variations in performance parameters of a processor | |
US20150205312A1 (en) | Calibration circuit and semiconductor device including the same | |
US6809569B2 (en) | Circuit, apparatus and method having a cross-coupled load with current mirrors | |
WO2015198804A1 (ja) | 送信装置および通信システム | |
JP5148158B2 (ja) | 信号一致検出回路 | |
US9647699B1 (en) | Dual supply voltage power harvesting in an open drain transmitter circuit | |
US20120170671A1 (en) | Integrated circuit chip, system including master chip and slave chip, and operation method thereof | |
KR102487502B1 (ko) | 버퍼링 회로 및 이를 포함하는 반도체 장치 및 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |