KR20170097121A

KR20170097121A - 차동 비교기

Info

Publication number: KR20170097121A
Application number: KR1020177019517A
Authority: KR
Inventors: 올라 브루세트; 필 코르비쉴리
Original assignee: 노르딕 세미컨덕터 에이에스에이
Priority date: 2014-12-15
Filing date: 2015-12-14
Publication date: 2017-08-25
Also published as: EP3235132A1; GB2533299A; TW201633709A; CN107112986A; JP2018500826A; WO2016097709A1; US20170346473A1

Abstract

차동 비교기는 제 1 입력 및 제 2 입력(22, 24)을 구비하고, 이 제 1 및 제 2 입력(22, 24)들에 개별적으로 연결된 차동 쌍으로서 배열된 제 1 및 제 2 트랜지스터들(10, 12); 및 상기 차동 쌍과 제 1 서플라이 레일(supply rail)사이에 배치된 정 전류 장치(14)를 포함한다. 이런 차동 비교기를 사용하는 라디오 수신기가 또한 개시된다.

Description

차동 비교기{DIFFERENTIAL COMPARATOR}

본 발명은 차동 비교기 회로들에서의 개선들에 관한 것으로, 특별히 집적 회로들상에 사용될 수 있는 차동 비교기 회로들에 관한 것이다.

차동 비교기(differential comparator)는 두개의 신호 레벨들간에 차이값이 임계값을 초과할 때를 결정하기 위해서 회로내 신호 레벨들을 측정하기 위해 통상 사용되는 회로 소자이다. 통상적으로 그것은 고 이득 증폭기, 예컨대 연산 증폭기에 대한 입력들로서 전압 기준(voltage reference) 및 단일 종단된 증폭기에 대한 차이값을 포함한다. 알려진 회로 장치의 예제가 "MOS operational amplifier design-a tutorial overview", IEEE Journal of Solid-State Circuits, Volume 17, Issue: 6, pages 969-982에 제공된다.

본 발명은 알려진 회로 장치들을 개선시키는 것을 목표로 하고 제 1 입력 및 제 2 입력을 갖는 차동 비교기를 제공하되 상기 차동 비교기는:

상기 제 1 및 제 2 입력들에 개별적으로 연결된 차동 쌍(differential pair)으로서 배열된 제 1 및 제 2 트랜지스터들; 및

상기 차동 쌍과 제 1 서플라이 레일(supply rail)사이에 배치된 정 전류 장치(constant current arrangement)를 포함하되,

상기 제 1 트랜지스터와 상기 정 전류 장치 사이의 제 1 경로는 상기 제 2 트랜지스터와 상기 정 전류 장치 사이의 제 2 경로와 다른 저항을 가진다.

따라서 당해 기술분야의 통상의 기술자들에 의해 본 발명에 따른 의도적인 불일치가 상기 차동 쌍(differential pair)의 트랜지스터들사이에 도입된다는 것을 알게 될 것이다. 이것은 차동 비교기의 희망하는 기능을 제공하지만 그러나 단지 단일 차동 쌍이 요구되기 때문에, 출원인은 이 장치는 그것이 사용되는 파워에서의 상응하는 증가 없이 알려진 장치들보다 더 높은 주파수들에서 동작될 수 있다는 것을 의미하는 통상의 회로들보다 더 효율적으로 파워를 사용한다는 것을 발견하였다. 또한 비용-절약면에서 유익한 집적 회로 레이아웃 상에 더 작은 면적을 필요로 한다.

상기 제 1 및 제 2 트랜지스터들은 임의의 적절한 유형을 가질 수 있지만 그러나 일련의 실시예들에서 전계 효과 트랜지스터들, 바람직하게는 금속 산화물 반도체 전계 효과 트랜지스터들(MOSFET들)을 포함한다. 상기 트랜지스터들은 바람직하게는 같지만, 그러나 이것은 상기에서 설명된 불일치의 면에서 필수적인 것은 아니다.

차동 쌍은 일반적으로 부하를 드라이브한다. 이것은 수동 부하(passive load) 예컨대 고정 저항기를 포함할 수 있다. 그러나, 일련의 실시예들에서, 능동 부하(active load)가 상기 차동 쌍과 제 2 서플라이 레일 사이에 제공된다. 상기 능동 부하는 각각 상기 제 1 및 제 2 트랜지스터들에 제공되는 제 3 및 제 4 트랜지스터들을 포함한다. 상기 제 3 및 제 4 트랜지스터들은 바람직하게는 전계 효과 트랜지스터들, 바람직하게는 금속 산화물 반도체 전계 효과 트랜지스터들(MOSFET들)이다. 일련의 실시예들에서 상기 제 3 및 제 4 트랜지스터들 중 하나의 게이트/베이스는 그것의 드레인/에미터에 연결된다. 상기 비교기의 출력은 상기 제 3 및 제 4 트랜지스터들 중 다른 것의 드레인/에미터로부터 취해질 수 있다. 상기 능동 부하는 간단한 전류 미러를 포함할 수 있지만, 그러나 다른 실시예들에서 추가로 회로부가, 알려진 그 자체로는, 히스테리시스를 도입하고 및/또는 더 빠른 스위칭 시간을 주기 위해 제공될 수 있다.

상기 제 1 및 제 2 경로들은 상기 상이한 저항을 제공하는 하나 이상의 저항기들을 각각 포함할 수 있다. 하나 이상의 저항기들이 각각의 상기 제 1 및 제 2 경로들에 제공되는 경우에, 그것들의 개별 저항들은 상이한 공칭의 값들을 가져야 한다 - 즉, 그것들은 같은 공칭의 저항들 값들에서의 고유의 허용 오차로부터 예상되는 것들 보다 더 크게 달라야한다. 일련의 실시예들에서 상기 제 1 및 제 2 경로들 중 하나는 저항기를 포함하지만 다른 것은 저항기를 포함하지 않는다.

정 전류 장치가 여러 방식들로 제공될 수 있다. 예를 들어 그것은 간단하게 트랜지스터 또는 캐스케이드된(cascaded) 트랜지스터들의 쌍을 포함할 수 있다. 선호되는 실시예들에서 단일 정 전류원(constant current source)이 상기 제 1 및 제 2 경로들에 공통으로 제공된다. 그러나 이것은 필수적인 것은 아니고 별개의 정 전류원들이 상기 제 1 및 제 2 경로들에 개별적으로 제공될 수 있다. 이들은 서로 동일한 전류를 또는 상이한 전류들을 제공할 수 있다.

본 발명의 실시예들은 특별히 레벨 검출기들, 특별히 라디오 수신기 회로부내에 레벨 검출기들에서의 사용에 적절하다. 이것은 바람직하게는 클립핑(clipping)을 방지하기 위해서 상기 신호 경로상에 컴포넌트들의 이득을 조정하고 수신된 신호의 레벨을 측정하는 성능을 이런 라디오 수신기에 제공한다. 따라서 제 2 측면에서 보았을 때, 본 발명은 라디오 수신기를 제공하고, 상기 라디오 수신기는 :

특정 채널 바깥쪽에 있는 수신된 라디오 신호의 성분들을 감쇠시키는 채널 필터;

상기 채널 필터와 동일한 신호 경로상에 위치된 레벨 검출기- 상기 레벨 검출기는 제 1 입력 및 제 2 입력을 갖는 차동 비교기를 포함하고 그리고 :

상기 차동 쌍과 제 1 서플라이 레일(supply rail) 사이에 배치된 정 전류 장치를 포함하되,

상기 제 1 트랜지스터와 상기 정 전류 장치 사이에 제 1 경로는 상기 제 2 트랜지스터와 상기 정 전류 장치 사이에 제 2 경로와 다른 저항을 가짐 -; 및

상기 레벨 검출기들로부터의 레벨-감지 정보를 수신하고 상기 라디오 수신기내 하나 이상의 이득-제어 시스템들의 이득을 조정하기 위해 상기 수신된 레벨-감지 정보를 사용하도록 배열된 자동 이득 제어 시스템을 포함한다.

첨부한 도면들을 참고로 하여 단지 예제의 방식으로 본 발명의 특정 실시예들이 이제 설명될 것이다:
도 1은 종래 기술의 차동 비교기 장치의 도식적인 표현이다;
도 2는 본 발명을 구체화한 비교기의 개략적인 회로도이다; 및
도 3은 도 2의 비교기의 대표적인 구현예의 도식적인 표현이다.

도 1은 통상의 차동 비교기를 예시한다. 비교될 두개의 신호들이 차동 증폭기(2)의 + 와 - 입력들로 공급된다. 차동 증폭기(2)로부터의 출력 신호는 일(unity)보다 더 크거나 또는 더 작은 전압 이득 Av가 곱해진 + 와 - 입력 단자들상에 전압들의 차이와 같고, 옵션으로 동상 모드 전압 V_CM를 더한다. 앞서 언급한 차동 증폭기(2)는 고 이득 비교기(4)에 입력들 중 하나를 제공한다. 비교기(4)에 대한 다른 입력은 고정된 전압 기준(6)에 의해 제공된다. 비교기(4)는 전형적으로 그것의 출력(8)이 만약 그것의 양의 입력(차동 증폭기(2)에 의해 제공됨)이 그것의 음의 입력(전압 기준(6)에 의해 제공됨)보다 더 높으면 하이로 포화(saturate)되거나 또는 그렇지 않으면 로우(low)로 포화되도록 셋 업된다. 따라서 사용시에 만약 차동 증폭기 + 와 - 입력들 차이가 미리 결정된 양보다 더 크면, 전체 출력(8)은 하이이고, 반면에 만약 차이가 이 양보다 작으면, 출력(8)은 로우이다.

이 회로는 많이 사용하지만 그러나 환경들에 대하여 최적화되지 않는 것을 출원인은 인식하였다.

도 2는 본 발명의 일 대표적인 실시예를 도시한다. 회로는 금속 산화물 반도체 전계 효과 트랜지스터들(MOSFET들)(10, 12)의 차동 쌍(differential pair)을 포함한다. MOSFET들(10) 중 하나의 드레인 리드(drain lead)는 MOSFET(10) 와 0V 레일(rail)사이에 배치된 정 전류원(14)에 직접 연결된다. 다른 MOSFET(12)의 드레인 리드는 또한 정 전류원(14)에 연결되지만 그러나 값 R을 갖는 저항기(16)를 통하여 연결된다.

두개의 MOSFET들(10, 12)의 소스 리드들은 전류 미러 장치를 형성하는 제 3 및 제 4 MOSFET들(18, 20)의 개별 소스 리드들에 연결된다. 제 3 및 제 4 MOSFET들(18, 20)의 게이트 리드들은 함께 연결되고, 제 4(20)의 드레인 리드에 연결된다. 제 3 및 제 4 MOSFET들의 소스 리드들은 전압 서플라이 레일 +V에 연결된다.

회로(22, 24)로의 입력들은 차동 트랜지스터 쌍(10, 12)의 개별 게이트 리드들에 연결된다. 도시된 바와 같이 제 1 MOSFET(10)에 대한 게이트 리드는 음의 입력을 제공하고 제 2 MOSFET(12)에 게이트 리드는 양의 입력을 제공한다. 회로(26)의 출력은 제 1 과 제 3 MOSFET들(10, 28)의 공통 소스 리드 접합(junction)에서 취해진다.

회로의 동작이 이제 설명될 것이다. 만약 동일한 전압 레벨이 두개의 입력들(22, 24)에 인가되면, 저항기(16)를 가로질러 전압 강하가 있을 것이다. 이것은 제 1 저항기(10)를 가로지르는 것보다 제 2 트랜지스터(12)를 가로지르는 하단 게이트-소스 전압을 제공하고 따라서 제 2 트랜지스터(12)의 소스 전류는 상당히 줄어들 것이다. 이것은 저항기(16)에 걸친 전압 강하를 축소시키고 따라서 결국에는 회로는 평형(equilibrium)에 도달한다. 전류 소스(14)에서의 전류가 일정하기 때문에, 제 2 트랜지스터(12)를 통한 전류에 감소는 제 1 트랜지스터(10)를 통한 전류에서의 유사한 증가로 이어질 것이다. 이것은 출력(26)이 로우(low)로 가게한다.

유사하게 만약 양의 입력(24)이 음의 입력(22)보다 단지 약간 더 높으면, 비유사한 전류들이 흐를 것이고 출력(26)은 로우에 있을 것이다. 스위칭 지점이 같은 전류가 입력 트랜지스터들(10, 12)의 양쪽을 통하여 흐를 때 발생한다- 각각은 정 전류원(14)에 의해 생성된 전류 값 I의 반(half)이다. 스위칭 지점에서 저항기(16)에 걸친 전압 강하 V_SW는 따라서:

V_SW = 0.5 IR

따라서 정 전류원의 소정의 값, I에 대하여, 저항기(16)의 저항 값, R이 트리거 비교기를 트리거할 입력(22, 24) 사이의 전압 차이를 결정한다. 같은 전류들가 입력 트랜지스터들(10, 12)를 통하여 흐를 때, 전류 미러 장치(18, 20)은 출력(26)이 하이(high)로 가기 시작하게한다. 제 2 트랜지스터(12)를 통한 전류가 제 1 트랜지스터(10)를 통한 전류를 초과할 때 출력(26)은 하이일 것이다. 이것은 제 2 트랜지스터(12)로부터의 전류가 제 1 트랜지스터(10)로부터의 전류에 추가되고 전류 미러의 제 3 및 제 4 트랜지스터들(18, 20) 를 통하여 미러링되기 때문이다. 이들 전류들은 반대 방향들을 가지며 제 3 트랜지스터(18)로부터의 전류의 진폭이 제 1 트랜지스터(10)로부터의 전류보다 더 높기 때문에, 출력 신호는 하이로 끌어당겨질 것이다.

특정 예를 살펴보면, 만약 정 전류 제너레이터(14)가 전류 I=10μA를 제공하고 저항기가 63 kΩ의 값을 가지면, 스위칭 지점에서 전압 강하는 V_SW = 0.5 x 0.00001 x 63000 = 315 mV이다.

비록 도 2에 도시된 장치는 통상의 차동 비교기 회로 장치들보다 더 낮은 정확도를 가질 수 있다 - 예를 들어 1 내지 5%의 정확도에 비하여 20%의 크기, 이것은 많은 애플리케이션들에서 적절하다. 일 예로서, 출원인은 본 출원에서 설명된 비교기를 포함하는 자동 이득 제어(AGC) 루프를 갖는 라디오 수신기를 제공하는 유익하다는 것을 알았다. 이것의 목적은 수신기내 신호 이득을 조절하는 것이어서 강한 신호(strong signal)들의 존재시에 포화를 회피하면서, 동시에 여전히 약한 신호(weak signal)들의 존재시에 탁월한 잡음 성능을 유지한다. 이 방식은, 100 dB 크기의 동적 범위가 달성될 수 있다. 이런 큰 이득 범위에 대하여 3dB보다 작은 이득 스텝(step)을 갖는 것은 종종 비현실적이고, 진폭 검출기의 20%의 절대적 정확도는 전적으로 수락할만하다.

그러나, 본 출원에서 설명된 실시예는 통상의 대안예들보다 상당히 낮은 파워 소모를 갖는 것을 발견하였다. 하지만 이 실시예에 비교기는 전형적으로 통상의 회로에 비교기에 유사한 전류 소모를 가질 것이지만, 통상의 회로는 추가로 단일 종단된 증폭기에 대한 차이값을 요구한다. 디자인 이것을 디자인하는 흔한 방법은 저항성 피드백을 갖는 두개의 연산 증폭기들을 이용하는 것에 의한다. 이것 때문에, 단일 종단된 증폭기에 대한 차이값이 흔히 통상 회로에서의 파워 소모의 지배적인 부분일 것이다. 만약 비교기가 연산 증폭기와 동일한 파워를 소모한다고 가정하면, 본 발명의 실시예들은 통상의 회로에 대한 값의 약 1/3의 파워 소모를 가질 수 있다. 저항성의 피드백을 갖는 연산 증폭기가 일반적으로 비교기보다 더 많은 파워를 소모할 것이기 때문에 실제로 파워 소모는 훨씬 더 낮을 수 있다. 유사하게 본 발명의 실시예들은 집적 회로상에 작은 면적을 이용하여 구현될 수 있다. 일부 경우들에서 더 큰 파워 효율은 또한 회로가 더 빨리 동작하고 따라서 더 높은 대역폭이 요구되는 곳에서 사용될 수 있다는 것을 의미할 수 있다.

도 3은 라디오 수신기 예컨대 패킷 기반 디지털 라디오 수신기에 사용되는 레벨 검출기 회로에 도 2의 비교기의 대표적인 구현예를 도시한다. 이 장치에서 입력 신호 전압(30)은 두개의 임계 전압들에 비교된다. 도 2를 참고로 하여 설명된 유형의 제 1 차동 비교기(36)는 높은쪽 기준 전압(32)을 제공하고, 제 2 이런 차동 비교기(38)는 낮은쪽 기준 전압(34)을 제공한다. 이들 차동 비교기들(36, 38)은 개별 플립 플롭(42, 44)의 리셋 입력(reset input)으로 제공되어 출력 신호를 각각 생성한다. 만약 입력 신호(30)가 임계 전압(32, 34)보다 높은쪽 전압을 가지면, 개별 차동 비교기(36, 38)는 관련된 플립 플롭(42, 44)을 셋팅하는 로직 하이 신호를 출력할 것이다. 제 1 플립 플롭(42)은 만약 입력 신호 전압(30)이 높은쪽 기준 전압(32)보다 더 높으면 ‘너무-높은(too-high)' 출력(48)상에 로직 하이를 생성한다. 제 2 플립 플롭(44)은 만약 입력 신호 전압(30)이 낮은쪽 기준 전압(34)보다 작으면 로직 인버터(46)에 의해 ‘너무-낮은(too-low)' 출력(50)상에 로직 하이(high)를 생성한다.

본 발명은 그것의 하나 이상의 특정 실시예들을 설명함으로써 예시되었지만, 그러나 이들 실시예들에 제한되지 않고; 첨부 청구항들의 범위내에서 많은 변형예들 및 수정예들 가능하다는 것이 당해 기술분야의 통상의 기술자들에 의해 인식될 것이다. 예를 들어 비록 단일 저항기가 차동 쌍과 정 전류원 사이에 경로들 중 하나에 도시되지만, 상이한 저항기들이 동일한 효과를 달성하기 위해 각각의 경로에 사용될 수 있다.

Claims

제 1 입력 및 제 2 입력을 구비한 차동 비교기로서,
상기 제 1 및 제 2 입력들에 개별적으로 연결된 차동 쌍(differential pair)으로서 배열된 제 1 및 제 2 트랜지스터들; 및
상기 차동 쌍과 제 1 서플라이 레일(supply rail)사이에 배치된 정 전류 장치(constant current arrangement)를 포함하되,
상기 제 1 트랜지스터와 상기 정 전류 장치 사이의 제 1 경로는 상기 제 2 트랜지스터와 상기 정 전류 장치 사이의 제 2 경로와 다른 저항을 갖는, 차동 비교기.
제1항에 있어서,
상기 제 1 및 제 2 트랜지스터들은 전계 효과 트랜지스터들을 포함하는, 차동 비교기.
제1항 또는 제2항에 있어서,
상기 제 1 및 제 2 트랜지스터들은 같은, 차동 비교기.
제1항, 제2항 또는 제3항에 있어서,
상기 차동 쌍과 제 2 서플라이 레일 사이에 능동 부하(active load)를 포함하는, 차동 비교기.
제4항에 있어서,
상기 능동 부하는 각각 상기 제 1 및 제 2 트랜지스터들에 제공되는 제 3 및 제 4 트랜지스터들을 포함하는, 차동 비교기.
제5항에 있어서,
상기 제 3 및 제 4 트랜지스터들은 전계 효과 트랜지스터들을 포함하는, 차동 비교기.
제5항 또는 제6항에 있어서,
상기 제 3 및 제 4 트랜지스터들 중 하나의 게이트/베이스는 그것의 드레인/에미터에 연결되는, 차동 비교기.
제7항에 있어서,
상기 제 3 및 제 4 트랜지스터들 중 다른 것의 드레인/에미터로부터 취해지는 출력을 포함하는, 차동 비교기.
제4항 내지 제8항 중 어느 한 항에 있어서,
상기 능동 부하는 전류 미러(current mirror)를 포함하는, 차동 비교기.
제1항 내지 제9항 중 어느 한 항에 있어서,
상기 제 1 및 제 2 경로들 중 하나는 저항기를 포함하지만 다른 것은 저항기를 포함하지 않는, 차동 비교기.
제1항 내지 제10항 중 어느 한 항에 있어서,
상기 제 1 과 제 2 경로들에 공통인 단일 정 전류원을 포함하는, 차동 비교기.
제1항 내지 제11항 중 어느 한 항에 따른 차동 비교기를 포함하는 레벨 검출기를 포함하는, 라디오 수신기.
라디오 수신기에 있어서,
특정 채널 바깥쪽에 있는 수신된 라디오 신호의 성분들을 감쇠시키는 채널 필터;
상기 채널 필터와 동일한 신호 경로상에 위치된 레벨 검출기- 상기 레벨 검출기는 제 1 입력 및 제 2 입력을 갖는 차동 비교기를 포함하고 그리고:
상기 제 1 및 제 2 입력들에 개별적으로 연결된 차동 쌍(differential pair)으로서 배열된 제 1 및 제 2 트랜지스터들; 및
상기 차동 쌍과 제 1 서플라이 레일(supply rail)사이에 배치된 정 전류 장치를 포함하되,
상기 제 1 트랜지스터와 상기 정 전류 장치 사이에 제 1 경로는 상기 제 2 트랜지스터와 상기 정 전류 장치 사이에 제 2 경로와 다른 저항을 가짐 -; 및
상기 레벨 검출기들로부터의 레벨-감지 정보를 수신하고, 상기 라디오 수신기내 하나 이상의 이득-제어 시스템들의 이득을 조정하기 위해 상기 수신된 레벨-감지 정보를 사용하도록 배열된 자동 이득 제어 시스템을 포함하는
라디오 수신기.