JP2010226406A - 伝送装置 - Google Patents
伝送装置 Download PDFInfo
- Publication number
- JP2010226406A JP2010226406A JP2009071136A JP2009071136A JP2010226406A JP 2010226406 A JP2010226406 A JP 2010226406A JP 2009071136 A JP2009071136 A JP 2009071136A JP 2009071136 A JP2009071136 A JP 2009071136A JP 2010226406 A JP2010226406 A JP 2010226406A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude
- reference voltage
- level
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/30—Reducing interference caused by unbalance current in a normally balanced line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
Abstract
【解決手段】 伝送路を通過し減衰した受信波形のうち、最大転送速度のデータ信号を増幅せず、それより半分の速度の信号が増幅できる帯域設計の差動増幅回路段を構成する。具体的には、信号の振幅が上側参照電圧より大きいことを検出した場合には、“1”の信号として判定し、信号の振幅が下側参照電圧より小さいことを検出した場合には、“0”の信号として判定し、信号の振幅が上側参照電圧より小さいことを検出し、且つ、前記第2振幅検出器が、前記シングルエンド信号の振幅が下側参照電圧より大きいことを検出した場合に、直前に判定した信号の反転信号として検出する。
【選択図】 図5
Description
このため、損失の大きい高周波の電圧成分と損失の小さい低周波の電圧成分の損失量と等化にするため、ハイパスフィルタ(HPF)を使用すると雑音、反射、リンギング成分も同じ利得で増幅し、受信波形の振幅方向及び位相方向のマージンを潰してしまうという問題を生じる。
バックプレーンは、プリント基板の一種であり、複数のコネクタを備えており、相互を正しく接続する土台の役割を担っている。ドータボード等の複数のプリント基板を相互接続している。機能拡張を行う場合は、必要な機能を備えた集積回路を搭載したドータボードを空いているコネクタに接続する。
ドータボードは、プリント基板の一種であり、集積回路を搭載し、バックプレーン上コネクタに挿入するものである。ドータボード104上の集積回路103から出力されたデータは、ドータボード104及びバックプレーン102上にプリントされた信号配線101を介して集積回路105へ入力される。またその逆に集積回路105から出力されたデータは信号配線101を介して集積回路103へ入力される。このようにデータ転送が行われる。
パラレル・シリアルデータ変換回路(P/S)202から入力されたシリアルデータ203を、伝送路205へ出力する。
ステップ701において、差動信号から変換されたシングルエンド信号の振幅を上側参照電圧の電圧レベルと比較する。シングルエンド信号の振幅が上側参照電圧の電圧レベルより大きい場合には、ステップ702へ進む。
シングルエンド信号の振幅が上側参照電圧の電圧レベルより小さい場合には、ステップ703へ進む。
ステップ703において、シングルエンド信号の振幅が下側参照電圧の電圧レベルより小さい場合には、ステップ704へ進む。シングルエンド信号の振幅が下側参照電圧の電圧レベルより大きい場合には、ステップ705へ進む。
この結果、シングルエンド信号の振幅が上側参照電圧の電圧レベルよりも大きい場合には、ステップ702へ進み、シリアル・パラレルデータ変換回路へ伝送信号は高レベル、すなわち、1であるとして判定する。
シングルエンド信号の振幅が上側参照電圧の電圧レベルよりも小さく、下側参照電圧の電圧レベルよりも大きい場合には、ステップ705へ進み、保持しておいた前回の判定値を反転させてシリアル・パラレルデータ変換回路へ伝える。すなわち、前回の判定値が0である場合には、本来の伝送信号は1であるとして判定する。前回の判定値が1である場合には、本来の伝送信号は0であるとして判定する。
以上、本実施形態によって、本発明を詳細に説明したが、上記に限定されるものではなく、その要旨を逸脱しない範囲で変更が可能である。
Claims (9)
- 伝送路から入力される差動信号を差動増幅し、シングルエンド信号として出力する差動シングル変換回路と、
前記シングルエンド信号の振幅と、所定電圧である上側参照電圧とを比較する第1振幅検出器と、
前記シングルエンド信号の振幅と、所定電圧である下側参照電圧とを比較する第2振幅検出器とを有し、
前記第1振幅検出器が、前記シングルエンド信号の振幅が上側参照電圧より大きいことを検出した場合には、前記差動信号を第1レベルの信号として判定し、
前記第2振幅検出器が、前記シングルエンド信号の振幅が下側参照電圧より小さいことを検出した場合には、前記差動信号を第2レベルの信号として判定し、
前記第1振幅検出器が、前記シングルエンド信号の振幅が上側参照電圧より小さいことを検出し、且つ、前記第2振幅検出器が、前記シングルエンド信号の振幅が下側参照電圧より大きいことを検出した場合に、直前の差動信号の判定が第1レベルである場合には、第2レベルの信号として判定し、直前の差動信号の判定が第2レベルである場合には、第1レベルの信号として判定することを特徴とする伝送装置。 - 請求項1に記載の伝送装置において、
前記上側参照電圧は、前記下側参照電圧より高く、
前記第1レベルの信号は、前記第2レベルの信号より高いことを特徴とする伝送装置。 - 請求項1に記載の伝送装置において、
差動シングル変換回路、第1振幅検出器、第2振幅検出器は、差動増幅回路であることを特徴とする伝送装置。 - 伝送路から入力されるシングルエンド信号の振幅と、所定電圧である上側参照電圧とを比較する第1振幅検出器と、
前記シングルエンド信号の振幅と、所定電圧である下側参照電圧とを比較する第2振幅検出器とを有し、
前記第1振幅検出器が、前記シングルエンド信号の振幅が上側参照電圧より大きいことを検出した場合には、前記差動信号を第1レベルの信号として判定し、
前記第2振幅検出器が、前記シングルエンド信号の振幅が下側参照電圧より小さいことを検出した場合には、前記差動信号を第2レベルの信号として判定し、
前記第1振幅検出器が、前記シングルエンド信号の振幅が上側参照電圧より小さいことを検出し、且つ、前記第2振幅検出器が、前記シングルエンド信号の振幅が下側参照電圧より大きいことを検出した場合に、直前の差動信号の判定が第1レベルである場合には、第2レベルの信号として判定し、直前の差動信号の判定が第2レベルである場合には、第1レベルの信号として判定することを特徴とする伝送装置。 - 請求項4に記載の伝送装置において、
前記上側参照電圧は、前記下側参照電圧より高く、
前記第1レベルの信号は、前記第2レベルの信号より高いことを特徴とする伝送装置。 - 請求項4に記載の伝送装置において、
第1振幅検出器、第2振幅検出器は、差動増幅回路であることを特徴とする伝送装置。 - 差動シングル変換回路により、伝送路から入力される差動信号を差動増幅し、シングルエンド信号として出力し、
第1振幅検出器により、前記シングルエンド信号の振幅と、所定電圧である上側参照電圧とを比較し、
第2振幅検出器により、前記シングルエンド信号の振幅と、所定電圧である下側参照電圧とを比較し、
前記第1振幅検出器が、前記シングルエンド信号の振幅が上側参照電圧より大きいことを検出した場合には、前記差動信号を第1レベルの信号として判定し、
前記第2振幅検出器が、前記シングルエンド信号の振幅が下側参照電圧より小さいことを検出した場合には、前記差動信号を第2レベルの信号として判定し、
前記第1振幅検出器が、前記シングルエンド信号の振幅が上側参照電圧より小さいことを検出し、且つ、前記第2振幅検出器が、前記シングルエンド信号の振幅が下側参照電圧より大きいことを検出した場合に、直前の差動信号の判定が第1レベルである場合には、第2レベルの信号として判定し、直前の差動信号の判定が第2レベルである場合には、第1レベルの信号として判定することを特徴とする信号検出方法。 - 請求項7に記載の信号検出方法において、
前記上側参照電圧は、前記下側参照電圧より高く、
前記第1レベルの信号は、前記第2レベルの信号より高いことを特徴とする信号検出方法。 - 請求項7に記載の伝送装置において、
第1振幅検出器、第2振幅検出器は、差動増幅回路であることを特徴とする信号検出方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009071136A JP2010226406A (ja) | 2009-03-24 | 2009-03-24 | 伝送装置 |
US12/648,654 US8295408B2 (en) | 2009-03-24 | 2009-12-29 | Receiving apparatus and method for signal detection |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009071136A JP2010226406A (ja) | 2009-03-24 | 2009-03-24 | 伝送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010226406A true JP2010226406A (ja) | 2010-10-07 |
Family
ID=42784223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009071136A Pending JP2010226406A (ja) | 2009-03-24 | 2009-03-24 | 伝送装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8295408B2 (ja) |
JP (1) | JP2010226406A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8599909B2 (en) * | 2010-08-04 | 2013-12-03 | Oracle International Corporation | Serial link voltage margin determination in mission mode |
JP2012156660A (ja) * | 2011-01-25 | 2012-08-16 | Hitachi Ltd | 受信回路並びにそれを備えた半導体装置及び情報処理システム |
GB2533299A (en) * | 2014-12-15 | 2016-06-22 | Nordic Semiconductor Asa | Differential comparator |
US11817861B2 (en) | 2021-11-29 | 2023-11-14 | Samsung Electronics Co., Ltd. | Receiver including offset compensation circuit |
CN117334230A (zh) * | 2022-06-23 | 2024-01-02 | 长鑫存储技术有限公司 | 数据接收电路、数据接收系统以及存储装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11205394A (ja) * | 1998-01-14 | 1999-07-30 | Nec Corp | 差動受信回路 |
JP2004080827A (ja) * | 2000-10-05 | 2004-03-11 | Matsushita Electric Ind Co Ltd | 伝送路符号化方法、および復号方法 |
JP2005354190A (ja) * | 2004-06-08 | 2005-12-22 | Sony Corp | 通信システム、受信装置および方法、記録媒体、並びにプログラム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6335006A (ja) * | 1986-07-30 | 1988-02-15 | Toshiba Corp | 自動調整フイルタ |
US6980006B1 (en) * | 2001-01-22 | 2005-12-27 | Cadence Design Systems, Inc. | High speed envelope detector and method |
JP2005039568A (ja) * | 2003-07-16 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 信号検出機能付き増幅回路 |
US20050253659A1 (en) * | 2004-05-14 | 2005-11-17 | Pierre Favrat | Current-controlled quadrature oscillator using differential gm/C cells incorporating amplitude limiters |
US7348808B2 (en) * | 2005-04-27 | 2008-03-25 | Pmc-Sierra, Inc. | Method and apparatus for detection of high-speed electrical signals |
US7626777B2 (en) * | 2005-09-23 | 2009-12-01 | Agere Systems Inc. | Variable threshold bipolar signal peak detector |
-
2009
- 2009-03-24 JP JP2009071136A patent/JP2010226406A/ja active Pending
- 2009-12-29 US US12/648,654 patent/US8295408B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11205394A (ja) * | 1998-01-14 | 1999-07-30 | Nec Corp | 差動受信回路 |
JP2004080827A (ja) * | 2000-10-05 | 2004-03-11 | Matsushita Electric Ind Co Ltd | 伝送路符号化方法、および復号方法 |
JP2005354190A (ja) * | 2004-06-08 | 2005-12-22 | Sony Corp | 通信システム、受信装置および方法、記録媒体、並びにプログラム |
Also Published As
Publication number | Publication date |
---|---|
US8295408B2 (en) | 2012-10-23 |
US20100246693A1 (en) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11121893B2 (en) | Equalizing transmitter and method of operation | |
Stojanovic et al. | Autonomous dual-mode (PAM2/4) serial link transceiver with adaptive equalization and data recovery | |
Lee et al. | Design and comparison of three 20-Gb/s backplane transceivers for duobinary, PAM4, and NRZ data | |
US7684517B2 (en) | Reducing power consumption in signal detection | |
US7924912B1 (en) | Method and apparatus for a unified signaling decision feedback equalizer | |
US9219625B2 (en) | Decision feedback equalization slicer with enhanced latch sensitivity | |
CN107832246B (zh) | 半导体装置 | |
US8295408B2 (en) | Receiving apparatus and method for signal detection | |
US7590176B2 (en) | Partial response transmission system and equalizing circuit thereof | |
JP2017028489A (ja) | スキュー補正回路、電子装置及びスキュー補正方法 | |
JP2013247437A (ja) | 試験信号の受信装置、電子装置、信号受信方法 | |
US8279950B2 (en) | Compensation for transmission line length variation in a SERDES system | |
US8320503B2 (en) | Receiver | |
WO2019167275A1 (ja) | 判定帰還型等化器およびそれを用いた受信機 | |
US9401827B2 (en) | Semiconductor device and information processing system | |
TWI724544B (zh) | 通訊接收裝置與時脈資料回復方法 | |
JP2012156660A (ja) | 受信回路並びにそれを備えた半導体装置及び情報処理システム | |
CN112491429B (zh) | 通讯接收装置与时脉数据回复方法 | |
JP6933258B2 (ja) | 通信回路、通信システム及び通信方法 | |
JP2008270864A (ja) | 半導体集積回路およびイコライザの制御方法 | |
Liu et al. | A 1.5-Gb/s adaptive equalizer with periodically embedded clock encoding for intra-panel interfaces | |
US20060156105A1 (en) | Data receiving apparatus capable of compensating for reduced timing margin caused by inter-symbol interference and method thereof | |
KR20060065352A (ko) | 전달 신호의 잡음 제거가 용이한 신호 전달 장치 | |
JP2008079074A (ja) | データ伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130319 |