JPH11205394A - 差動受信回路 - Google Patents
差動受信回路Info
- Publication number
- JPH11205394A JPH11205394A JP10005229A JP522998A JPH11205394A JP H11205394 A JPH11205394 A JP H11205394A JP 10005229 A JP10005229 A JP 10005229A JP 522998 A JP522998 A JP 522998A JP H11205394 A JPH11205394 A JP H11205394A
- Authority
- JP
- Japan
- Prior art keywords
- value
- output
- threshold
- receiving circuit
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 受信したディジタル信号が２値のいずれであ
るかを判定しその判定値を出力する受信回路において、
安価な構成で高い雑音余裕度を得る。 【解決手段】 前回の判定値をＦＦ４５に保持してお
き、この保持値に応じて互いに異なる閾値のいずれか一
方と受信信号との比較結果を判定値として出力する。閾
値を遷移前の電位に近接させて設定できる。すなわち、
受信信号がハイレベル（Ｈ）からローレベル（Ｌ）に変
化する場合には高い方の閾値、ＬからＨに変化する場合
には低い方の閾値を選ぶ。このため、受信信号がＨから
Ｌ、ＬからＨのいずれに変化する場合においても、差動
増幅器の出力の遷移時間が短くなり、ＦＦ４５のクロッ
ク４０に対するセットアップタイムを短縮でき、動作周
波数を高めることができる。特に振幅が小で動作周波数
が高いときに効果が大きい。
るかを判定しその判定値を出力する受信回路において、
安価な構成で高い雑音余裕度を得る。 【解決手段】 前回の判定値をＦＦ４５に保持してお
き、この保持値に応じて互いに異なる閾値のいずれか一
方と受信信号との比較結果を判定値として出力する。閾
値を遷移前の電位に近接させて設定できる。すなわち、
受信信号がハイレベル（Ｈ）からローレベル（Ｌ）に変
化する場合には高い方の閾値、ＬからＨに変化する場合
には低い方の閾値を選ぶ。このため、受信信号がＨから
Ｌ、ＬからＨのいずれに変化する場合においても、差動
増幅器の出力の遷移時間が短くなり、ＦＦ４５のクロッ
ク４０に対するセットアップタイムを短縮でき、動作周
波数を高めることができる。特に振幅が小で動作周波数
が高いときに効果が大きい。
Description
【０００１】
【発明の属する技術分野】本発明は差動受信回路に関
し、特に小振幅のディジタル信号を受信しその信号が２
値のいずれであるかを判定する差動受信回路に関する。
し、特に小振幅のディジタル信号を受信しその信号が２
値のいずれであるかを判定する差動受信回路に関する。
【０００２】
【従来の技術】近年、マイクロプロセッサの動作周波数
の向上に伴い、周辺ハードウェアで、入出力インタフェ
ースとして、小振幅レベルの信号を使用することが多
い。これは、ＴＴＬに比べ、負荷を高速に充放電できる
ことに加えて、消費電力の交流成分を電圧２乗倍で抑え
られるメリットを持つ。また、小振幅トランシーバのた
め、そのデバイス供給電圧種の影響、即ち、３．３ｖ／
２．５ｖの影響を受けない効果もある。
の向上に伴い、周辺ハードウェアで、入出力インタフェ
ースとして、小振幅レベルの信号を使用することが多
い。これは、ＴＴＬに比べ、負荷を高速に充放電できる
ことに加えて、消費電力の交流成分を電圧２乗倍で抑え
られるメリットを持つ。また、小振幅トランシーバのた
め、そのデバイス供給電圧種の影響、即ち、３．３ｖ／
２．５ｖの影響を受けない効果もある。
【０００３】従来、小振幅信号を定義する汎用の技術と
して、ＧＴＬ（Ｇｕｎｎｉｎｇ Ｔｒａｎｓｃｅｉｖｅ
ｒ ｌｏｇｉｃ）が存在する。ＧＴＬは、図３に示す並
列終端抵抗を必要とするオープンドレインタイプのもの
があり、終端電位を１．２Ｖ，終端抵抗を２５Ωによ
り、高レベル出力を得ると共に、低レベルは、プッシュ
ダウントランジスタ２００をオンにして、０．２Ｖを高
駆動電流にて得ることができる。振幅レベルは０．８ｖ
であり、リファレンス電位として０．８Ｖを設定し、受
信側差動アンプにて高レベル，低レベルを判断すること
ができる。
して、ＧＴＬ（Ｇｕｎｎｉｎｇ Ｔｒａｎｓｃｅｉｖｅ
ｒ ｌｏｇｉｃ）が存在する。ＧＴＬは、図３に示す並
列終端抵抗を必要とするオープンドレインタイプのもの
があり、終端電位を１．２Ｖ，終端抵抗を２５Ωによ
り、高レベル出力を得ると共に、低レベルは、プッシュ
ダウントランジスタ２００をオンにして、０．２Ｖを高
駆動電流にて得ることができる。振幅レベルは０．８ｖ
であり、リファレンス電位として０．８Ｖを設定し、受
信側差動アンプにて高レベル，低レベルを判断すること
ができる。
【０００４】
【発明が解決しようとする課題】しかしながら、ＧＴＬ
に代表される小振幅信号技術は、高速性に反して雑音余
裕度が取れなくなっている。すなわち、ＴＴＬレベルに
比べ、出力側が起因するグランドバウンスの雑音は小さ
くなる。しかし、送信側と受信側の接地電位のずれの影
響や、線路のインピーダンス不一致によってリンギング
ノイズが発生する。小振幅のゆえに受信側の差動アンプ
の一意なスレッシュホールドでは、このリンギングノイ
ズに対して十分な雑音余裕度を取れないという欠点があ
った。
に代表される小振幅信号技術は、高速性に反して雑音余
裕度が取れなくなっている。すなわち、ＴＴＬレベルに
比べ、出力側が起因するグランドバウンスの雑音は小さ
くなる。しかし、送信側と受信側の接地電位のずれの影
響や、線路のインピーダンス不一致によってリンギング
ノイズが発生する。小振幅のゆえに受信側の差動アンプ
の一意なスレッシュホールドでは、このリンギングノイ
ズに対して十分な雑音余裕度を取れないという欠点があ
った。
【０００５】雑音余裕度を得るため、インピーダンスを
マッチさせるべく、終端抵抗を選択することも考えられ
る。しかし、ＧＴＬの主たる使用用途である多数本の信
号がバス結合されるようなシステムにおいては、各信号
毎に終端抵抗値を異ならせる必要があり、高価なシステ
ムになってしまうという欠点がある。
マッチさせるべく、終端抵抗を選択することも考えられ
る。しかし、ＧＴＬの主たる使用用途である多数本の信
号がバス結合されるようなシステムにおいては、各信号
毎に終端抵抗値を異ならせる必要があり、高価なシステ
ムになってしまうという欠点がある。
【０００６】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は安価な構成で
高い雑音余裕度を得ることのできる差動受信回路を提供
することである。
るためになされたものであり、その目的は安価な構成で
高い雑音余裕度を得ることのできる差動受信回路を提供
することである。
【０００７】
【課題を解決するための手段】本発明による差動受信回
路は、受信したディジタル信号が２値のいずれであるか
を判定しその判定値を出力する差動受信回路であって、
前記ディジタル信号の前回の判定値を保持する保持手段
と、前記保持手段の保持値に応じて互いに異なる閾値の
いずれか一方と前記ディジタル信号との比較結果を前記
判定値として出力する判定値出力手段と含むことを特徴
とする。
路は、受信したディジタル信号が２値のいずれであるか
を判定しその判定値を出力する差動受信回路であって、
前記ディジタル信号の前回の判定値を保持する保持手段
と、前記保持手段の保持値に応じて互いに異なる閾値の
いずれか一方と前記ディジタル信号との比較結果を前記
判定値として出力する判定値出力手段と含むことを特徴
とする。
【０００８】そして、前記判定値出力手段は、互いに異
なる閾値を有し該閾値と前記ディジタル信号とを比較す
る第１及び第２の比較手段と、前記保持手段の保持値に
応じて前記第１及び第２の比較手段の比較結果を択一的
に出力する選択手段とを含み、前記選択手段の出力を前
記判定値として出力する。また、前記判定値出力手段
は、前記保持手段の保持値に応じて互いに異なる閾値の
いずれか一方を出力する閾値出力手段と、前記閾値出力
手段から出力される閾値と前記ディジタル信号とを比較
する比較手段とを含み、前記比較手段の出力を前記判定
値として出力することもある。
なる閾値を有し該閾値と前記ディジタル信号とを比較す
る第１及び第２の比較手段と、前記保持手段の保持値に
応じて前記第１及び第２の比較手段の比較結果を択一的
に出力する選択手段とを含み、前記選択手段の出力を前
記判定値として出力する。また、前記判定値出力手段
は、前記保持手段の保持値に応じて互いに異なる閾値の
いずれか一方を出力する閾値出力手段と、前記閾値出力
手段から出力される閾値と前記ディジタル信号とを比較
する比較手段とを含み、前記比較手段の出力を前記判定
値として出力することもある。
【０００９】要するに本回路は、小振幅信号を受信する
受信回路（レシーバ）であり、インタフェース間で共通
するクロックに同期する２値論理のディジタル信号の転
送において、特定のクロックタイミングで転送した信号
論理値を次の１クロック間記憶保持する。そして、この
記憶保持している内容に応じて互いに異なる閾値のいず
れか一方と入力ディジタル信号との比較結果を出力して
いるのである。この場合、記憶保持している値がハイレ
ベルのときは高い方の閾値との比較結果を出力し、ロー
レベルの時は低い方の閾値との比較結果を出力するので
ある。
受信回路（レシーバ）であり、インタフェース間で共通
するクロックに同期する２値論理のディジタル信号の転
送において、特定のクロックタイミングで転送した信号
論理値を次の１クロック間記憶保持する。そして、この
記憶保持している内容に応じて互いに異なる閾値のいず
れか一方と入力ディジタル信号との比較結果を出力して
いるのである。この場合、記憶保持している値がハイレ
ベルのときは高い方の閾値との比較結果を出力し、ロー
レベルの時は低い方の閾値との比較結果を出力するので
ある。
【００１０】これにより、線路上の雑音除去に、高価な
システムを用いることなく、少量のハードウェアにて、
雑音の耐性を高めることができるのである。
システムを用いることなく、少量のハードウェアにて、
雑音の耐性を高めることができるのである。
【００１１】
【発明の実施の形態】次に、本発明の実施の一形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１２】図１は本発明による差動受信回路の実施の
第１の形態を示すブロック図である。同図において本回
路は、同期的に送受信されるインタフェースの受信側に
用いられるものである。
第１の形態を示すブロック図である。同図において本回
路は、同期的に送受信されるインタフェースの受信側に
用いられるものである。
【００１３】同図に示されているように、本回路は、受
信信号（ＤＡＴＡ）が印加される入力ポート６０と、互
いに異なるリファレンス電圧（Ｖｒｅｆ）が夫々印加さ
れる入力ポート６２及び６４と、出力ポート５０とを含
んで構成されている。なお、入力ポート６２及び６４に
おいて、前者よりも後者に入力されるリファレンス電圧
の方が電圧値が低いものとする。すなわち、入力ポート
６２には高いリファレンス電圧が入力され、入力ポート
６４には低いリファレンス電圧が入力されるものとす
る。
信信号（ＤＡＴＡ）が印加される入力ポート６０と、互
いに異なるリファレンス電圧（Ｖｒｅｆ）が夫々印加さ
れる入力ポート６２及び６４と、出力ポート５０とを含
んで構成されている。なお、入力ポート６２及び６４に
おいて、前者よりも後者に入力されるリファレンス電圧
の方が電圧値が低いものとする。すなわち、入力ポート
６２には高いリファレンス電圧が入力され、入力ポート
６４には低いリファレンス電圧が入力されるものとす
る。
【００１４】また本回路は、入力ポート６０に印加され
る受信信号を正入力とし入力ポート６２に入力されるリ
ファレンス電圧を負入力とする差動増幅器（ＡＭＰ）１
０と、入力ポート６０に印加される受信信号を正入力と
し入力ポート６４に入力されるリファレンス電圧を負入
力とする差動増幅器（ＡＭＰ）１２と、これら両差動増
幅器１０及び１２の出力を入力とするセレクタＳＥＬ２
０と、このセレクタの出力を保持するＤ型フリップフロ
ップ回路（以下、ＦＦと略す）４５とを含んで構成され
ている。
る受信信号を正入力とし入力ポート６２に入力されるリ
ファレンス電圧を負入力とする差動増幅器（ＡＭＰ）１
０と、入力ポート６０に印加される受信信号を正入力と
し入力ポート６４に入力されるリファレンス電圧を負入
力とする差動増幅器（ＡＭＰ）１２と、これら両差動増
幅器１０及び１２の出力を入力とするセレクタＳＥＬ２
０と、このセレクタの出力を保持するＤ型フリップフロ
ップ回路（以下、ＦＦと略す）４５とを含んで構成され
ている。
【００１５】フリップフロップ回路４５に入力されるク
ロック４０は受信信号に同期しており、このクロック４
０のレベル遷移に応答してＦＦ４５はセレクタＳＥＬ２
０の出力を保持する。また、ＦＦ４５のＱ出力は選択制
御信号としてセレクタＳＥＬ２０に入力される。
ロック４０は受信信号に同期しており、このクロック４
０のレベル遷移に応答してＦＦ４５はセレクタＳＥＬ２
０の出力を保持する。また、ＦＦ４５のＱ出力は選択制
御信号としてセレクタＳＥＬ２０に入力される。
【００１６】差動増幅器１０は受信信号とリファレンス
信号との差動電圧に応じて出力電圧を切替える。そし
て、リファレンス信号よりも受信信号の方が高い電圧で
ある場合に出力電圧が高電位になり、リファレンス信号
よりも受信信号の方が低い電圧である場合に出力電圧が
低電位になる。
信号との差動電圧に応じて出力電圧を切替える。そし
て、リファレンス信号よりも受信信号の方が高い電圧で
ある場合に出力電圧が高電位になり、リファレンス信号
よりも受信信号の方が低い電圧である場合に出力電圧が
低電位になる。
【００１７】また、差動増幅器１２は受信信号とリファ
レンス信号との差動電圧に応じて出力電圧を切替える。
そして、リファレンス信号よりも受信信号の方が低い電
圧である場合に出力電圧が高電位になり、リファレンス
信号よりも受信信号の方が低い電圧である場合に出力電
圧が低電位になる。
レンス信号との差動電圧に応じて出力電圧を切替える。
そして、リファレンス信号よりも受信信号の方が低い電
圧である場合に出力電圧が高電位になり、リファレンス
信号よりも受信信号の方が低い電圧である場合に出力電
圧が低電位になる。
【００１８】かかる構成において、本回路では、受信信
号の１サイクル前の状態がＦＦ４５に保持される。１サ
イクル前の状態が高電位（ハイレベル）ならば、現在ド
ライブ側（送信側）から出力されている信号レベルがロ
ーレベルのときにのみリングバックの影響を受ける。こ
のため、リファレンス信号６２をハイレベル側に予め設
定しておき、差動増幅器１０の出力を選択する。この選
択された出力は、出力ポート５０に送出される。
号の１サイクル前の状態がＦＦ４５に保持される。１サ
イクル前の状態が高電位（ハイレベル）ならば、現在ド
ライブ側（送信側）から出力されている信号レベルがロ
ーレベルのときにのみリングバックの影響を受ける。こ
のため、リファレンス信号６２をハイレベル側に予め設
定しておき、差動増幅器１０の出力を選択する。この選
択された出力は、出力ポート５０に送出される。
【００１９】同様に、１サイクル前の状態が低い電位
（ローレベル）ならば、現在ドライブ側（送信側）から
出力されている信号レベルがハイレベルのときにのみリ
ングバック（リンギングやフライトともいう）の影響を
受ける。このため、リファレンス信号６４をローレベル
側に予め設定しておき、差動増幅器１２の出力を選択す
る。この選択された出力は、出力ポート５０に送出され
る。
（ローレベル）ならば、現在ドライブ側（送信側）から
出力されている信号レベルがハイレベルのときにのみリ
ングバック（リンギングやフライトともいう）の影響を
受ける。このため、リファレンス信号６４をローレベル
側に予め設定しておき、差動増幅器１２の出力を選択す
る。この選択された出力は、出力ポート５０に送出され
る。
【００２０】要するに、本回路では、受信したディジタ
ル信号の前回の判定値を保持しておき、この保持内容に
応じてレベルの異なる２つの閾値の一方を選択している
のである。すなわち、ドライブ側から出力されている信
号レベルが遷移するときの判定のための電圧余裕度を、
１サイクル前の状態に依存させて切替えているので、高
い雑音耐性を得ることができる。
ル信号の前回の判定値を保持しておき、この保持内容に
応じてレベルの異なる２つの閾値の一方を選択している
のである。すなわち、ドライブ側から出力されている信
号レベルが遷移するときの判定のための電圧余裕度を、
１サイクル前の状態に依存させて切替えているので、高
い雑音耐性を得ることができる。
【００２１】さらに、受信信号のスイッチングにおける
閾値を遷移前の電位に近接させて設定できる。すなわ
ち、受信信号がハイレベルからローレベルに変化する場
合には高い方の閾値を選び、受信信号がローレベルから
ハイレベルに変化する場合には低い方の閾値を選んでい
るのである。このため、受信信号がハイレベルからロー
レベル、ローレベルからハイレベルのいずれに変化する
場合においても、差動増幅器の出力の遷移時間が短くな
る。よって、ＦＦ４５のクロック４０に対するセットア
ップタイムを短縮することができ、動作周波数を高める
ことができるのである。したがって本回路は、特に振幅
が小で動作周波数が高いときにより大きな効果を得るこ
とができるのである。
閾値を遷移前の電位に近接させて設定できる。すなわ
ち、受信信号がハイレベルからローレベルに変化する場
合には高い方の閾値を選び、受信信号がローレベルから
ハイレベルに変化する場合には低い方の閾値を選んでい
るのである。このため、受信信号がハイレベルからロー
レベル、ローレベルからハイレベルのいずれに変化する
場合においても、差動増幅器の出力の遷移時間が短くな
る。よって、ＦＦ４５のクロック４０に対するセットア
ップタイムを短縮することができ、動作周波数を高める
ことができるのである。したがって本回路は、特に振幅
が小で動作周波数が高いときにより大きな効果を得るこ
とができるのである。
【００２２】図３は本発明による差動受信回路の実施の
第２の形態を示すブロック図である。同図において、図
１と同等部分は同一符号により示されており、その部分
の詳細な説明は省略する。
第２の形態を示すブロック図である。同図において、図
１と同等部分は同一符号により示されており、その部分
の詳細な説明は省略する。
【００２３】同図においては、単一の差動増幅器１０を
設け、この差動増幅器１０の負入力へ２種類の閾値電圧
を印加している。すなわち、入力ポート６２に入力され
るリファレンス電圧とこのリファレンス電圧を分圧抵抗
をなす抵抗７２及び７４で分圧した電圧とをセレクタＳ
ＥＬ２０に入力し、これら両電圧をＦＦ４５の出力で選
択しているのである。そして、この選択された電圧が閾
値電圧として差動増幅器１０の負入力に印加されるので
ある。なお、ＦＦ４５はクロック４０の遷移タイミング
で差動増幅器１０の出力を保持するので、このＦＦ４５
には前回の出力が保持されていることになる。
設け、この差動増幅器１０の負入力へ２種類の閾値電圧
を印加している。すなわち、入力ポート６２に入力され
るリファレンス電圧とこのリファレンス電圧を分圧抵抗
をなす抵抗７２及び７４で分圧した電圧とをセレクタＳ
ＥＬ２０に入力し、これら両電圧をＦＦ４５の出力で選
択しているのである。そして、この選択された電圧が閾
値電圧として差動増幅器１０の負入力に印加されるので
ある。なお、ＦＦ４５はクロック４０の遷移タイミング
で差動増幅器１０の出力を保持するので、このＦＦ４５
には前回の出力が保持されていることになる。
【００２４】本実施形態の回路においては、差動増幅器
１０を単一とし、分圧抵抗を用いて互いに異なる閾値を
得るという簡単な構成であるので、第１の実施形態の場
合よりも安価な構成で高い雑音余裕度を得ることができ
る。
１０を単一とし、分圧抵抗を用いて互いに異なる閾値を
得るという簡単な構成であるので、第１の実施形態の場
合よりも安価な構成で高い雑音余裕度を得ることができ
る。
【００２５】本実施形態の回路においても、受信信号の
スイッチングにおける閾値を遷移前の電位に近接させて
設定できるので、受信信号がハイレベルからローレベ
ル、ローレベルからハイレベルのいずれに変化する場合
においても、差動増幅器の出力の遷移時間が短くなる。
よって、第１の実施形態の場合と同様に、ＦＦ４５のク
ロック４０に対するセットアップタイムを短縮すること
ができ、動作周波数を高めることができるのである。し
たがって本回路は、特に振幅が小で動作周波数が高いと
きにより大きな効果を得ることができる。
スイッチングにおける閾値を遷移前の電位に近接させて
設定できるので、受信信号がハイレベルからローレベ
ル、ローレベルからハイレベルのいずれに変化する場合
においても、差動増幅器の出力の遷移時間が短くなる。
よって、第１の実施形態の場合と同様に、ＦＦ４５のク
ロック４０に対するセットアップタイムを短縮すること
ができ、動作周波数を高めることができるのである。し
たがって本回路は、特に振幅が小で動作周波数が高いと
きにより大きな効果を得ることができる。
【００２６】請求項の記載に関連して本発明は更に次の
態様をとりうる。
態様をとりうる。
【００２７】（１）前記選択手段は、前記保持手段の保
持値がハイレベルであるとき前記第１及び第２の比較手
段のうち前記大なる閾値を入力とする方の出力を送出
し、前記保持手段の保持値がロ−レベルであるとき前記
第１及び第２の比較手段のうち前記小なる閾値を入力と
する方の出力を送出することを特徴とする請求項１記載
の差動受信回路。
持値がハイレベルであるとき前記第１及び第２の比較手
段のうち前記大なる閾値を入力とする方の出力を送出
し、前記保持手段の保持値がロ−レベルであるとき前記
第１及び第２の比較手段のうち前記小なる閾値を入力と
する方の出力を送出することを特徴とする請求項１記載
の差動受信回路。
【００２８】（２）前記閾値出力手段は、前記保持手段
の保持値がハイレベルであるとき大なる閾値を送出し、
前記保持手段の保持値がロ−レベルであるとき小なる閾
値を送出することを特徴とする請求項４記載の差動受信
回路。
の保持値がハイレベルであるとき大なる閾値を送出し、
前記保持手段の保持値がロ−レベルであるとき小なる閾
値を送出することを特徴とする請求項４記載の差動受信
回路。
【００２９】（３）前記保持手段は、前記ディジタル信
号に同期したクロックのレベル遷移に応答して前記判定
値を保持するフリップフロップであることを特徴とする
請求項１〜６のいずれかに記載の差動受信回路。
号に同期したクロックのレベル遷移に応答して前記判定
値を保持するフリップフロップであることを特徴とする
請求項１〜６のいずれかに記載の差動受信回路。
【００３０】
【発明の効果】以上説明したように本発明は、受信信号
がハイレベルからローレベルに変化する場合には高い方
の閾値を選び、ローレベルからハイレベルに変化する場
合には低い方の閾値を選ぶことにより、受信信号がハイ
レベルからローレベル、ローレベルからハイレベルのい
ずれに変化する場合においても、差動増幅器の出力の遷
移時間が短くなり、よって、セットアップタイムを短縮
することができ、動作周波数を高めることができるとい
う効果がある。特に、振幅が小で動作周波数が高いとき
により大きな効果を得ることができる。
がハイレベルからローレベルに変化する場合には高い方
の閾値を選び、ローレベルからハイレベルに変化する場
合には低い方の閾値を選ぶことにより、受信信号がハイ
レベルからローレベル、ローレベルからハイレベルのい
ずれに変化する場合においても、差動増幅器の出力の遷
移時間が短くなり、よって、セットアップタイムを短縮
することができ、動作周波数を高めることができるとい
う効果がある。特に、振幅が小で動作周波数が高いとき
により大きな効果を得ることができる。
【図１】本発明の実施の第１の形態による差動受信回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】本発明の実施の第２の形態による差動受信回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図３】従来の差動受信回路の構成を示すブロック図で
ある。
ある。
１０、１２ 差動増幅器 ４５ フリップフロップ回路 ７２、７４ 抵抗 ＳＥＬ２０ セレクタ
Claims (6)
- 【請求項１】 受信したディジタル信号が２値のいずれ
であるかを判定しその判定値を出力する差動受信回路で
あって、前記ディジタル信号の前回の判定値を保持する
保持手段と、前記保持手段の保持値に応じて互いに異な
る閾値のいずれか一方と前記ディジタル信号との比較結
果を前記判定値として出力する判定値出力手段と含むこ
とを特徴とする差動受信回路。 - 【請求項２】 前記判定値出力手段は、互いに異なる閾
値を有し該閾値と前記ディジタル信号とを比較する第１
及び第２の比較手段と、前記保持手段の保持値に応じて
前記第１及び第２の比較手段の比較結果を択一的に出力
する選択手段とを含み、前記選択手段の出力を前記判定
値として出力することを特徴とする請求項１記載の差動
受信回路。 - 【請求項３】 前記第１及び第２の比較手段は、互いに
異なる閾値電圧を夫々負入力とし前記ディジタル信号を
正入力とする第１及び第２の差動増幅器であることを特
徴とする請求項２記載の差動受信回路。 - 【請求項４】 前記判定値出力手段は、前記保持手段の
保持値に応じて互いに異なる閾値のいずれか一方を出力
する閾値出力手段と、前記閾値出力手段から出力される
閾値と前記ディジタル信号とを比較する比較手段とを含
み、前記比較手段の出力を前記判定値として出力するこ
とを特徴とする請求項１記載の差動受信回路。 - 【請求項５】 前記閾値出力手段は、単一の入力電圧を
分圧する分圧抵抗と、この分圧によって得られる２種類
の電圧値を前記保持手段の保持値に応じて択一的に出力
する選択回路とを含むことを特徴とする請求項４記載の
差動受信回路。 - 【請求項６】 前記比較手段は、前記閾値出力手段から
出力される閾値電圧を負入力とし前記ディジタル信号を
正入力とする差動増幅器であることを特徴とする請求項
４又は５記載の差動受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10005229A JP3132450B2 (ja) | 1998-01-14 | 1998-01-14 | 差動受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10005229A JP3132450B2 (ja) | 1998-01-14 | 1998-01-14 | 差動受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11205394A true JPH11205394A (ja) | 1999-07-30 |
| JP3132450B2 JP3132450B2 (ja) | 2001-02-05 |
Family
ID=11605368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10005229A Expired - Fee Related JP3132450B2 (ja) | 1998-01-14 | 1998-01-14 | 差動受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132450B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226406A (ja) * | 2009-03-24 | 2010-10-07 | Hitachi Ltd | 伝送装置 |
-
1998
- 1998-01-14 JP JP10005229A patent/JP3132450B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226406A (ja) * | 2009-03-24 | 2010-10-07 | Hitachi Ltd | 伝送装置 |
| US8295408B2 (en) | 2009-03-24 | 2012-10-23 | Hitachi, Ltd. | Receiving apparatus and method for signal detection |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3132450B2 (ja) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8284848B2 (en) | Differential data transferring system and method using three level voltages | |
| JP3699764B2 (ja) | ドライバ回路装置及びインターフェース | |
| US20190253044A1 (en) | Pulse amplitude modulation transmitter and pulse amplitude modulation receiver | |
| US20060034358A1 (en) | Methods and transmitters for loop-back adaptive pre-emphasis data transmission | |
| WO2013003231A2 (en) | Single-ended configurable multi-mode driver | |
| US7212035B2 (en) | Logic line driver system for providing an optimal driver characteristic | |
| US7974304B2 (en) | Out of band signaling enhancement for high speed serial driver | |
| US20190097681A1 (en) | Ringing suppression circuit | |
| US7557602B2 (en) | Pre-emphasis circuit including slew rate controllable buffer | |
| KR20100077751A (ko) | 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템 | |
| US6930507B2 (en) | Thevenins receiver | |
| US6075476A (en) | Method and circuit for data dependent voltage bias level | |
| US7800406B2 (en) | Apparatus, circuit and method of transmitting signal | |
| US6051990A (en) | Asymmetric current mode driver for differential transmission lines | |
| JP3132450B2 (ja) | 差動受信回路 | |
| US7183831B2 (en) | Clock switching circuit | |
| GB2380077A (en) | Dynamic control of digital receiver reference voltage | |
| US6194965B1 (en) | Differential signal detection circuit | |
| US6774700B1 (en) | Current-mode logic differential signal generation circuit employing squelch | |
| US7439879B2 (en) | Interface circuit and binary data transfer method | |
| US7675314B2 (en) | Receiver circuit | |
| US7592838B2 (en) | Method for communicating data and clock signals and corresponding signal, transmitter and receiver | |
| JP2001077870A (ja) | 多値信号伝送システム | |
| US6801043B2 (en) | Time domain reflectometry based transmitter equalization | |
| JPH0720973A (ja) | バス駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |