KR20090101739A - 전류원을 이용하는 전압 가산기 - Google Patents

전류원을 이용하는 전압 가산기

Info

Publication number
KR20090101739A
KR20090101739A KR1020080027060A KR20080027060A KR20090101739A KR 20090101739 A KR20090101739 A KR 20090101739A KR 1020080027060 A KR1020080027060 A KR 1020080027060A KR 20080027060 A KR20080027060 A KR 20080027060A KR 20090101739 A KR20090101739 A KR 20090101739A
Authority
KR
South Korea
Prior art keywords
voltage
node
control
amplifier
input terminal
Prior art date
Application number
KR1020080027060A
Other languages
English (en)
Inventor
배한수
최상무
Original Assignee
삼성전자주식회사
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 삼성에스디아이 주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080027060A priority Critical patent/KR20090101739A/ko
Priority to US12/391,925 priority patent/US20090237140A1/en
Publication of KR20090101739A publication Critical patent/KR20090101739A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/14—Arrangements for performing computing operations, e.g. operational amplifiers for addition or subtraction 

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 일 실시예에 따른 전압 가산기는 제 1 증폭기, 피드백 저항(feedback resistor), 및 제어 전류원(control current source)을 구비한다. 상기 제 1 증폭기는 제 1 전압을 입력받는 제 1 입력 단자, 피드백 노드(feedback node)에 연결되는 제 2 입력 단자, 및 출력 노드(output node)에 연결되는 출력 단자를 구비한다. 상기 피드백 저항은 상기 출력 노드와 상기 피드백 노드 사이에 연결된다. 상기 제어 전류원은 제 2 전압에 상응하는 가산 전류(addition current)가 상기 피드백 저항을 통해 흐르도록 한다.

Description

전류원을 이용하는 전압 가산기{Voltage adder using a current source}
본 발명은 전류원을 이용하는 전압 가산기에 관한 것이다. 특히, 본 발명은 제어 전류원을 이용하여 서로 독립적인(independent) 2 전압들을 가산하는 전압 가산기에 관한 것이다.
전압 가산기는 전자 회로 분야에서 널리 이용되는 소자이다. Op-Amp(Operational Amplifier)와 같은 증폭기를 이용하여 반전(inverting) 가산기 또는 비반전(non-inverting) 가산기를 구현할 수 있다.
도 1은 비반전 가산기를 예시한다.
도 1에 도시된 비반전 가산기는 증폭기 AMP, 저항 Rf, 및 저항 Ra를 구비한다.
입력 전압 VA는 증폭기 AMP의 정극성(positive) 단자로 입력된다. 증폭기 AMP의 부극성(negative) 단자는 노드 Nf에 연결되고, 증폭기 AMP의 출력 단자는 노드 No에 연결된다. 저항 Rf는 노드 No와 노드 Nf 사이에 연결되고, 저항 Ra의 일단자는 노드 Nf에 연결되고 저항 Ra의 타단자는 기준 전압(GND)에 연결된다.
증폭기 AMP의 가상 단락(virtual short) 특성상, 증폭기 AMP의 부극성 단자에 연결된 노드 Nf의 전압은 증폭기 AMP의 정극성 단자로 입력되는 입력 전압 VA와 실질적으로 동일하다. 따라서, 저항 Ra를 통해 흐르는 전류 Ia는 VA/Ra이다. 이 경우에, 저항 Rf의 양단에 걸리는 전압 Vf는 Rf*(VA/Ra)이므로, 노드 No로부터 출력되는 출력 전압(V_out)은 다음의 수학식 1과 같이 표현된다.
V_out = VA + Vf
= VA + Rf*Ia
= VA + Rf*(VA/Ra)
= VA + VA*(Rf/Ra)
= VA*[1 + (Rf/Ra)]
수학식 1에서 보듯이, 저항 Rf의 양단에 걸리는 전압 Vf는 입력 전압 VA에 종속적(dependent)이다. 즉, 어떠한 원인에 의하여 입력 전압 VA가 변하면 저항 Rf의 양단에 걸리는 전압 Vf도 변한다. 이러한 측면에서, 입력 전압 VA에 무관하게 저항 Rf의 양단에 걸리는 전압 Vf를 독립적으로 설정하고자 하는 경우에는 도 1과 같은 비반전 가산기를 사용할 수 없다. 예를 들어, 상황에 따라 변하는(changing) 입력 전압 VA에 일정한(constant) 설정 전압 Vf를 가산하여 출력 전압(V_out)을 생성하고자 하는 경우에는, 입력 전압 VA의 변화에 따라 전압 Vf가 변하는 도 1의 비반전 가산기를 사용할 수 없다.
본 발명은 제어 전류원을 이용하여 서로 독립적인(independent) 2 전압들을 가산하는 전압 가산기를 제공하고자 한다.
본 발명의 일 실시예에 따른 전압 가산기는 제 1 증폭기, 피드백 저항(feedback resistor), 및 제어 전류원(control current source)을 구비한다. 상기 제 1 증폭기는 제 1 전압을 입력받는 제 1 입력 단자, 피드백 노드(feedback node)에 연결되는 제 2 입력 단자, 및 출력 노드(output node)에 연결되는 출력 단자를 구비한다. 상기 피드백 저항은 상기 출력 노드와 상기 피드백 노드 사이에 연결된다. 상기 제어 전류원은 제 2 전압에 상응하는 가산 전류(addition current)가 상기 피드백 저항을 통해 흐르도록 한다.
상기 제 1 전압에 상기 제 2 전압의 k(k는 실수)배 전압을 가산한 전압이 상기 출력 노드로부터 출력될 수 있다.
본 발명의 어느 실시예에서, 상기 제 1 증폭기의 제 1 입력 단자는 정극성(positive) 단자이고, 상기 제 1 증폭기의 제 2 입력 단자는 부극성(negative) 단자이며, 상기 제 1 증폭기는 비반전 증폭기(non-inverting amplifier)일 수 있다.
상기 제어 전류원은, 제 1 입력 단자로 상기 제 2 전압을 입력받는 제 2 증폭기; 상기 제 2 증폭기에 연결되며, 상기 제 2 전압에 상응하는 제어 전류가 흐르는 제 1 전류 경로; 상기 제어 전류에 상응하는 미러(mirror) 전류가 흐르는 제 2 전류 경로; 및 상기 미러 전류에 상응하는 상기 가산 전류가 흐르는 제 3 전류 경로;를 구비할 수 있다.
상기 제 1 전류 경로는, 전원 전압에 연결되는 입력 단자, P 타입 미러 노드에 연결되는 제어 단자, 및 상기 P 타입 미러 노드에 연결되는 출력 단자를 구비하는 P 타입 트랜지스터; 상기 P 타입 트랜지스터의 출력 단자에 연결되는 입력 단자, 상기 제 2 증폭기의 출력 단자에 연결되는 제어 단자, 및 상기 제 2 증폭기의 제 2 입력 단자에 연결되는 출력 단자를 구비하는 N 타입 트랜지스터; 및 상기 N 타입 트랜지스터의 출력 단자와 기준 노드 사이에 연결되는 제어 저항;을 구비할 수 있다.
상기 제어 저항은, 서로 병렬적으로 연결된 제 1 저항과 제 1 스위치; 내지 서로 병렬적으로 연결된 제 N(N은 자연수) 저항과 제 N 스위치;를 구비하며, 상기 제 1 저항 내지 상기 제 N 저항은 서로 직렬적으로 연결될 수 있다.
상기 제어 저항의 저항값은 상기 제 1 스위치 내지 상기 제 N 스위치 중에서 턴 온(turn on)되는 것의 개수에 따라 조정될 수 있다.
상기 제어 저항의 저항값이 상기 피드백 저항의 저항값과 동일한 경우에, 상기 제 1 전압에 상기 제 2 전압을 가산한 전압이 상기 출력 노드로부터 출력될 수 있다.
상기 제 2 전류 경로는, 전원 전압에 연결되는 입력 단자, P 타입 미러 노드에 연결되는 제어 단자, 및 N 타입 미러 노드에 연결되는 출력 단자를 구비하는 P 타입 트랜지스터; 및 상기 P 타입 트랜지스터의 출력 단자에 연결되는 입력 단자, 상기 N 타입 미러 노드에 연결되는 제어 단자, 및 기준 노드에 연결되는 출력 단자를 구비하는 N 타입 트랜지스터;를 구비할 수 있다.
상기 제 3 전류 경로는, 상기 피드백 노드에 직접적으로 또는 간접적으로 연결되는 입력 단자, N 타입 미러 노드에 연결되는 제어 단자, 및 기준 노드에 연결되는 출력 단자를 구비하는 N 타입 트랜지스터;를 구비할 수 있다.
상기 전압 가산기는 상기 피드백 노드와 상기 제어 전류원 사이에 연결되는 블로킹 스위치(blocking switch);를 더 구비할 수 있다.
본 발명의 다른 실시예에 따른 전압 가산기는, 제 1 전압을 입력받는 제 1 입력 단자, 피드백 노드에 연결되는 제 2 입력 단자, 및 출력 노드에 연결되는 출력 단자를 구비하는 제 1 증폭기; 상기 출력 노드와 상기 피드백 노드 사이에 연결되는 피드백 저항; 제 1 단자가 상기 피드백 노드에 연결되는 블로킹 스위치; 및 상기 블로킹 스위치의 제 2 단자에 연결되며, 제 2 전압에 상응하는 가산 전류가 상기 피드백 저항을 통해 흐르도록 하는 제어 전류원;을 구비한다.
본 발명의 어느 실시예에서, 상기 제 1 증폭기는 고전압 소자(high voltage device)이고, 상기 제어 전류원은 중저압 소자(medium or low voltage device)일 수 있다.
상기 블로킹 스위치는, 상기 제 1 증폭기로부터의 고전압이 상기 제어 전류원에 직접적으로 인가되는 것을 블로킹할 수 있다.
본 발명에 따른 전압 가산기에서는 가산의 대상이 되는 2 전압들 중에서 어느 하나의 전압을 다른 하나의 전압에 무관하게 독립적으로 설정할 수 있다.
또한, 본 발명의 일 실시예에서는 중저압 소자(medium or low voltage device)인 제어 전류원을 이용하여 전압 가산기를 구현하므로 전압 가산기의 구현 면적을 줄일 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 이해하기 위하여 각 도면에 대한 간단한 설명이 제공된다.
도 1은 비반전 가산기를 예시한다.
도 2는 본 발명의 일 실시예에 따른 전압 가산기를 나타낸다.
도 3은 도 2에서의 제어 전류원(CCS)을 자세하게 예시한다.
도 4는 도 3에서의 제어 저항(Rb)을 자세하게 예시한다.
도 5는 본 발명의 다른 실시예에 따른 전압 가산기를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 전압 가산기를 나타낸다.
도 2에서 전압 가산기는 제 1 증폭기(AMP_A), 피드백 저항(feedback resistor. Rf), 및 제어 전류원(control current source. CCS)을 구비한다. 피드백 저항(Rf)은 출력 노드(output node. No)와 피드백 노드(feedback node. Nf) 사이에 연결된다. 도 2에서 제어 전류원(CCS)은 피드백 노드(Nf)와 기준 노드(reference node. Nr) 사이에 연결된다.
제 1 증폭기(AMP_A)는 제 1 전압(VA)을 입력받는 제 1 입력 단자, 피드백 노드(Nf)에 연결되는 제 2 입력 단자, 및 출력 노드(No)에 연결되는 출력 단자를 구비한다. 도 2에서 보듯이, 제 1 증폭기(AMP_A)의 제 1 입력 단자는 정극성(positive) 단자이고, 제 1 증폭기(AMP_A)의 제 2 입력 단자는 부극성(negative) 단자이다. 도 2에서 제 1 증폭기(AMP_A)는 비반전 증폭기(non-inverting amplifier)로서 동작한다고 볼 수 있다.
제어 전류원(CCS)은 제 2 전압(VB)에 상응하는 가산 전류(addition current. Is)가 피드백 저항(Rf)을 통해 흐르도록 한다. 가산 전류(Is)가 피드백 저항(Rf)을 통해 흐르므로, 피드백 저항(Rf)의 양단에 걸리는 전압(Vf)은 Rf*Is이다. 제 1 증폭기(AMP_A)의 가상 단락(virtual short) 특성상, 피드백 노드(Nf)의 전압은 제 1 전압(VA)과 실질적으로 동일하다. 따라서, 출력 노드(No)로부터 출력되는 출력 전압(V_out)은 다음의 수학식 2와 같이 표현된다.
V_out = VA + Vf
= VA + Rf*Is
수학식 2에서 보듯이, 피드백 저항(Rf)의 양단에 걸리는 전압(Vf)은 제 1 전압(VA)에 독립적(independent)이다. 즉, 제 1 전압(VA)의 변화는 피드백 저항(Rf)의 양단에 걸리는 전압(Vf)에 영향을 미치지 않는다. 제 1 전압(VA)의 변화에 무관하게, 제어 전류원(CCS)에 의해서 피드백 저항(Rf)의 양단에 걸리는 전압(Vf)을 독립적으로 설정할 수 있다. 이러한 점에서, 도 2의 전압 가산기는 OLED(Organic Light Emitting Diodes) 장치의 온도 보정 회로에 사용될 수 있다. 즉, OLED 장치 내에서 온도의 변화에 따라 변하는 제 1 전압(VA)과 제 1 전압(VA)의 변화에 무관하게 일정한 설정값으로 유지되는 전압(Vf)을 가산하기 위해서, 도 2에 도시된 전압 가산기를 사용할 수 있다. 그 밖에 서로 독립적인 2 전압들을 가산할 필요가 있는 경우에 도 2에 도시된 전압 가산기가 사용될 수 있다.
도 3은 도 2에서의 제어 전류원(CCS)을 자세하게 예시한다.
도 3에서 제어 전류원(CCS)은 제 2 증폭기(AMP_B), 제어 전류(Ib)가 흐르는 제 1 전류 경로, 미러(mirror) 전류가 흐르는 제 2 전류 경로, 및 가산 전류(Is)가 흐르는 제 3 전류 경로를 구비한다. 구체적으로, 제 1 전류 경로는 P 타입 트랜지스터 PM1, N 타입 트랜지스터 NM3, 및 제어 저항(Rb)을 구비하고, 제 2 전류 경로는 P 타입 트랜지스터 PM2 및 N 타입 트랜지스터 NM1을 구비하며, 제 3 전류 경로는 N 타입 트랜지스터 NM2를 구비한다.
제 2 증폭기(AMP_B)는 제 2 전압(VB)을 입력받는 제 1 입력 단자, N 타입 트랜지스터 NM3의 출력 단자에 연결되는 제 2 입력 단자, 및 N 타입 트랜지스터 NM3의 제어 단자에 연결되는 출력 단자를 구비한다. 도 3에서 보듯이, 제 2 증폭기(AMP_B)의 제 1 입력 단자는 정극성 단자이고, 제 2 증폭기(AMP_B)의 제 2 입력 단자는 부극성 단자이다.
제 1 전류 경로에서, P 타입 트랜지스터 PM1는 전원 전압(VH)에 연결되는 입력 단자, P 타입 미러 노드(Np)에 연결되는 제어 단자, 및 P 타입 미러 노드(Np)에 연결되는 출력 단자를 구비한다. N 타입 트랜지스터 NM3은 P 타입 트랜지스터 PM1의 출력 단자에 연결되는 입력 단자, 제 2 증폭기(AMP_B)의 출력 단자에 연결되는 제어 단자, 및 제 2 증폭기(AMP_B)의 제 2 입력 단자에 연결되는 출력 단자를 구비한다. 제어 저항(Rb)은 N 타입 트랜지스터 NM3의 출력 단자와 기준 노드(Nr) 사이에 연결된다. 제어 전류(Ib)는 P 타입 트랜지스터 PM1, N 타입 트랜지스터 NM3, 및 제어 저항(Rb)을 거쳐 기준 노드(Nr)로 흐른다.
제 2 전류 경로에서, P 타입 트랜지스터 PM2는 전원 전압(VH)에 연결되는 입력 단자, P 타입 미러 노드(Np)에 연결되는 제어 단자, 및 N 타입 미러 노드(Nn)에 연결되는 출력 단자를 구비한다. N 타입 트랜지스터 NM1은 P 타입 트랜지스터 PM2의 출력 단자에 연결되는 입력 단자, N 타입 미러 노드(Nn)에 연결되는 제어 단자, 및 기준 노드(Nr)에 연결되는 출력 단자를 구비한다. 미러 전류(Ibs)는 P 타입 트랜지스터 PM2 및 N 타입 트랜지스터 NM1을 거쳐 기준 노드(Nr)로 흐른다.
제 3 전류 경로에서, N 타입 트랜지스터 NM2는 피드백 노드(Nf)에 연결되는 입력 단자, N 타입 미러 노드(Nn)에 연결되는 제어 단자, 및 기준 노드(Nr)에 연결되는 출력 단자를 구비한다. 가산 전류(Is)는 N 타입 트랜지스터 NM2를 거쳐 기준 노드(Nr)로 흐른다.
제 2 증폭기(AMP_B)의 가상 단락(virtual short) 특성상, 제 2 증폭기(AMP_B)에서 제 2 입력 단자의 전압은 제 1 입력 단자의 전압과 실질적으로 동일하므로, 제어 전류(Ib)는 다음의 수학식 3과 같이 표현된다. 수학식 3에서 보듯이, 제어 전류(Ib)는 제 2 전압(VB)에 상응한다.
Ib = VB/Rb
한편, P 타입 트랜지스터 PM1과 P 타입 트랜지스터 PM2에 의해서 형성되는 P 타입 전류 미러에서의 전류 미러비가 1:1이면 Ibs = Ib이다. 또한, N 타입 트랜지스터 NM1과 N 타입 트랜지스터 NM2에 의해서 형성되는 N 타입 전류 미러에서의 전류 미러비가 1:1이면 Is = Ibs이다. 따라서, P 타입 전류 미러에서의 전류 미러비가 1:1이고 N 타입 전류 미러에서의 전류 미러비도 1:1이면 Is = Ib이다. 제어 전류원(CCS)에서 전류 미러비들이 반드시 1:1일 필요는 없으며, 전류 미러비들이 1:1이 아닌 실시예도 가능하다.
제어 전류원(CCS)에서, 제어 전류(Ib)는 제 2 전압(VB)에 상응하고, 미러 전류(Ibs)는 제어 전류(Ib)에 상응하며, 가산 전류(Is)는 미러 전류(Ibs)에 상응한다는 점에서, 가산 전류(Is)는 제 2 전압(VB)에 상응한다고 볼 수 있다. 제어 전류원(CCS)에서 전류 미러비들이 1:1이면 다음의 수학식 4가 성립한다.
Ib = Is
VB/Rb = Vf/Rf
Vf = (Rf/Rb)*VB = k*VB
여기서, k = Rf/Rb
수학식 4에서 보듯이, 피드백 저항(Rf)의 양단에 걸리는 전압(Vf)은 제 2 전압(VB)의 k배이다. 따라서, 제 1 전압(VA)에 제 2 전압(VB)의 k배 전압을 가산한 전압이 출력 전압(V_out)으로서 출력 노드(No)로부터 출력된다. 더하여, 제어 저항(Rb)의 저항값이 피드백 저항(Rf)의 저항값과 동일한 경우, 즉, k = 1인 경우에는 제 1 전압(VA)에 제 2 전압(VB)을 가산한 전압이 출력 전압(V_out)으로서 출력 노드(No)로부터 출력된다.
도 4는 도 3에서의 제어 저항(Rb)을 자세하게 예시한다.
도 4에서 제어 저항(Rb)은 서로 병렬적으로 연결된 제 1 저항(Rb1)과 제 1 스위치(Sb1), 서로 병렬적으로 연결된 제 2 저항(Rb2)과 제 2 스위치(Sb2), 및 서로 병렬적으로 연결된 제 3 저항(Rb3)과 제 3 스위치(Sb3)를 구비한다. 제 1 저항(Rb1) 내지 제 3 저항(Rb3)은 서로 직렬적으로 연결되어 저항 스트링(resistor string)을 형성한다. 도 4에는 3 개의 저항들(Rb1, Rb2, Rb3)과 3 개의 스위치들(Sb1, Sb2, Sb3)이 도시되어 있으나, 4 개 이상의 저항들과 스위치들을 구비하는 실시예도 가능하다.
도 4에 도시된 바와 같이, 제어 저항(Rb)의 저항값은 제 1 스위치(Sb1) 내지 제 3 스위치(Sb3) 중에서 턴 온(turn on)되는 것의 개수에 따라 조정된다. 턴 온되는 스위치들이 많아 질수록 제어 저항(Rb)의 저항값은 작아진다. 이러한 방식으로 제어 저항(Rb)의 저항값을 조정함으로써 수학식 4에서의 k를 요구되는 값으로 설정할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 전압 가산기를 나타낸다.
도 5에서의 제 1 증폭기(AMP_A), 피드백 저항(Rf), 및 제어 전류원(CCS)은 도 3에서의 제 1 증폭기(AMP_A), 피드백 저항(Rf), 및 제어 전류원(CCS)에 각각 대응된다. 도 5에 도시된 전압 가산기는 피드백 노드(Nf)와 제어 전류원(CCS) 사이에 연결되는 블로킹 스위치(blocking switch. BM)를 더 구비한다.
본 발명에 따른 전압 가산기에서, 제 1 증폭기(AMP_A)는 고전압 소자(high voltage device)일 수 있고, 제어 전류원(CCS)은 중저압 소자(medium or low voltage device)일 수 있다. 굳이 고전압 소자로 제어 전류원(CCS)을 구현하지 않더라도 도 5에 도시된 바와 같은 기술적 구성에 의해서 고전압인 출력 전압(V_out)을 얻을 수 있다. 즉, 고전압 소자로 구현된 제 1 증폭기(AMP_A)와 중저압 소자로 구현된 제어 전류원(CCS)을 병용하여 고전압 출력을 얻을 수 있다. 중저압 소자로 제어 전류원(CCS)을 구현하는 경우에, 고전압을 다룰 필요가 없는 제어 전류원(CCS)은 상대적으로 적은 면적으로 구현될 수 있다. 따라서, 중저압 소자로 제어 전류원(CCS)을 구현함으로써 전압 가산기의 전체 구현 면적을 줄일 수 있다.
도 1의 경우에서 가산되는 전압 Vf를 조절하려면 저항 Rf(또는 저항 Ra)의 저항값을 조정해야 한다. 고전압 소자로 구현되는 저항 Rf가 도 4에 도시된 바와 같이 저항 스트링과 다수의 스위치들을 구비하는 경우에, 다수의 스위치들을 제어하여 저항 Rf의 저항값을 조정한다. 이 경우에는 고전압을 감당할 수 있는 고전압 소자로 다수의 스위치들을 구현해야 하므로, 전압 가산기의 구현 면적이 커지고 다수의 스위치들을 제어하는 신호가 큰 폭의 전압 범위를 가져야 한다. 이에 비해, 도 3 및 도 5에 예시된 전압 가산기에서는 중저압 소자로 구현되는 제어 전류원(CCS)에 의해 가산 전류(Is)를 조정함으로써 가산되는 전압 Vf를 조절할 수 있다. 가산 전류(Is)의 조정을 위한 도 4의 제어 저항(Rb)은 중저압 소자로 구현되므로 구현 면적을 많이 차지하지 않으며, 제어 저항(Rb)에 구비되는 다수의 스위치들을 제어하는 신호는 작은 폭의 전압 범위를 가지므로 전력 소비가 상대적으로 적다.
한편, 고전압 소자와 중저압 소자를 병용하는 경우, 즉, 고전압 소자로 구현된 제 1 증폭기(AMP_A)와 중저압 소자로 구현된 제어 전류원(CCS)을 병용하는 경우에는, 제 1 증폭기(AMP_A)로부터의 고전압이 제어 전류원(CCS)에 직접적으로 인가되는 것을 블로킹하는 블로킹 스위치(BM)가 필요하다. 고전압 트랜지스터(high voltage transistor)로 블로킹 스위치(BM)를 구현할 수 있다. 도 5에서, 블로킹 스위치(BM)의 제 1 단자는 피드백 노드(Nf)에 연결되고, 블로킹 스위치(BM)의 제 2 단자는 제어 전류원(CCS)에 연결된다. 블로킹 스위치(BM)는 블로킹 스위치(BM)의 제어 단자로 입력되는 바이어스 전압(BLCK)에 의해 제어된다. 고정된 바이어스(bias) 전압(BLCK)을 블로킹 스위치(BM)의 제어 단자에 인가하여 블로킹 스위치(BM)의 제 1 단자와 제 2 단자 사이에 큰 전압 강하가 발생하도록 하면, 제 1 증폭기(AMP_A)로부터의 고전압이 제어 전류원(CCS)에 직접적으로 인가되는 것을 블로킹할 수 있다.
도 3에 도시된 바와 같이 제어 전류원(CCS)은 직접적으로 피드백 노드(Nf)에 연결될 수도 있고, 도 5에 도시된 바와 같이 제어 전류원(CCS)은 블로킹 스위치(BM)을 통하여 간접적으로 피드백 노드(Nf)에 연결될 수도 있다.
이상에서는 도면에 도시된 구체적인 실시예를 참고하여 본 발명을 설명하였으나 이는 예시적인 것에 불과하다. 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자는 그로부터 다양한 수정 및 변형이 가능하다는 점을 알 것이다. 따라서, 본 발명의 보호 범위는 후술하는 특허청구범위에 의하여 해석되어야 하고, 그와 동등 및 균등한 범위 내에 있는 모든 기술적 사상은 본 발명의 보호 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (17)

  1. 제 1 전압을 입력받는 제 1 입력 단자, 피드백 노드(feedback node)에 연결되는 제 2 입력 단자, 및 출력 노드(output node)에 연결되는 출력 단자를 구비하는 제 1 증폭기;
    상기 출력 노드와 상기 피드백 노드 사이에 연결되는 피드백 저항(feedback resistor); 및
    제 2 전압에 상응하는 가산 전류(addition current)가 상기 피드백 저항을 통해 흐르도록 하는 제어 전류원(control current source);
    을 구비하는 전압 가산기(voltage adder).
  2. 제 1 항에 있어서,
    상기 제 1 전압에 상기 제 2 전압의 k(k는 실수)배 전압을 가산한 전압이 상기 출력 노드로부터 출력되는 것을 특징으로 하는 전압 가산기.
  3. 제 1 항에 있어서,
    상기 제 1 증폭기의 제 1 입력 단자는 정극성(positive) 단자이고,
    상기 제 1 증폭기의 제 2 입력 단자는 부극성(negative) 단자이며,
    상기 제 1 증폭기는 비반전 증폭기(non-inverting amplifier)인 것을 특징으로 하는 전압 가산기.
  4. 제 1 항에 있어서,
    상기 제어 전류원은,
    제 1 입력 단자로 상기 제 2 전압을 입력받는 제 2 증폭기;
    상기 제 2 증폭기에 연결되며, 상기 제 2 전압에 상응하는 제어 전류가 흐르는 제 1 전류 경로;
    상기 제어 전류에 상응하는 미러(mirror) 전류가 흐르는 제 2 전류 경로; 및
    상기 미러 전류에 상응하는 상기 가산 전류가 흐르는 제 3 전류 경로;
    를 구비하는 것을 특징으로 하는 전압 가산기.
  5. 제 4 항에 있어서,
    상기 제 1 전류 경로는,
    전원 전압에 연결되는 입력 단자, P 타입 미러 노드에 연결되는 제어 단자, 및 상기 P 타입 미러 노드에 연결되는 출력 단자를 구비하는 P 타입 트랜지스터;
    상기 P 타입 트랜지스터의 출력 단자에 연결되는 입력 단자, 상기 제 2 증폭기의 출력 단자에 연결되는 제어 단자, 및 상기 제 2 증폭기의 제 2 입력 단자에 연결되는 출력 단자를 구비하는 N 타입 트랜지스터; 및
    상기 N 타입 트랜지스터의 출력 단자와 기준 노드 사이에 연결되는 제어 저항;
    을 구비하는 것을 특징으로 하는 전압 가산기.
  6. 제 5 항에 있어서,
    상기 제 2 증폭기의 제 1 입력 단자는 정극성 단자이고,
    상기 제 2 증폭기의 제 2 입력 단자는 부극성 단자인 것을 특징으로 하는 전압 가산기.
  7. 제 5 항에 있어서,
    상기 제어 저항은,
    서로 병렬적으로 연결된 제 1 저항과 제 1 스위치; 내지
    서로 병렬적으로 연결된 제 N(N은 자연수) 저항과 제 N 스위치;를 구비하며,
    상기 제 1 저항 내지 상기 제 N 저항은 서로 직렬적으로 연결되는 것을 특징으로 하는 전압 가산기.
  8. 제 7 항에 있어서,
    상기 제어 저항의 저항값은 상기 제 1 스위치 내지 상기 제 N 스위치 중에서 턴 온(turn on)되는 것의 개수에 따라 조정되는 것을 특징으로 하는 전압 가산기.
  9. 제 5 항에 있어서,
    상기 제어 저항의 저항값이 상기 피드백 저항의 저항값과 동일한 경우에,
    상기 제 1 전압에 상기 제 2 전압을 가산한 전압이 상기 출력 노드로부터 출력되는 것을 특징으로 하는 전압 가산기.
  10. 제 4 항에 있어서,
    상기 제 2 전류 경로는,
    전원 전압에 연결되는 입력 단자, P 타입 미러 노드에 연결되는 제어 단자, 및 N 타입 미러 노드에 연결되는 출력 단자를 구비하는 P 타입 트랜지스터; 및
    상기 P 타입 트랜지스터의 출력 단자에 연결되는 입력 단자, 상기 N 타입 미러 노드에 연결되는 제어 단자, 및 기준 노드에 연결되는 출력 단자를 구비하는 N 타입 트랜지스터;
    를 구비하는 것을 특징으로 하는 전압 가산기.
  11. 제 4 항에 있어서,
    상기 제 3 전류 경로는,
    상기 피드백 노드에 직접적으로 또는 간접적으로 연결되는 입력 단자, N 타입 미러 노드에 연결되는 제어 단자, 및 기준 노드에 연결되는 출력 단자를 구비하는 N 타입 트랜지스터;
    를 구비하는 것을 특징으로 하는 전압 가산기.
  12. 제 1 항에 있어서,
    상기 피드백 노드와 상기 제어 전류원 사이에 연결되는 블로킹 스위치(blocking switch);
    를 더 구비하는 것을 특징으로 하는 전압 가산기.
  13. 제 1 전압을 입력받는 제 1 입력 단자, 피드백 노드에 연결되는 제 2 입력 단자, 및 출력 노드에 연결되는 출력 단자를 구비하는 제 1 증폭기;
    상기 출력 노드와 상기 피드백 노드 사이에 연결되는 피드백 저항;
    제 1 단자가 상기 피드백 노드에 연결되는 블로킹 스위치; 및
    상기 블로킹 스위치의 제 2 단자에 연결되며, 제 2 전압에 상응하는 가산 전류가 상기 피드백 저항을 통해 흐르도록 하는 제어 전류원;
    을 구비하는 전압 가산기.
  14. 제 13 항에 있어서,
    상기 제 1 전압에 상기 제 2 전압의 k(k는 실수)배 전압을 가산한 전압이 상기 출력 노드로부터 출력되는 것을 특징으로 하는 전압 가산기.
  15. 제 13 항에 있어서,
    상기 제 1 증폭기는 고전압 소자(high voltage device)이고,
    상기 제어 전류원은 중저압 소자(medium or low voltage device)인 것을 특징으로 하는 전압 가산기.
  16. 제 15 항에 있어서,
    상기 블로킹 스위치는,
    상기 제 1 증폭기로부터의 고전압이 상기 제어 전류원에 직접적으로 인가되는 것을 블로킹하는 것을 특징으로 하는 전압 가산기.
  17. 제 13 항에 있어서,
    상기 제어 전류원은,
    제 1 입력 단자로 상기 제 2 전압을 입력받는 제 2 증폭기;
    상기 제 2 증폭기에 연결되며, 상기 제 2 전압에 상응하는 제어 전류가 흐르는 제 1 전류 경로;
    상기 제어 전류에 상응하는 미러 전류가 흐르는 제 2 전류 경로; 및
    상기 미러 전류에 상응하는 상기 가산 전류가 흐르는 제 3 전류 경로;
    를 구비하는 것을 특징으로 하는 전압 가산기.
KR1020080027060A 2008-03-24 2008-03-24 전류원을 이용하는 전압 가산기 KR20090101739A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080027060A KR20090101739A (ko) 2008-03-24 2008-03-24 전류원을 이용하는 전압 가산기
US12/391,925 US20090237140A1 (en) 2008-03-24 2009-02-24 Voltage Adder Using Current Source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080027060A KR20090101739A (ko) 2008-03-24 2008-03-24 전류원을 이용하는 전압 가산기

Publications (1)

Publication Number Publication Date
KR20090101739A true KR20090101739A (ko) 2009-09-29

Family

ID=41088272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080027060A KR20090101739A (ko) 2008-03-24 2008-03-24 전류원을 이용하는 전압 가산기

Country Status (2)

Country Link
US (1) US20090237140A1 (ko)
KR (1) KR20090101739A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202100002618A1 (it) 2021-02-05 2022-08-05 Sk Hynix Inc Regolatore ad alta tensione
US11797039B2 (en) 2021-12-03 2023-10-24 SK Hynix Inc. Non-volatile memory device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110050198A1 (en) * 2009-09-01 2011-03-03 Zhiwei Dong Low-power voltage regulator
US11494628B2 (en) * 2018-03-02 2022-11-08 Aistorm, Inc. Charge domain mathematical engine and method
US20230273631A1 (en) * 2022-02-25 2023-08-31 Samsung Electronics Co., Ltd. Power management integrated circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2855341B1 (fr) * 2003-05-22 2005-08-05 Eads Telecom Circuit de commande de decalage en tension pour pll
US7154331B2 (en) * 2004-06-29 2006-12-26 Intel Corporation Adapting operational amplifier frequency response respective to closed loop gain
US7551020B2 (en) * 2007-05-31 2009-06-23 Agere Systems Inc. Enhanced output impedance compensation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202100002618A1 (it) 2021-02-05 2022-08-05 Sk Hynix Inc Regolatore ad alta tensione
US11829174B2 (en) 2021-02-05 2023-11-28 SK Hynix Inc. High voltage regulator
US11797039B2 (en) 2021-12-03 2023-10-24 SK Hynix Inc. Non-volatile memory device

Also Published As

Publication number Publication date
US20090237140A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
US9298200B2 (en) Constant voltage circuit with drooping and foldback overcurrent protection
US7839097B2 (en) System and method for wide-range high-accuracy-low-dropout current regulation
US7449873B2 (en) Voltage controlled current source device
US8653754B2 (en) Current driving circuit
KR20090101739A (ko) 전류원을 이용하는 전압 가산기
WO2013140852A1 (ja) 基準電圧回路
US20110273231A1 (en) Semiconductor integrated circuit
JP2008124610A (ja) Ｍｏｓ抵抗制御装置、ｍｏｓ減衰器
KR20160124672A (ko) 전류 검출 회로
KR20120029986A (ko) Ｌｅｄ전류 제어장치 및 ｌｅｄ전류 제어방법.
JP2008288900A (ja) 差動増幅器
JP2011166724A (ja) 電流駆動回路およびそれを用いた発光装置
RU2684489C1 (ru) Буферный усилитель на комплементарных полевых транзисторах с управляющим p-n переходом для работы при низких температурах
JP4653857B1 (ja) 負荷装置
TWI430238B (zh) 應用於背光源的操作電路及其相關方法
JP5258199B2 (ja) Ｌｅｄ駆動回路
US9024664B2 (en) Current-to-voltage converter and electronic apparatus thereof
CN106921379B (zh) 输入电路
JP2012247233A (ja) 電流／電圧変換回路
TW201318472A (zh) 用於發光元件之驅動電路
TW201618593A (zh) 電流式數位類比轉換電路及使用其之發光二極體電路
US8760076B2 (en) PWM dimming circuit with multiple outputting paths of current for multiple LED strings
JP2014082226A (ja) 定電流駆動装置およびそれを用いた負荷駆動装置
US8587372B2 (en) Multi-input differential amplifier and light emitting element driving device
JP2010283740A (ja) フォトｍｏｓリレー駆動回路およびそれを用いた半導体試験装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid