CN108111148A - 开关电路、直流接口及操作开关电路的方法 - Google Patents

开关电路、直流接口及操作开关电路的方法 Download PDF

Info

Publication number
CN108111148A
CN108111148A CN201711172509.4A CN201711172509A CN108111148A CN 108111148 A CN108111148 A CN 108111148A CN 201711172509 A CN201711172509 A CN 201711172509A CN 108111148 A CN108111148 A CN 108111148A
Authority
CN
China
Prior art keywords
voltage
circuit
cascode transistors
transistor
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711172509.4A
Other languages
English (en)
Other versions
CN108111148B (zh
Inventor
彼得·博格纳
赫维格·瓦皮斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN108111148A publication Critical patent/CN108111148A/zh
Application granted granted Critical
Publication of CN108111148B publication Critical patent/CN108111148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

公开了一种开关电路、直流接口及操作开关电路的方法。开关电路被配置成在接通状态期间提供第一端口与第二端口之间的连接，并且在关断状态期间将第一端口与第二端口电气地断开。开关接口包括：分别与开关接口的第一端口和第二端口连接的第一和第二共源共栅晶体管元件，其具有适用操作电压并且包括控制端子；串联连接至第一和第二共源共栅晶体管元件的开关晶体管元件，其具有适用操作电压并且包括第三控制端子；以及电源信号布置被配置成向第一控制端子提供第一控制电压、向第二控制端子提供第二控制电压以及向第三控制端子提供第三控制电压。每个共源共栅晶体管元件和开关晶体管元件连接至调节电路，以调节相应的控制电压。

Description

开关电路、直流接口及操作开关电路的方法
技术领域
实施例涉及开关电路。实施例还涉及包括开关电路的DC(直流)接口以及用于操作开关电路的方法。其它实施例还涉及具有受保护的低电压晶体管的中电压输入开关。
背景技术
历史上，在模拟和数字(IO)方面，大量的应用使用5伏接口。在本申请中，该电压也将出现在电源处。器件和电路使用由开关电路提供的电源进行操作。
发明内容
公开了一种使用包括低于或小于要切换的电压的电压等级的开关元件如晶体管的构思，电压等级。通过调节晶体管元件的控制电压，晶体管元件可以用于切换大于其适用操作电压的电压。
实施例提供了一种开关电路，其在接通状态期间提供第二端口与被配置成接收输入电压的第一端口之间的连接，并且在关断状态期间将第一端口与第二端口电断开。开关电路包括第一共源共栅晶体管元件、第二共源共栅晶体管元件和开关晶体管元件。第一共源共栅晶体管元件、第二共源共栅晶体管元件和开关晶体管元件具有适用操作电压，并且分别包括控制端子。第一共源共栅晶体管元件与开关接口的第一端口连接。第二共源共栅晶体管元件连接至开关接口的第二端口。开关晶体管元件串联连接在第一共源共栅晶体管元件与第二共源共栅晶体管元件之间。开关电路包括电源信号布置，其连接至第一共源共栅晶体管元件的控制端子、第二共源共栅晶体管元件的控制端子和开关晶体管元件的控制端子。电源信号布置被配置成向第一共源共栅晶体管元件的第一控制端子提供第一控制电压，向第二共源共栅晶体管元件的第二控制端子提供第二控制电压，并且向开关晶体管元件的第三控制端子提供第三控制电压。第一共源共栅晶体管元件连接至第一调节电路。第一调节电路连接在第一控制端子与参考电位之间，并且被配置成调节第一控制电压，使得在接通状态期间第一控制电压与输入电压之间的电压差小于或等于适用操作电压，该适用操作电压是下述电压：在该电压以上，晶体管元件在操作期间可能被损坏。第二共源共栅晶体管元件连接至第二调节电路。第二调节电路连接在第二控制端子与参考电位之间，并且被配置成调节第二控制电压，使得在接通状态期间第二控制电压与输入电压之间的电压差小于或等于适用操作电压。开关晶体管元件连接至第三调节电路。第三调节电路连接在第三控制端子与参考电位之间，并且被配置成调节第三控制电压，使得在接通状态期间第三控制电压与输入电压之间的电压差小于或等于适用操作电压。输入电压的最大电压电平高于适用操作电压。调节第一共源共栅晶体管元件处、第二共源共栅晶体管元件处和开关晶体管元件处的控制电压允许将晶体管元件的电压引起的工作负荷调节到下述水平：在该水平处，虽然切换在适用操作电压以上的电压，它们也保持不损坏。这可以允许避免开关接口中的高电压晶体管和/或允许使用低电压晶体管，并且因此可以允许降低复杂性。
另一实施例提供了一种包括上述开关电路的DC接口。这样的DC接口可以包括低水平的复杂性，其中，低水平的复杂性可以允许快速生产，因为可以执行低数量的制造步骤以用于制造。
另一实施例提供了一种用于操作接收输入电压的开关电路的方法，该开关电路在接通状态和关断状态下操作。该方法包括在接通状态期间提供第一端口与第二端口之间的连接，并且在关断状态期间将第一端口与第二端口电气地断开。开关电路包括第一共源共栅晶体管元件，第一共源共栅晶体管元件具有适用操作电压并且包括第一控制端子，第一共源共栅晶体管元件与开关电路的第一端口连接。开关电路还包括第二共源共栅晶体管元件，第二共源共栅晶体管元件也具有适用操作电压并且包括第二控制端子，第二共源共栅晶体管元件与开关电路的第二端口连接。开关电路还包括开关晶体管元件，开关晶体管元件也具有适用操作电压并且包括第三控制端子，开关晶体管元件串联连接在第一共源共栅晶体管元件与第二共源共栅晶体管元件之间。该方法包括向第一控制端子提供第一控制电压、向第二控制端子提供第二控制电压以及向第三控制端子提供第三控制电压。该方法还包括借助于连接至第一共源共栅晶体管元件的第一源极跟随器来调节第一控制电压，使得在接通状态期间第一控制电压与输入电压之间的电压差小于或等于适用操作电压。该方法还包括借助于连接至第二共源共栅晶体管元件的第二源极跟随器来调节第二控制电压，使得在接通状态期间第二控制电压与输入电压之间的电压差小于或等于适用操作电压。该方法还包括借助于连接至开关晶体管元件的第三源极跟随器来调节第三控制电压，使得在接通状态期间第三控制电压与输入电压之间的电压差小于或等于适用操作电压。输入电压电平的最大电压电平高于推荐操作电压。
另外的实施例提供了用于在接通状态与关断状态之间操作接收输入电压的开关电路的另一种方法。该方法包括在接通状态期间提供第一端口与第二端口之间的连接以及在关断状态期间将第一端口与第二端口电气地断开。开关电路包括串联布置在第一端口与第二端口之间的开关电路部，其中每个开关电路部包括晶体管元件。第一晶体管元件布置在第二晶体管元件与第三晶体管元件之间，并且串联连接至第二晶体管元件和第三晶体管元件。该方法包括在第一端口处施加输入电压，使得输入电压包括高于第一晶体管元件、第二晶体管元件和第三晶体管元件的适用操作电压的最大电压电平。该方法还包括控制开关电路部的第一晶体管元件、第二晶体管元件和第三晶体管元件的控制电压，使得在接通状态期间第一开关晶体管元件、第二开关晶体管元件和第三开关晶体管元件在开关晶体管元件的控制端子与电源端子之间的操作电压小于或等于第一开关晶体管元件、第二开关晶体管元件和第三开关晶体管元件的适用操作电压。
附图说明
在本文中参照附图来描述实施例。
图1示出了根据实施例的开关电路的示意性框图；
图2示出了根据实施例的开关电路的示意性框图，其中，电源信号布置可以包括调节电路；
图3示出了根据实施例的开关电路的示意性框图，其中，电源信号布置可以包括电流镜；
图4示出了根据另一实施例的开关电路的示意性框图，其中，当与图3的电源信号布置相比时，电源信号布置是不同的；
图5a示出了根据实施例的处于接通状态的图4的开关电路的示意性框图；
图5b示出了根据实施例的处于关断状态的图4的开关电路的示意性框图；以及
图6示出了根据实施例的DC接口的示意性框图。
具体实施方式
在使用附图详细描述实施例之前，应当指出的是，相同或功能等效的元件在附图中被给予相同的附图标记，并且通常省略对具有相同或相似附图标记的元件的重复描述。
因此，对具有相同附图标记的元件提供的描述是可相互交换和适用的。
本文描述的实施例可以涉及高电压和低电压。本文描述的一些实施例可以涉及下述开关电路：用于切换5伏范围内的电压，同时使用具有2.5伏范围内的推荐操作电压的晶体管元件。关于这些实施例，5伏可以被理解为高电压，其中2.5伏可以被理解为低电压。关于本文所述的其它实施例，比晶体管元件的推荐操作电压或适用于晶体管元件的适用操作电压大的任何电压可以被理解为高电压，其中等于或小于推荐操作电压的电压可以被理解为低电压。
推荐操作电压可以分别是器件相关的电压或者晶体管的控制端子(如栅极或基极)与晶体管的另一端子(如源极或漏极、集电极或发射极)之间的电位。例如，推荐操作电压可以在晶体管元件的数据表中指示。推荐操作电压可以是施加于晶体管元件的端子的电压，其允许常规操作而不会由于施加过电压而损坏晶体管元件。
晶体管元件可以被设计成以推荐操作电压操作。为了使晶体管元件能够在偏离推荐操作电压的电压下操作，所施加的有效电压可以在推荐操作电压以上和/或以下的误差窗口内变化。特别地，晶体管元件可以在大于推荐操作电压但仍足够低而不会或者不会明显地损坏晶体管元件的电压电平下操作。即，所施加的操作电压可以在误差窗口的允许范围内变化，并且可以大于或低于推荐操作电压。因此，适用操作电压可以是允许范围内的值，特别是其最大值。允许范围内的这样的适用电压电平在下文中称为适用操作电压。本文描述的实施例可以涉及在允许范围的容许范围内的大于推荐操作电压的适用操作电压。换句话说，适用操作电压的电平可以在推荐操作电压的允许范围内或者是其最大值。例如，推荐操作电压可以是由允许范围限定的电压范围的平均值。适用操作电压的容许范围可以是例如推荐操作电压的至多35％(例如0％至35％之间)、至多25％(例如5％至30％之间)或至多25％(例如10％至25％之间)。特别地，适用操作电压可以高于推荐操作电压，使得适用操作电压可以比推荐操作电压超出容许范围。在晶体管元件的无电流或无功操作模式下，适用操作电压甚至可以更高。因此，适用操作电压可以在容许范围内高于推荐操作电压。
用适用操作电压操作晶体管元件可以允许晶体管元件的重复切换而不会明显损坏晶体管元件。即，可以容忍少量的损坏。因此，可以在晶体管元件的可容忍的耗损与使用的功率等级之间进行折衷。例如，当用适用操作电压而不是推荐操作电压来操作晶体管元件时，晶体管元件的多个可能的开关周期或工作寿命可能减少至多30％、至多20％或至多10％。
晶体管元件可以是例如CMOS晶体管(如N型或P型)。其它晶体管元件可以是双极型晶体管。本文描述的实施例涉及CMOS晶体管，其中实施例不限于此。晶体管元件的功能可以转移到其它类型(例如双极型晶体管)和/或其它导电类型(例如N型与P型之间)的晶体管元件。因此，下文中被描述为栅极端子与源极端子之间的电压的推荐操作电压(VGSOP)不限于栅极与源极之间的电压，而是还可以涉及其它晶体管类型或端子。
因此，本文所述的控制端子可以涉及MOS晶体管元件的栅极端子或双极型晶体管元件的基极端子。下文中提到的电源端子可以涉及MOS晶体管元件的源极端子或漏极端子，或者可以涉及双极型晶体管元件的集电极端子或发射极端子。
图1示出了开关电路1000的示意性框图。开关电路1000包括第一端口1002和第二端口1004。第一端口1002和第二端口1004中的每一个可以用作输入端口或者用作输出端口。即，可以切换开关电路1000的输入侧和输出侧，即参考电位(例如0伏)与最大输入电压之间的全电压摆幅(swing)可以在任一侧和任一端口1002和1004上发生。开关电路1000可以被切换或控制成包括接通状态或关断状态，即开关电路1000可以被控制成包括接通状态或关断状态。因此，开关电路1000可以在接通状态与关断状态之间切换。在接通状态期间，开关电路1000可以提供第一端口1002与第二端口1004之间的电连接。电连接可以被理解为在端口1002与端口1004之间提供低阻抗或低电阻路径。在关断状态期间，开关电路1000可以在电气上将第一端口1002与第二端口1004断开。这样的断开可以被理解为端口1002与端口1004之间的高阻抗或高电阻路径。可替选地，电气断开可以包括机械断开，其中这样的机械断开不是必需的。因此，端口1002与端口1004之间的电气断开可以被理解为增大端口1002与端口1004两者之间的电阻，以便减少或防止端口1002与端口1004两者之间的电流的流动。
开关电路1000可以包括连接至端口1002的共源共栅晶体管元件100。共源共栅晶体管元件100可以包括控制端子102。控制端子102可以被配置成接收用于控制共源共栅晶体管元件100的状态或状况的控制电压。共源共栅晶体管元件100可以例如是“常通”类型或“常断”类型。共源共栅晶体管元件100可以例如是包括常断配置的N型金属氧化物半导体(MOS)晶体管元件。基于施加至诸如栅极端子等控制端子102的控制电压104，可以控制或影响共源共栅晶体管元件100的源极端子与漏极端子之间的导电性。
开关电路1000可以包括与端口1004连接的另一共源共栅晶体管元件200。晶体管元件200可以包括用于接收控制电压204的控制端子202，如参照共源共栅晶体管元件100关于控制端子102和控制电压104所描述的。
开关接口1000可以包括开关晶体管元件300，其包括用于接收控制电压304的控制端子302，如关于共源共栅晶体管元件100所描述的。开关晶体管元件300可以连接在共源共栅晶体管元件100与共源共栅晶体管元件200之间，例如开关晶体管元件300可以串联连接在共源共栅晶体管元件100与共源共栅晶体管元件200之间。例如，共源共栅晶体管元件100的源极端子可以连接至开关晶体管元件300的漏极端子。另外，开关晶体管元件300的源极端子可以与共源共栅晶体管元件200的漏极端子连接。
在开关电路1000的接通状态下，共源共栅晶体管元件100和共源共栅晶体管元件200以及开关晶体管元件300可以在源极端子与漏极端子之间包括低阻抗或低电阻状况。在开关电路1000的关断状态下，晶体管元件100、200和300中的一个或更多个(优选地为全部)可以在源极端子与漏极端子之间包括高电阻路径，以提供端口1002与端口1004之间的电气断开。
晶体管元件100、200和300中的每一个可以包括推荐操作电压(栅极-源极-操作-VGSOP)VGSOP，其可以是器件相关的，即其可以取决于特定的晶体管元件。晶体管元件100、200和300中的每一个可以用适用操作电压来操作，适用操作电压也可以是器件相关的。因此，推荐操作电压VGSOP和/或适用操作电压的电平或值可以分别取决于晶体管元件100、200、300的参数。晶体管元件100、200和300可以包括相同的推荐操作电压，即推荐操作电压的值和/或适用操作电压的值可以本质上相等。“本质上相等”可以被理解为例如在晶体管元件100、200或300的推荐操作电压的值中的一个的至多15％、10％或5％的容许范围内相等。
开关电路1000可以包括电源信号布置400。电源信号布置400可以连接至控制端子102、202和302。电源信号布置400可以被配置成提供控制电压104、控制电压204和控制电压304。如稍后将更详细描述的，根据一些实施例，控制电压104和204可以相等或相同，这可以允许电源信号布置400具有连接至共源共栅晶体管元件100和共源共栅晶体管元件200的第一端口以及连接至开关晶体管元件300的第二端口。可替选地，电源信号布置可以被配置成单独地提供控制电压104、204和304中的每一个。电源信号布置400也可以称为电荷泵(CP)，并且可以被配置成输出与输入电压U(t)相比时较高的电压，以使得能够在任何时候切换晶体管元件100、200和300。
开关晶体管元件300可以被称为开关电路1000的主开关部件，或者可以被称为实际开关。共源共栅晶体管元件100和200可以被称为保护晶体管，从而与开关晶体管元件300形成共源共栅。简而言之，共源共栅晶体管元件100和200可以被布置成用于保护开关晶体管元件300。保护可以被理解为与被配置成在端口1002处接收输入电压U(t)的开关电路1000的可能过电压有关。输入电压U(t)可以随时间变化并且可以包括最大值Umax。最大值Umax可以包括与晶体管元件100、200和/或300的推荐操作电压VGSOP相比时较高的值，并且可以高于适用操作电压。根据本文描述的实施例的理解，当与作为低电压的VGSOP相比时，最大电压Umax可以是高电压。输入电压U(t)的最大电压电平Umax可以被理解为比推荐操作电压VGSOP高至少50％、75％或100％的最大电压电平Umax。因此，在施加最大输入电压Umax时，首先看到共源共栅晶体管元件100和/或共源共栅晶体管元件200和/或开关晶体管元件300可能遭受损坏。然而，这不是在下面将要描述的情况。
第一调节电路500连接在控制端子102与开关电路的参考电位1006之间。参考电位1006可以是例如0伏、接地(GND)或任何其它参考值。调节电路500可以被配置成调节由电源信号布置400提供的控制电压104，使得在接通状态期间控制电压104与输入电压U(t)之间的电压差小于或等于适用操作电压。例如，控制电压104由电源信号布置400提供，以包括至少是输入电压U(t)加上共源共栅晶体管元件100的偏置电压的电压电平。偏置电压可以包括阈值电压，例如当共源共栅晶体管元件是常断N型CMOS晶体管时，阈值电压使得能够在导电操作模式下操作共源共栅晶体管元件100。可替选地，偏置电压可以包括对应于推荐操作电压VGSOP的值。在第一时间点处，输入电压U(t)可以包括接近或处于最大值Umax的电压电平，并且控制电压104可以包括高于最大输入电压Umax的电平。当输入电压U(t)在第二时间点处减小时，在恒定的控制电压104下，控制电压104与输入电压U(t)之间的电压差将增大，这可能导致大于推荐操作电压VGSOP和/或适用操作电压的电压差，这可能导致共源共栅晶体管元件100处的损坏。调节电路500可以被配置成调节控制电压104，以便在接通状态下保持控制电压104与输入电压U(t)之间的电压差低于或等于适用操作电压。调节电路500可以被配置成调节或控制控制电压104，使得在关断状态下控制电压104保持低于或等于适用操作电压。因此，可以防止对共源共栅晶体管元件100的损坏。调节电路500和共源共栅晶体管元件100可以形成第一开关电路部。
开关电路1000包括连接在共源共栅晶体管元件200的控制端子202与参考电位1006之间的调节电路600。调节电路600可以被配置成调节控制电压204，使得在接通状态期间控制电压204与输入电压U(t)之间的电压差小于或等于适用操作电压。调节电路600可以被配置成调节或控制控制电压204，使得在关断状态下控制电压204保持低于或等于适用操作电压。调节电路600和共源共栅晶体管元件200可以形成第二开关电路部。
开关电路1000还包括调节电路700，其连接在控制端子302与参考电位1006之间。调节电路700可以被配置成调节控制电压304，使得在接通状态期间控制电压304与输入电压U(t)之间的电压差小于或等于适用操作电压。调节电路700可以被配置成调节或控制控制电压304，使得在关断状态下控制电压304保持低于或等于适用操作电压。调节电路700和开关晶体管元件300可以用于第三开关电路部。
当晶体管元件100、200和300处于导电操作模式时，晶体管元件100、200和300中的每一个的源极端子和/或漏极端子可以承载输入电压U(t)。因此，在接通状态下，输入电压U(t)可以存在于晶体管元件100、200和300的源极端子和漏极端子处。这允许以相同或可比的方式实现调节电路500、600和700，使得关于调节电路500给出的说明也可以应用于调节电路600和/或700。换句话说，调节电路500、600和700可以被配置成限定所有状况下的栅极电压，以便允许进一步保护晶体管元件。
因此，虽然输入电压U(t)的最大电压电平Umax高于推荐操作电压VGSOP并且高于适用操作电压，但是控制电压104、204和304可以被调节为低于临界电平的电平，以防止对晶体管元件100、200和300的损坏。
互补金属氧化物半导体(CMOS)技术的趋势是朝向更小的晶体管尺寸，而尺寸由数字性能和面积限定。具有低于1伏电压等级的较薄栅极氧化物的数字核心晶体管可以用于这样的目的。在最小长度大于0.5微米的CMOS技术中，相同的晶体管元件已被用于模拟接口和数字逻辑。这可能难以利用亚微米CMOS技术实现或甚至是不可能的。此处，特殊的5伏(VDD-高电压；VDDHV)晶体管元件通常被实现来支持“高电压”应用。这可能会增加处理的复杂性和成本。通常每种技术都可以与数字核心晶体管一起来提供双栅极氧化物晶体管。双栅极氧化物晶体管可以涉及在彼此的顶部上具有两个栅极氧化物(即，双层栅极氧化物)的晶体管的实现。该双栅极氧化物晶体管可以具有2.5伏(VDDHV/2)范围内的电压等级。本文描述的模拟器件可以以这样的方式理解：输入侧以及输出侧可以表现出不明确电压值或不确定电压值和/或电压可以连续变化。在数字驱动器中，至少一侧可以是离散的，即表现出离散的电压值。
用于操作诸如开关电路1000等开关电路的方法可以包括下述步骤：在接通状态期间提供第一端口1002与第二端口1004之间的连接，以及在断开状态期间将第一端口1002与第二端口1004在电气上断开。开关电路1000可以包括第一共源共栅晶体管元件100，第一共源共栅晶体管元件100具有推荐操作电压VGSOP并且具有适用操作电压并且包括第一控制端子102，第一共源共栅晶体管元件100与第一个端口1002连接。开关电路1000还包括第二共源共栅晶体管元件200，第二共源共栅晶体管元件200也具有推荐操作电压VGSOP并且具有适用操作电压并且包括第二控制端子202，第二共源共栅晶体管元件200与第二端口1004连接。开关电路1000还包括开关晶体管元件300，开关晶体管元件300也具有推荐操作电压VGSOP并且具有适用操作电压并且包括第三控制端子302，开关晶体管元件300串联连接在第一共源共栅晶体管元件100与第二共源共栅晶体管元件200之间。该方法包括向第一控制端子102提供第一控制电压104、向第二控制端子202提供第二控制电压204以及向第三控制端子302提供第三控制电压304。该方法还包括借助于连接至第一共源共栅晶体管元件100的第一源极跟随器500来调节第一控制电压104，使得在接通状态期间第一控制电压104与输入电压U(t)之间的电压差小于或等于适用操作电压。该方法还包括借助于连接至第二共源共栅晶体管元件200的第二源极跟随器600来调节第二控制电压204，使得在接通状态期间第二控制电压204与输入电压U(t)之间的电压差小于或等于适用操作电压。该方法还包括借助于连接至开关晶体管元件300的第三源极跟随器700来调节第三控制电压304，使得在接通状态期间和在关断状态期间第三控制电压304与输入电压U(t)之间的电压差小于或等于适用操作电压。输入电压U(t)的最大电压电平Umax高于适用操作电压。在接通状态下，控制电压104、204和/或304甚至可以保持处于小于或等于推荐操作电压VGSOP的值。
根据本文所述的实施例，该方法可以用于操作其它开关电路。
根据本文所述的实施例，用于在接通状态与关断状态之间操作开关电路的另一方法可以包括：在接通状态期间提供第一端口1002与第二端口1004之间的连接，以及在关断状态期间将第一端口1002与第二端口1004电气地断开。开关电路可以包括串联布置在第一端口与第二端口之间的开关电路部，其中每个开关电路部包括连接的晶体管元件，其中第一晶体管元件布置在第二晶体管元件与第三晶体管元件之间，并且串联连接至第二晶体管元件和第三晶体管元件。该方法可以包括在第一端口处施加输入电压U(t)，使得输入电压U(t)包括高于适用操作电压的最大电压电平，并且该方法可以包括控制开关电路部的第一晶体管元件、第二晶体管元件和第三晶体管元件的控制电压，使得在接通状态期间第一开关晶体管元件、第二开关晶体管元件和第三开关晶体管元件在切换晶体管元件的控制端子与电源端子之间的操作电压小于或等于第一开关晶体管元件、第二开关晶体管元件和第三开关晶体管元件的适用操作电压。
换句话说，电荷泵可以被配置成提供高于要切换的电压的电压，以便实现由于输入端口1002或输出端口1004处的接收而存在于电路中的电压的过驱动。
图2示出了根据实施例的开关电路2000的示意性框图。开关电路2000可以类似于开关电路1000。开关电路2000包括被表示为T2、T3和T1的晶体管元件100、200和300。
开关电路2000包括电源信号布置2400。电源信号布置2400包括端口2402，其被配置成接收被表示为switch_on的控制信号2403。控制信号2403可以指示操作模式(即开关电路2000在接通状态下或关断状态下的操作)和/或可以指示接通状态与关断状态之间的转换。
电源信号布置2400可以包括调节电路500、600和700，并且可以被配置成分别在输出端口2404、2406、2408处提供经调节的输出电压104、204和304。
换句话说，根据实施例，开关电路2000是用于输入开关(即开关电路)的实现的可能解决方案。该实现可以包括晶体管堆叠，即晶体管元件100、200和300彼此串联连接，其中在推荐操作电压或适用操作电压方面，晶体管元件100、200和300可以包括与输入电压U(t)相比时较低的电压等级。输入电压U(t)被表示为Ain，以指示输入电压U(t)的模拟值。由开关电路2000提供的输出电压被表示为Aout，以指示输出电压的模拟值。
开关电路2000可以涉及所谓的双堆叠的实现，这意味着在等于要施加的电压等级的一半的最大额定值下使用晶体管元件，即推荐操作电压是最大输入电压Umax的一半，最大输入电压Umax也可以被理解为比推荐操作电压VGSOP高100％的输入电压U(t)的最大电压电平Umax。该概念可以扩展到其它，即更大或更高的电压等级，即输入电压U(t)的最大电压电平Umax可以大于推荐操作电压VGSOP的200％。例如，为了允许切换是推荐操作电压VGSOP的至多五倍的输入电压U(t)的最大电压电平Umax，可以在开关晶体管元件与第一端口之间布置四个共源共栅晶体管元件，并且可以在开关晶体管元件与第二端口之间布置四个共源共栅晶体管元件。简单来说，共源共栅晶体管元件的推荐操作电压和开关晶体管元件的推荐操作电压的总和可以指示要切换的最大电压电平。例如，为了允许切换5伏的最大电压电平Umax，推荐操作电压VGSOP为1伏，4倍的VGSOP(4×1伏＝4伏)加上开关晶体管元件的VGSOP之和(4伏+1伏＝5伏)允许切换高达5伏。因此，至少一个另外的共源共栅晶体管元件可以连接在开关晶体管元件与第一端口之间，并且至少一个另外的共源共栅晶体管元件可以连接在第二端口与开关晶体管元件之间。这可以允许切换下述微控制器：包括具有1伏的电压等级的晶体管元件，而且使用5伏的电源电压。
开关电路2000包括三个晶体管元件。开关晶体管元件，即所谓的实际开关晶体管，处于串联连接的中间。一方面，第一共源共栅晶体管100被布置来并且用于将来自输入端口的用于实际开关300的最大输入电压Umax减半。另一方面，第二共源共栅晶体管200用于例如使用求和节点将来自输出端(即端口1004)的用于实际开关的最大电压减半。注意，术语“输入端口”和“输出端口”是可互换的，并且仅用于更好的理解。
可以使用由Ain和Aout的最大值限定的电压等级的一半来实现所有三个晶体管100、200和300。根据一个示例，NMOS晶体管元件仅用于晶体管元件100、200和300。根据稍后将描述的其它示例，包括PMOS和NMOS的所谓T门可以用于实现至少开关晶体管元件300。作为T门的实现可以允许内侧包括实现起来较不复杂的高电压保护。使用类型为NMOS的晶体管元件100、200和300可以允许增加每个单个晶体管的保护。简而言之，图2示出了具有堆叠器件的模拟输入开关。
图3示出了根据本文所述的实施例的开关电路3000的示意性框图。开关电路3000可以类似于开关电路1000。开关电路3000包括电源信号布置400。电源信号布置400可以包括电流镜，该电流镜包括连接至控制电位VCP的两个电流镜支路410和450。控制电位可以高于最大输入电压电平并且高于辅助信号。例如，控制电压可以是7.5伏。第一支路410可以包括电流源412。第二支路450可以包括电流源452。第一支路410还可以包括开关414，开关414被配置成在开关电路3000的接通状态期间包括导电操作模式，如开关414旁边的“接通”所示。第一支路410还包括晶体管元件416和418，其可以是例如包括常断配置的P型MOS晶体管元件。第二支路450可以包括相同或可比的元件，即开关454被配置成在开关电路的接通状态下具有导电操作模式，并且在开关电路3000的关断状态下具有非导电操作模式。第二支路450还可以包括彼此串联连接并且连接至开关元件454和电流源452的晶体管元件456和458。第一支路410和/或第二支路450的元件的顺序可以不同于所示的顺序和/或彼此不同。例如，开关元件414可以布置在晶体管元件418与共源共栅晶体管元件100的控制端子之间。可替选地或另外地，开关元件454可以布置在晶体管元件458与开关晶体管元件300的控制端子之间。开关元件414和/或开关元件454可以仅通过非限制性示例来实现为晶体管元件。开关元件454可以包括与开关电路3000中的其它晶体管元件的推荐操作电压相等的推荐操作电压，但是也可以包括堆叠配置，以便能够切换为更高的电压。
晶体管元件418和458的控制端子可以连接至一个或更多个控制电压。例如，输入电压和/或被表示为Vcasc1的第一辅助信号可以用作控制电压。例如，输入电压可以经由二极管472连接至控制端子，并且第一辅助信号Vcasc1可以经由二极管474接至控制端子。二极管472和/或474可以包括二极管元件和/或晶体管元件。例如，二极管472和/或474可以包括诸如具有栅极-漏极旁路的n型MOS晶体管等晶体管元件。晶体管元件416和456可以连接至第二辅助信号Vcasc2。辅助信号Vcasc1和Vcasc2可以连接至相应晶体管元件的控制端子，并且可以允许控制晶体管元件的操作。电位VCP可以是高电压信号，其包括与晶体管元件416、418、456和/或458的推荐操作电压或适用操作电压相比时较高的电压电平。辅助信号Vcasc1和/或Vcasc2的电平可以包括下述电压电平，该电压电平使得相应辅助信号与相应晶体管元件的源极端子处的电位之间的电压差至多为适用操作电压。控制电压476可以用于控制开关电路3000的晶体管元件中的一个或更多个。对于低于某限值(例如推荐操作电压或适用操作电压)的输入电压电平，Vcasc1可以用于控制晶体管元件418和458的操作，即控制电压476可以本质上对应于第一辅助信号Vcasc1。对于超过某限值的输入电压电平，二极管472和474可以允许使用输入电压电平来控制晶体管元件472和474，使得晶体管元件处的电源端子与控制端子之间的电压差保持在推荐操作电压或适用操作电压内。因此，对于高输入电压电平，控制电压476可以本质上对应于输入电压。换句话说，当输入电压增大到共源共栅电压电平以上时，低于推荐操作电压的恒定电压Vcasc1可能导致晶体管元件418处的过电压。通过施加诸如输入电压等较高电压来增大晶体管元件418和458处的控制电压，可以将电压差保持在适用操作电压的限值内。根据其它示例，代替输入电压，可以使用其它电压来将电压差保持在预定限值内。例如，可以使用诸如Vcasc2等辅助信号。将结合图5a和图5b更详细地描述可能的电压电平。Vcasc2可以是要切换的最高电压电位或高电压电位，其中Vcasc1可以等于晶体管元件能够忍受的电压电平。
共源共栅晶体管元件100和200的控制端子可以彼此连接并且可以都连接至电源信号布置400的第一支路410，电源信号布置400在下文中称为电荷泵，电荷泵被配置成向晶体管元件100、200和300的控制端子提供电荷载流子，即电源信号布置400可以包括电荷泵电路。开关晶体管元件300的控制端子可以与电荷泵400的第二支路450连接。
开关电路3000可以包括跟随器路径500、600和700。跟随器路径500可以包括指示为RP2的电阻元件502、在TP2处指示的第一晶体管元件504和在TC2处指示的第二晶体管元件506。晶体管元件504和506彼此串联连接，其中晶体管元件506与参考电位1006连接。晶体管元件504的控制端子连接至第一共源共栅晶体管100的电源端子，例如源极端子。电阻元件502可以连接在晶体管元件504的电源端子(例如源极端子)与共源共栅晶体管元件100的控制端子之间。跟随器路径600和700可以包括相似或相同的元件，即跟随器路径600可以包括指示为RP3的电阻元件602、指示为TP3的第一晶体管元件604和指示为TC3的第二晶体管元件606，其中跟随器路径700可包括指示为RP1的电阻元件702、指示为TP1的第一晶体管元件704和指示为TC1的第二晶体管元件706。电阻元件502、602和/或702的电阻值可以包括例如在1kΩ与100MΩ之间、在5kΩ与50MΩ之间或在10kΩ与10MΩ之间的范围内的任何合适的值。跟随器路径600可以连接在第二共源共栅晶体管元件200的控制端子与参考电位1006之间，并且其中跟随器路径700可以连接在开关晶体管元件300的控制端子与参考电位1006之间。跟随器路径500和600可以以并联方式彼此连接，并且可以例如连接至第一镜路径410。跟随器路径700可以连接至第二镜路径450。
晶体管元件504、604和704可以连接至共源共栅晶体管元件100和/或200的电源端子和/或连接至开关晶体管元件300的电源端子。特别地，晶体管元件504、604和/或704的控制端子可以被连接成分别包括在相应晶体管元件504、604和704的控制端子与共源共栅晶体管元件100或200的电源端子、开关晶体管元件300的电源端子之间的连接。即，当共源共栅晶体管元件100和200以及开关晶体管元件300包括导电操作模式时，晶体管元件504的控制端子、晶体管元件604的控制端子和晶体管元件704的的控制端子可以被施加相同的电位。
开关电路3000还包括开关路径550、650和750。开关路径550可以包括晶体管元件552和开关元件554。晶体管元件552和开关元件554可以以串联方式彼此连接，其中该串联连接连接在共源共栅晶体管元件100的控制端子与参考电位1006之间。开关路径550可以以并联方式连接至跟随器路径500。相应地，开关路径650可以包括晶体管元件652和开关元件654，晶体管元件652和开关元件654以串联方式彼此连接，并且以并联方式连接至跟随器路径600，即连接在共源共栅晶体管元件200的控制端子与参考电位1006之间。开关路径750可以包括以串联方式彼此连接的晶体管元件752和开关元件754，其中开关路径750可以以并联方式连接至跟随器路径700，即在开关晶体管元件300的控制端子与参考电位1006之间。
晶体管元件552、752和652的控制端子可以彼此连接并且可以连接至控制电压476。第二晶体管元件506、606和706的控制端子可以彼此连接并且连接至第一辅助信号Vcasc1。晶体管元件552、752和652的控制端子可以彼此连接并且连接至控制电压476。如稍后将更详细描述的，控制电压可以被配置成控制晶体管元件552、752和652的操作模式。
当比较开关路径550、650和750时，与开关晶体管元件300连接的开关路径750在与开关路径550和650相比时可以包括特定的差异。与共源共栅晶体管元件100相比时，晶体管元件552可以是互补的晶体管类型。例如，共源共栅晶体管元件100可以是N型CMOS，其中晶体管元件552可以是P型CMOS。与晶体管元件552相比时，晶体管元件652可以具有相同的晶体管类型，并且与共源共栅晶体管元件200相比时，晶体管元件652可以具有互补的晶体管类型。例如，晶体管元件552和/或652也可以被实现为N型CMOS，并且共源共栅晶体管元件100和200也可以被实现为P型CMOS。与此不同的是，在与开关晶体管元件300相比时，晶体管元件752可以具有相等或相同的晶体管类型。例如，晶体管元件752和300两者可以被实现为N型CMOS或者P型CMOS。
如“关断”所示，开关元件554可以被配置成在开关电路3000的关断状态下将晶体管元件552、652、752与参考电位1006分别连接。除了它们常通或常断(其可以是互补的)的操作模式以外，开关元件554、654和/或754与开关元件414和/或454相比时可以相同。
虽然图3示出了开关电路和调节电路的具体实现，但是本文公开的教导不限于具体实现。根据一个方面，控制晶体管元件100、200和300的控制电压，以避免根据过电压的损坏。根据实施例，可以替代地实现控制控制电压的其它电路。
换句话说，使用具有比模拟输入电压低的电压鲁棒性的单极(P MOS或N MOS)晶体管可以是用于形成模拟开关的本文所述实施例的一个方面。可以串联使用至少两个晶体管以用于共源共栅。可以使用至少再一个晶体管来形成开关。因此，开关晶体管元件可以被称为实际开关。对于轨到轨的工作方案，该开关可以是单极型或双极型(P和N MOS作为T门)，可以添加电荷泵来过驱动共源共栅晶体管和/或开关晶体管的栅极。实际开关T1可以布置在共源共栅晶体管元件100与共源共栅晶体管元件200之间的中间，并且可以被两个共源共栅晶体管元件T3和T2(即共源共栅晶体管元件100和200)保护。可以使用三个支持性偏置电压，由此Vcasc2的电压电平可以等于诸如VDDHV(例如5V)的电源电压电平，并且Vcasc1和/或Vcasc3的电压电平可以等于VDDHV/2(例如2.5V)的电平。可替选地，Vcasc1可以为2.5V加上晶体管元件的阈值电压(例如0.5V)。优选地，Vcasc1和/或Vcasc3可以由对VDDHV进行分压的电阻分压器产生。当接通开关电路时，即当开关电路变成接通状态时，通过将电流从电荷泵驱动到电阻器(电阻元件702)来接通T1(开关晶体管元件300)的栅极(高电平)。电阻器由T1的输出端上的源极跟随器所要求。类似的情况可以由第二电阻器42(共源共栅晶体管元件100)和第三电阻器43(共源共栅电阻元件200)来构建。在输入或输出接近0伏的情况下，该钳位将避免过电压。当关断开关电路时，即当开关电路变成关断状态时，所有三个栅极被拉至比源极/漏极电压更低的电压。但是，晶体管元件100(T2)和200(T3)的栅极不被拉至接地以避免过电压。
两个共源共栅晶体管元件被拉至一个高于中间电压Vcasc1的阈值(源极跟随器)电压。在输入/输出电压接近零的情况下，它们将不会关断。T1的栅极可以被拉至接地，因为该晶体管的源极/漏极上的电压不会高于VDD/2，这由两个共源共栅晶体管元件T2和T3保证。因此，对于接近0伏的输入电压，T1也将关断。
图4示出了根据另一实施例的另一开关电路4000的示意性框图。开关电路4000可以类似于开关电路1000、2000或3000。当与开关电路3000相比时，电源信号布置可以不同于开关电路3000的电源信号布置400。此外，开关晶体管元件可以被实现为T门电路。
注意作为开关电路4000的一部分的电源信号布置800的配置。当与电源信号布置400相比时，电源信号布置800可以包括电流源412。开关元件414和晶体管元件416可以如对于第一镜路径410所描述的那样彼此连接，其中电源信号布置800可以在没有晶体管元件418的情况下实现，使得晶体管元件416的电源端子可以连接至共源共栅晶体管元件100和200的控制端子。电流源412可以连接至电位VCP以驱动电流。在此，在第二镜路径450与电流源452的配置之间可以存在差异，开关元件454和晶体管元件458是电源信号布置800的一部分。代替形成具有彼此连接的两个支路的电流镜，电流源452可以连接至第一辅助信号Vcasc2以驱动用于开关元件350、跟随器路径700和/或开关路径750的电流。即，代替如针对电源信号布置400所描述的驱动电流镜的电位VCP，可以使用两个不同的电位VCP和Vcasc2来为开关电路4000提供电荷载流子。为电流源452提供辅助信号Vcasc2而不是电流镜的第二支路可以允许电荷泵的较低负荷。第二辅助信号Vcasc2可以是施加至开关电路的电源电压，例如DC接口的电源电压。这样的电源可能更容易加载，即它可以提供大量的功率，而不需要提供或融合功率的附加元件或不同元件。
当与开关电路3000相比时，不同的电源信号布置800可以允许开关电路4000的其它元件的简化电路。例如，晶体管元件552、752和652的控制端可以彼此连接，并且可以连接第二晶体管元件506、606和706的控制端子。这可以允许使用第三辅助信号Vcasc3作为控制电压。例如，第三辅助信号Vcasc3可以至少在容许范围内具有对应于推荐操作电压的电平。例如，容许范围可以为高于或低于推荐操作电压的至多10％、20％、30％。因此，辅助信号Vcasc1和Vcasc3可以是相同的电位。这可以允许两个电位彼此连接。第三辅助信号Vcasc3可以为大于推荐操作电压的输入电压提供优点，并且在与结合图3描述的动态控制电压476相比时可以是静态的。使用静态电压电平可以提供简单的电路。因此，可以不需要二极管472和474的布置。
晶体管元件506、552、606、652和706可以是p型MOS晶体管。这可以允许在不存在其它晶体管元件的电源电压的情况下也切换开关晶体管元件300，从而可以允许高的安全性。
开关晶体管元件350可以包括根据T门配置的彼此连接的第一晶体管元件352和第二晶体管元件354。简而言之，T门可以被描述为一个晶体管元件352或354的源极端子分别连接至另一个晶体管元件354或352的漏极端子。晶体管元件354的控制端子可以连接至第三辅助信号Vcasc3。当与开关电路2000或开关电路3000相比时，晶体管元件354可以是连接至晶体管元件300以形成T门电路的附加晶体管元件。换句话说，NMOS和PMOS可以形成T门开关。模拟输入电压Vin可以连接至T门。可替选地，至少两个T门可以用作开关晶体管元件，并且可以串联连接以实现更好的隔离。模拟输入电压Vin可以连接至至少一个T门。T门的所有输出端可以一起连接至求和节点。求和节点可以是模数转换器ADC的输入端或测试复用器的引脚。在T门的两侧上可能发生全电压摆幅。
换句话说，可以仅使用低压晶体管(例如具有作为推荐操作电压VGSOP的2.5伏)来切换高电压。即，开关电路可以在没有以下晶体管元件的情况下实现：该晶体管元件包括作为推荐操作电压VGSOP的电源电压，有时称为VDD(例如5.0伏)。因此，本文所述的实施例可以允许避免对与应用(例如使用5.0伏晶体管的5.0伏应用)的电压等级相适配的晶体管的需要。电源电压VDD可以涉及与开关电路一起集成在半导体衬底上的集成电路。VDD的典型值可以是5伏。即，电源电压VDD可以是集成电路的电源电压。输入电压Vin的最大电压电平可以对应于集成电路的电源电压。因此，推荐操作电压VGSOP可以等于集成电路的电源电压VDD的一半。
图5a以示意性框图示出了开关电路4000的接通状态。在示意性框图中，还示出了施加至开关电路4000的晶体管元件的电位值。这些电压电平仅用作示例值并且不应限制本文所述的实施例。特别地，基于其它、另外或不同的晶体管元件或者要由开关电路4000切换的不同电压电平，其它的(即更高或更低的)电压电平可以用于所描述的电压电平中的每一个。
在本示例中，可以对应于输入电压U(t)的输入电压Vin可以在0伏与5伏之间。输入电压Vin被从输入端口1002切换到输出端口1004。在接通状态下，开关元件414和454包括导电状态；简而言之，开关被闭合。开关元件554、654和754可以包括高阻抗状态；简而言之，开关元件可以包括断开状态。
在本示例中，开关电路4000的晶体管元件的阈值电压Vth应等于0.5伏。晶体管元件，特别是共源共栅晶体管元件和开关晶体管元件可以被实现为包括2.5伏作为推荐操作电压VGSOP的晶体管元件。因此，在本示例中，推荐操作电压VGSOP应为2.5伏，最大适用操作电压应为例如3.25V，其对应于推荐操作电压的30％的允许范围(容许范围)。辅助信号Vcasc1和Vcasc3应等于2.5伏，并且可以彼此连接，其中辅助信号Vcasc2应等于5.0伏。7.5伏的电荷泵的电压电平可以通过将推荐操作电压和电源电压相加来获得。开关电路4000的配置和操作模式可以实现在第一共源共栅晶体管元件100的控制栅极处施加等于Vin+2.5伏的电压电平的效果。基于与第二共源共栅晶体管元件200的并联连接，相同的电压电平被施加至第二共源共栅晶体管元件200的控制端子。电阻元件502和702可以被配置成提供等于2.0伏的电压降。结合由晶体管元件504的阈值电压Vth引起的电压降，可以在共源共栅晶体管元件100的源极端子与其控制端子之间获得2.5伏的组合电压降。
因此，分别基于提供电荷载流子的电荷泵以及基于经过共源共栅晶体管元件100和200的控制端子、开关晶体管元件352的控制端子的电压，变化的输入电压Vin可以导致在电阻元件上的变化的电压降，使得电路保持可操作，即可以通过辅助信号和输入电压来切换电路的晶体管元件，其中，同时，控制端子与电源端子之间的电压差(例如栅极-源极电压)保持在推荐操作电压VGSOP和/或适用操作电压的界限内。电源信号布置的示例性控制电压可以是7.5伏。简而言之，在接通状态期间，相应电阻元件上的电压降调节相应的控制电压。换句话说，在接通状态期间，电阻元件502上的电压降可以调节施加至共源共栅晶体管元件100的控制电压。此外，在接通状态期间，电阻元件602上的电压降可以调节共源共栅晶体管元件200的控制电压。此外，在接通状态期间，电阻元件702上的电压降可以调节开关晶体管元件352的控制电压。
因此，虽然施加超过推荐操作电压VGSOP和/或适用操作电压的输入电压，2.5伏的电压降仍可以保持在推荐操作电压的范围内。当现在注意与电流源452连接的晶体管元件458时，适用同样的原理。虽然5.0伏的电压被施加至晶体管元件458的源极端子，但是基于具有2.5伏的电压的辅助信号Vcasc1，晶体管元件458的控制端子与电源端子之间的电压差可以保持在推荐操作电压VGSOP和/或适用操作电压的范围内。因此，输入电压的最大电压可以高于推荐操作电压和/或高于适用操作电压。
基于电源信号布置的电路，对于至多为2.5伏的推荐操作电压的输入电压，将同样等于输入电压Vin+2.5伏的电压施加至开关晶体管元件352的控制端子。对于大于推荐操作电压的输入电压，p型MOS 354被切换。在晶体管元件352和354以非线性方式饱和的情况下，晶体管元件352处的施加电压可以由以下公式来描述：
min{Vin+2.5V；Vcasc2}
因此，晶体管元件352的控制端子处的电压电平可以至多为第二辅助信号Vcasc2的电平。对于至多为2.5伏的推荐操作电压的输入电压，晶体管元件354的控制端子被施加2.5伏的电压。因此，开关电路中的每个晶体管元件可以被施加保持在推荐操作电压VGSOP或至少适用操作电压的电压范围内的电压。
如已经参考图4所描述的那样，电源信号布置可以包括不同的配置，例如电源信号布置400的配置。在此，可以实现电流镜，其中电流镜的一个路径可以与开关晶体管元件350连接。可替选地或另外地，可以布置开关晶体管元件300。虽然被描述为彼此并联连接，即电流源412连接至共源共栅晶体管元件100和200，但是可以为共源共栅晶体管元件100和200中的每一个提供至少一个电流源，即它们可以彼此不同地且并联地连接。
图5b示出了图5a的示意性框图，其中开关电路4000包括关断状态。在关断状态下，开关元件554、654和754可以包括低阻抗状态，即开关被闭合，其中开关元件414和454包括高阻抗状态。基于此，大约3.0伏的电压经过共源共栅晶体管元件100和200的控制端子。3伏的电平可以高于推荐操作电压，但仍可以在最大适用操作电压内(即，在允许范围内)。即，共源共栅晶体管元件100和200可以保持不损坏。特别地，在关断状态下，少量的电流在第一端口1002与第二端口1004之间传输并且因此通过共源共栅晶体管元件100和200，这可以允许电压电平增大到推荐操作电压以上而不造成损坏。与此不同，等于参考电压1006(例如0伏)的电压可以分别经过开关晶体管元件352、开关晶体管元件300的控制端子。这可以分别基于作为N型CMOS晶体管的晶体管元件752(例如开关晶体管元件352、开关晶体管元件300)来获得。基于连接至晶体管元件752的控制端子的辅助信号Vcasc3并且基于开关元件754的闭合状态，开关晶体管元件352、开关晶体管元件300的控制端子分别可以连接至参考电压1006。因此，基于具有相同导电类型的第一共源共栅晶体管元件100和第二共源共栅晶体管元件200以及开关晶体管元件352或300和/或基于分别由相同的晶体管类型实现的第一共源共栅晶体管元件100和第二共源共栅晶体管元件200以及开关晶体管元件352、300，可以获得对称电路。基于分别与开关晶体管元件352、300相比时具有相同类型的晶体管元件752，所谓的实际开关可以连接至参考电压，即切换到0。
在图5a的接通状态下，施加至晶体管元件的电压可以低于或等于适用操作电压，或甚至低于或等于推荐操作电压。在图5b的关断状态下，电压可以在适用操作电压的容许范围内超过推荐操作电压。
根据本实施例的电路的对称性可以允许第一共源共栅晶体管元件100和第二共源共栅晶体管元件200以及开关晶体管元件352和354、300分别被实现为所谓的双栅极氧化物晶体管。开关电路1000、2000、3000和/或4000还可以由具有相同或相等处理方法的晶体管元件来实现。当与已知的开关电路相比时，可以避免与电路的其它晶体管元件不同的开关晶体管的布置。这可以允许可以以低的时间量实现的常见制造处理，这可以允许处理的高吞吐量和/或用于实现开关电路的低成本。
第一端口1002与晶体管元件352之间的所谓输入侧上的电压电平可以至多为2.5伏。第二端口1004与晶体管元件352之间的所谓输出侧上的电压电平可以至多为2.5伏。特别地，两个电压电平可以遵循确定规则：
min{Vin；2.5V}
简而言之，当共源共栅晶体管元件100接通时，电压电平可以跟随输入电压Vin直到2.5伏的电平。在低电压例如0伏处，共源共栅晶体管元件100可以包括导电操作模式。在2.5伏以上的输入电压电平处，共源共栅晶体管元件100提供共源共栅功能，即电压电平受到限制。输入侧处的电压电平可以跟随第一端口1002处的电压电平，其中输出侧处的电压电平可以根据以下确定规则而跟随第二端口处的电压电平：
min{Vout；2.5V}
在关于图5a和5b描述的实施例中，推荐操作电压VGSOP可以等于输入电压Vin的最大输入电压电平的一半。根据其它实施例，可以获得推荐操作电压VGSOP与输入电压Vin的最大输入电压电平之间的不同关系。该关系可能彼此独立地受输入电压和/或推荐操作电压VGSOP的影响。此外，可以改变根据本文所述的实施例的开关电路，以便允许输入电压Vin的最大输入电压电平与推荐操作电压之间的不同关系。例如，当参考源极跟随器路径500或本文所描述的任何其它源极跟随器时，可以在电阻元件502上、晶体管元件504上以及在晶体管元件506上获得电压降。每个元件允许电压降在从7.5伏的电压VCP下降到参考电压1006之间的2.5伏范围内。从而，当使用例如较高的输入电压并因此使用较高电压VCP时，可以在使用另外的晶体管元件时使用相同类型的晶体管元件，从而允许在最高电压与参考电压之间的另外的电压降。
图6示出了根据实施例的DC接口6000的示意性框图。DC接口6000可以包括开关电路1000。可替选地或另外地，DC接口6000可以包括根据本文所描述的实施例的不同的开关电路，例如开关电路2000、开关电路3000和/或开关电路4000。DC接口6000可以由例如5.0伏的电源电压VDD供电。集成了开关电路1000的集成电路6100可以使用电压VDD作为电源电压。此外，可以使用低电压晶体管元件来确保共源共栅晶体管元件和开关晶体管元件的保护。
DC接口可以是例如能够连接至诸如至少一个微控制器和/或至少一个传感器元件的功率耗散器的传感器接口。例如，使用低于1MHz的频率的霍尔传感器、爆震传感器和/或低频传感器可以连接至开关电路3000的第二端口1004。可替选地或另外地，多个功率耗散器可以连接至第二个端口。例如，这可以允许多路复用共同连接至第二端口的多个传感器。
本文所描述的实施例可以允许比用于切换的晶体管元件的推荐操作电压和/或适用操作电压更高的电压的安全切换。
虽然已经在装置的上下文中描述了一些方面，但是清楚的是，这些方面也表示相应方法的描述，其中块或器件对应于方法步骤或方法步骤的特征。类似地，在方法步骤的上下文中描述的方面也表示相应装置的相应块或项目或特征的描述。
上述实施例仅仅是本公开的原理的说明。应当理解，本文描述的布置和细节的修改和变型对于本领域技术人员将是显而易见的。因此，意图仅由所附的专利权利要求的范围限制，而不是由通过本文的实施例的描述和说明呈现的具体细节来限制。

Claims (25)

1.一种开关电路(1000；2000；3000；4000)，所述开关电路在接通状态期间提供第二端口(1004)与用于接收输入电压(Vin；U(t))的第一端口(1002)之间的连接，并且在关断状态期间将所述第一端口(1002)与所述第二端口(1004)电气地断开，所述开关电路包括：
第一共源共栅晶体管元件(100)，所述第一共源共栅晶体管元件(100)具有适用操作电压并且包括第一控制端子(102)，所述第一共源共栅晶体管元件(100)与所述开关电路的第一端口(1002)连接；
第二共源共栅晶体管元件(200)，所述第二共源共栅晶体管元件(200)也具有所述适用操作电压并且包括第二控制端子(202)，所述第二共源共栅晶体管元件(200)与所述开关电路的第二端口(1004)连接；
开关晶体管元件(300；350)，所述开关晶体管元件(300；350)也具有所述适用操作电压并且包括第三控制端子(302)，所述开关晶体管元件(300；350)串联连接在所述第一共源共栅晶体管元件(100)与所述第二共源共栅晶体管元件(200)之间；以及
电源信号布置(400；800)，所述电源信号布置(400；800)连接至所述第一控制端子(102)、所述第二控制端子(202)和所述第三控制端子(302)，所述电源信号布置(400；800)被配置成：向所述第一控制端子子(102)提供第一控制电压(104)，向所述第二控制端子(202)提供第二控制电压(204)，并且向所述第三控制端子(302)提供第三控制电压(304)；
其中，所述第一共源共栅晶体管元件(100)连接至第一调节电路(500)，所述第一调节电路(500)连接在所述第一控制端子(102)与参考电位(1006)之间，并且被配置成：调节所述第一控制电压(104)，使得在所述接通状态期间所述第一控制电压(104)与所述输入电压(Vin；U(t))之间的电压差小于或等于所述适用操作电压；
其中，所述第二共源共栅晶体管元件(200)连接至第二调节电路(600)，所述第二调节电路(600)连接在所述第二控制端子(202)与所述参考电位(1006)之间，并且被配置成：调节所述第二控制电压(204)，使得在所述接通状态期间所述第二控制电压(204)与所述输入电压(Vin；U(t))之间的电压差小于或等于所述适用操作电压；
其中，所述开关晶体管元件(300；350)连接至第三调节电路(700)，所述第三调节电路(700)连接在所述第三控制端子(302)与所述参考电位(1006)之间，并且被配置成：调节所述第三控制电压(304)，使得在所述接通状态期间所述第三控制电压(304)与所述输入电压(Vin；U(t))之间的电压差小于或等于所述适用操作电压；以及
其中，所述输入电压(Vin；U(t))的最大电压电平(Umax)高于所述适用操作电压。
2.根据权利要求1所述的开关电路，其中，所述第一调节电路(500)被配置成：调节所述第一控制电压(104)，使得在所述关断状态期间所述第一控制电压(104)与所述输入电压(Vin；U(t))之间的电压差小于或等于所述适用操作电压；
其中，所述第二调节电路(600)被配置成：调节所述第二控制电压(204)，使得在所述关断状态期间所述第二控制电压(204)与所述输入电压(Vin；U(t))之间的电压差小于或等于所述适用操作电压；以及
其中，所述第三调节电路(700)被配置成：调节所述第三控制电压(304)，使得在所述关断状态期间所述第三控制电压(304)与所述输入电压(Vin；U(t))之间的电压差小于或等于所述适用操作电压。
3.根据权利要求1或2所述的开关电路，其中，所述适用操作电压在容许范围内高于所述第一共源共栅晶体管元件(100)、所述第二共源共栅晶体管元件(200)和所述开关晶体管元件(300)的推荐操作电压(VGSOP)，其中，所述容许范围至多为所述推荐操作电压(VGSOP)的35％。
4.根据前述权利要求中任一项所述的开关电路，
其中，所述第一调节电路(500)包括具有第一电阻元件(502)的第一源极跟随器，其中，在所述接通状态期间所述第一电阻元件(502)上的电压降调节所述第一控制电压(104)；
其中，所述第二调节电路(600)包括具有第二电阻元件(602)的第二源极跟随器，其中，在所述接通状态期间所述第二电阻元件(602)上的电压降调节所述第二控制电压(204)；
其中，所述第三调节电路(700)包括具有第三电阻元件(702)的第三源极跟随器，其中，在所述接通状态期间所述第三电阻元件(702)上的电压降调节所述第三控制电压(304)。
5.根据前述权利要求中任一项所述的开关电路，其中，所述电源信号布置(400；800)包括电荷泵电路。
6.根据权利要求5所述的开关电路，其中，所述电荷泵电路还包括电流镜电路，其中，所述电流镜电路包括连接至所述第一源极跟随器和所述第二源极跟随器的第一支路(410)，并且包括连接至所述第三源极跟随器的第二支路(450)。
7.根据前述权利要求中任一项所述的开关电路，
其中，所述第一调节电路(500)包括第四晶体管元件(552)，其中，在所述关断状态期间所述第四晶体管元件(552)连接在所述第一控制端子(102)与所述参考电位(1006)之间；
其中，所述第二调节电路(600)包括第五晶体管元件(652)，其中，在所述关断状态期间所述第五晶体管元件(652)连接在所述第二控制端子(202)与所述参考电位(1006)之间；以及
其中，所述第三调节电路(700)包括第六晶体管元件(752)，其中，在所述关断状态期间所述第六晶体管元件(752)连接在所述第三控制端子(302)与所述参考电位(1006)之间。
8.根据权利要求7所述的开关电路，其中，所述第四晶体管元件(552)和所述第一共源共栅晶体管元件(100)具有互补晶体管类型；
其中，所述第五晶体管元件(652)和所述第二共源共栅晶体管元件(200)具有互补晶体管类型；
其中，所述第六晶体管元件(752)和所述开关晶体管元件(300；350)具有相同的晶体管类型。
9.根据权利要求7或8所述的开关电路，其中，所述第四晶体管元件(552)包括第四控制端子，其中，所述第五晶体管元件(652)包括第五控制端子，以及其中，所述第六晶体管元件(752)包括第六控制端子，其中，在所述关断状态期间所述第四控制端子(552)、第五控制端子(652)和第六控制端子(752)与对应于所述第四晶体管元件(552)、所述第五晶体管元件(652)和所述第六晶体管元件(752)的适用操作电压的电压电平(Vcas1；Vcasc3)连接。
10.根据前述权利要求中任一项所述的开关电路，其中，所述第一共源共栅晶体管元件(100)和第二共源共栅晶体管元件(200)以及所述开关晶体管元件(300；350)具有相同的导电类型。
11.根据前述权利要求中任一项所述的开关电路，其中，所述第一共源共栅晶体管元件(100)和第二共源共栅晶体管元件(200)以及所述开关晶体管元件(300；350)由相同的晶体管类型实现。
12.根据权利要求1至9中任一项所述的开关电路，其中，所述开关晶体管元件(300；350)被实现为T门电路(350)。
13.根据前述权利要求中任一项所述的开关电路，其中，所述第一共源共栅晶体管元件(100)、所述第二共源共栅晶体管元件(200)和所述开关晶体管元件(300；350)被实现为双栅极氧化物晶体管。
14.根据前述权利要求中任一项所述的开关电路，其中，所述第一共源共栅晶体管元件(100)、所述第二共源共栅晶体管元件(200)和所述开关晶体管元件(300；350)包括作为推荐操作电压(VGSOP)的2.5V。
15.根据前述权利要求中任一项所述的开关电路，其中，所述开关电路在没有下述晶体管元件的情况下实现：所述晶体管元件包括作为推荐操作电压(VGSOP)的与所述开关电路一起集成在半导体衬底上的集成电路(6100)的电源电压电平(VDD)。
16.根据前述权利要求中任一项所述的开关电路，其中，所述输入电压(Vin；U(t))的最大电压电平(Umax)对应于与所述开关电路一起集成在半导体衬底上的集成电路(6100)的电源电压电平(VDD)。
17.根据前述权利要求中任一项所述的开关电路，其中，所述第一共源共栅晶体管元件(100)、所述第二共源共栅晶体管元件(200)和所述开关晶体管元件(300)的推荐操作电压(VGSOP)等于所述输入电压(Vin；U(t))的最大输入电压电平(Umax)的一半。
18.根据前述权利要求中任一项所述的开关电路，其中，所述第一共源共栅晶体管元件(100)、所述第二共源共栅晶体管元件(200)和所述开关晶体管元件(300)的推荐操作电压(VGSOP)等于与所述开关电路一起集成在半导体衬底上的集成电路(6100)的电源电压电平(VDD)的一半。
19.根据权利要求1所述的开关电路，其中，至少第三共源共栅晶体管元件连接在所述开关晶体管元件(300)与所述第一端口(1002)之间，以及其中，至少第四共源共栅晶体管元件连接在所述第二端口(1004)与所述开关晶体管元件(300)之间。
20.一种包括前述权利要求中任一项所述的开关电路(1000；2000；3000；4000)的DC接口(6000)。
21.一种用于在接通状态与关断状态之间操作接收输入电压(Vin；U(t))的开关电路的方法，所述方法包括：
在所述接通状态期间提供第一端口(1002)与第二端口(1004)之间的连接，并且在关断状态期间将所述第一端口(1002)与所述第二端口(1004)电气地断开；
其中，所述开关电路包括：
第一共源共栅晶体管元件(100)，所述第一共源共栅晶体管元件(100)具有适用操作电压并且包括第一控制端子(102)，所述第一共源共栅晶体管元件(100)与所述开关电路的第一端口(1002)连接；
第二共源共栅晶体管元件(200)，所述第二共源共栅晶体管元件(200)也具有所述适用操作电压并且包括第二控制端子(202)，所述第二共源共栅晶体管元件(200)与所述开关电路的第二端口(1004)连接；以及
开关晶体管元件(300；350)，所述开关晶体管元件(300；350)也具有所述适用操作电压并且包括第三控制端子(302)，所述开关晶体管元件(300；350)串联连接在所述第一共源共栅晶体管元件与所述第二共源共栅晶体管元件(200)之间；以及
向所述第一控制端子(102)提供第一控制电压(104)；
向所述第二控制端子(202)提供第二控制电压(204)；
向所述第三控制端子(302)提供第三控制电压(304)；
借助于连接至所述第一共源共栅晶体管元件(100)的第一源极跟随器来调节所述第一控制电压(104)，使得在所述接通状态期间所述第一控制电压(104)与所述输入电压(Vin；U(t))之间的电压差小于或等于所述适用操作电压；
借助于连接至所述第二共源共栅晶体管元件(200)的第二源极跟随器来调节所述第二控制电压(204)，使得在所述接通状态期间所述第二控制电压(204)与所述输入电压(Vin；U(t))之间的电压差小于或等于所述适用操作电压；以及
借助于连接至所述开关晶体管元件(300；350)的第三源极跟随器来调节所述第三控制电压(304)，使得在所述接通状态期间所述第三控制电压(304)与所述输入电压(Vin；U(t))之间的电压差小于或等于所述适用操作电压；
其中，所述输入电压(Vin；U(t))的最大电压电平(Umax)高于所述适用操作电压。
22.根据权利要求21所述的方法，还包括：
调节所述第一控制电压(104)，使得在所述关断状态期间所述第一控制电压(104)与所述输入电压(Vin；U(t))之间的电压差小于或等于所述适用操作电压；
调节所述第二控制电压(204)，使得在所述关断状态期间所述第二控制电压(204)与所述输入电压(Vin；U(t))之间的电压差小于或等于所述适用操作电压；以及
调节所述第三控制电压(304)，使得在所述关断状态期间所述第三控制电压(304)与所述输入电压(Vin；U(t))之间的电压差小于或等于所述适用操作电压。
23.根据权利要求21或22所述的开关电路，其中，所述适用操作电压在容许范围内高于所述第一共源共栅晶体管元件(100)、所述第二共源共栅晶体管元件(200)和所述开关晶体管元件(300)的推荐操作电压(VGSOP)，其中，所述容许范围至多为所述推荐操作电压(VGSOP)的35％。
24.一种用于在接通状态与关断状态之间操作接收输入电压(Vin；U(t))的开关电路的方法所述方法包括：
在所述接通状态期间提供第一端口(1002)与第二端口(1004)之间的连接，并且在所述关断状态期间将所述第一端口(1002)与所述第二端口(1004)电气地断开；
其中，所述开关电路包括：
开关电路部，所述开关电路部串联布置在第一端口与第二端口之间，其中，每个开关电路部包括晶体管元件，其中，第一晶体管元件布置在第二晶体管元件与第三晶体管元件之间并且串联连接至所述第二晶体管元件和所述第三晶体管元件；
在所述第一端口处施加所述输入电压(Vin；U(t))，使得所述输入电压(Vin；U(t))包括高于所述晶体管元件的适用操作电压的最大电压电平(Umax)；以及
控制所述开关电路部的第一晶体管元件、第二晶体管元件和第三晶体管元件的控制电压，使得在所述接通状态期间所述第一晶体管元件、所述第二晶体管元件和所述第三晶体管元件的各自控制端子与电源端子之间的操作电压小于或等于所述第一晶体管元件、所述第二晶体管元件和所述第三晶体管元件的适用操作电压。
25.根据权利要求24所述的方法，还包括：
控制所述开关电路部的第一晶体管元件、第二晶体管元件和第三晶体管元件的控制电压，使得在所述关断状态期间所述第一晶体管元件、所述第二晶体管元件和所述第三晶体管元件的操作电压小于或等于所述适用操作电压。
CN201711172509.4A 2016-11-24 2017-11-22 开关电路、直流接口及操作开关电路的方法 Active CN108111148B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016223354.8A DE102016223354B4 (de) 2016-11-24 2016-11-24 Schalt-Schaltungsanordnung, Gleichspannungsschnittstelle und Verfahren zum Betreiben einer Schalt-Schaltungsanordnung
DE102016223354.8 2016-11-24

Publications (2)

Publication Number Publication Date
CN108111148A true CN108111148A (zh) 2018-06-01
CN108111148B CN108111148B (zh) 2021-06-08

Family

ID=62069051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711172509.4A Active CN108111148B (zh) 2016-11-24 2017-11-22 开关电路、直流接口及操作开关电路的方法

Country Status (3)

Country Link
US (1) US10361694B2 (zh)
CN (1) CN108111148B (zh)
DE (1) DE102016223354B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10659033B2 (en) * 2017-11-03 2020-05-19 Texas Instruments Incorporated High voltage gate driver current source

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3717868A (en) * 1970-07-27 1973-02-20 Texas Instruments Inc Mos memory decode
US6140630A (en) * 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
CN1532791A (zh) * 2003-03-24 2004-09-29 �����ɷ� 电流驱动电路和显示器
US20090115489A1 (en) * 2005-07-18 2009-05-07 Freescale Semiconductor, Inc. Switch arrangement, integrated circuit, activation system
US7683668B1 (en) * 2008-11-05 2010-03-23 Freescale Semiconductor, Inc. Level shifter
US20100327777A1 (en) * 2009-06-25 2010-12-30 Texas Instruments Incorporated Clamp to enable low voltage switching for high voltage terminal applications
US8022745B1 (en) * 2007-09-17 2011-09-20 Rf Micro Devices, Inc. High voltage switch using multiple cascode circuits
CN102497088A (zh) * 2011-12-15 2012-06-13 杭州矽力杰半导体技术有限公司 一种mos管的自适应串联电路
US20130049813A1 (en) * 2011-08-24 2013-02-28 Kabushiki Kaisha Toshiba High-side switch circuit
CN103516350A (zh) * 2012-06-27 2014-01-15 三星电子株式会社 输出驱动器以及使用所述输出驱动器的数据输出驱动电路
US8692230B2 (en) * 2011-03-29 2014-04-08 University Of Southern California High performance field-effect transistors
CN104078461A (zh) * 2013-03-28 2014-10-01 Nxp股份有限公司 级联半导体器件
US20150207513A1 (en) * 2014-01-21 2015-07-23 Fujitsu Limited Current mirror circuit and charge pump circuit
CN104854786A (zh) * 2012-12-04 2015-08-19 奥的斯电梯公司 用于多级转换器的栅极驱动电源
CN105391279A (zh) * 2014-08-29 2016-03-09 英飞凌科技奥地利有限公司 用于含常导通晶体管和常关断晶体管的开关的系统和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9525412B2 (en) 2015-02-18 2016-12-20 Reno Technologies, Inc. Switching circuit

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3717868A (en) * 1970-07-27 1973-02-20 Texas Instruments Inc Mos memory decode
US6140630A (en) * 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
CN1532791A (zh) * 2003-03-24 2004-09-29 �����ɷ� 电流驱动电路和显示器
US20090115489A1 (en) * 2005-07-18 2009-05-07 Freescale Semiconductor, Inc. Switch arrangement, integrated circuit, activation system
US8022745B1 (en) * 2007-09-17 2011-09-20 Rf Micro Devices, Inc. High voltage switch using multiple cascode circuits
US7683668B1 (en) * 2008-11-05 2010-03-23 Freescale Semiconductor, Inc. Level shifter
US20100327777A1 (en) * 2009-06-25 2010-12-30 Texas Instruments Incorporated Clamp to enable low voltage switching for high voltage terminal applications
US8692230B2 (en) * 2011-03-29 2014-04-08 University Of Southern California High performance field-effect transistors
US20130049813A1 (en) * 2011-08-24 2013-02-28 Kabushiki Kaisha Toshiba High-side switch circuit
CN102497088A (zh) * 2011-12-15 2012-06-13 杭州矽力杰半导体技术有限公司 一种mos管的自适应串联电路
CN103516350A (zh) * 2012-06-27 2014-01-15 三星电子株式会社 输出驱动器以及使用所述输出驱动器的数据输出驱动电路
CN104854786A (zh) * 2012-12-04 2015-08-19 奥的斯电梯公司 用于多级转换器的栅极驱动电源
CN104078461A (zh) * 2013-03-28 2014-10-01 Nxp股份有限公司 级联半导体器件
US20150207513A1 (en) * 2014-01-21 2015-07-23 Fujitsu Limited Current mirror circuit and charge pump circuit
CN105391279A (zh) * 2014-08-29 2016-03-09 英飞凌科技奥地利有限公司 用于含常导通晶体管和常关断晶体管的开关的系统和方法

Also Published As

Publication number Publication date
US20180145673A1 (en) 2018-05-24
CN108111148B (zh) 2021-06-08
US10361694B2 (en) 2019-07-23
DE102016223354A1 (de) 2018-05-24
DE102016223354B4 (de) 2022-06-02

Similar Documents

Publication Publication Date Title
US20110032021A1 (en) T switch with high off state isolation
KR20040107426A (ko) 고주파 스위칭 장치 및 반도체 장치
JP2016501477A (ja) ワイドコモンモードレンジ送信ゲート
US8710541B2 (en) Bi-directional switch using series connected N-type MOS devices in parallel with series connected P-type MOS devices
US8283968B2 (en) Analog switch
US9531336B2 (en) Operational amplifier and driving circuit
US8368453B2 (en) Switch circuits
US20130241624A1 (en) Dual Path Level Shifter
US20100109743A1 (en) Level shifter having native transistors
US10128834B2 (en) Bidirectional integrated CMOS switch
CN112073054A (zh) 电平转换器
CN110199238A (zh) 输出电路和用于提供输出电流的方法
CN105359412A (zh) 支持高于电源的电压的开关
CN108111148A (zh) 开关电路、直流接口及操作开关电路的方法
CN102044866B (zh) 集成电路的过度电性应力保护电路
CN106921379B (zh) 输入电路
JP2007534244A (ja) 出力段システム
US9059703B2 (en) Switch circuit
CN103066976B (zh) 一种低关断态电流晶体管电路
CN107534441A (zh) 电平移位器
CN111769541B (zh) 一种供电电路、防止电压倒流的终端附件和方法
CN104094526A (zh) 电平转换电路、和带电平转换功能的逻辑电路
CN102298408A (zh) 稳压电路
CN106444943B (zh) 电压产生电路
US9374047B2 (en) Buffer circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant